用於編程振蕩器的系統及方法

2023-04-30 00:46:11 1

專利名稱：用於編程振蕩器的系統及方法
技術領域：
本發明揭示可編程振蕩器的領域，更明確地，包括高精確度EPROM可編程鎖相迴路振蕩器的系統及方法。
背景技術：
Cypress半導體公司(在美國加州聖荷西市)所制的CY2037是一種EPROM可編程(電子可編程只讀存儲器)、高精確度及解析度PLL(鎖相迴路)數字控制石英振蕩器(DCXO)。該裝置具有跳動(jitter)規格為在5V及f＞33MHz時小於±100ps(峰值對峰值)＜±100ps(峰值對峰值)，及在3.3V及f＞33MHz時小於±125ps(峰值對峰值)。該裝置是晶片形式，即沒有封裝且直接地附著在10-30MHz晶體。振蕩器裝置可封裝在各種通孔內或表面安裝封裝內。圖1A表示本電路的方塊圖。
傳統地振蕩器晶體以技術用語稱為「最後塗鍍(final plate)」的操作來校準，自所期望標準頻率的2,000-3,000ppm內的初始精確度到標準期望頻率的10-20ppm(典型值)。此為重要機械性步驟，且構成振蕩器安裝在模塊內之後其最後的校準。最後塗鍍包含在所製備晶體表面預鍍部分上選擇性地沉積金屬薄膜或鍍層，來機械性地改變晶體的諧振頻率。本過程通常由人工輔助，需要熟練技術人員小心地施加塗鍍來調整晶體的操作頻率。塗鍍不僅厚度而且安置處也很重要。如果在預鍍區上沒有恰好同心圓，則相位噪聲及跳動增加。事實上，通常在最後塗鍍之後相位噪聲及跳動增加。最後塗鍍過程也導致生產率損失。例如，有可能塗鍍附著失敗。進一步，最後塗鍍以晶體曝露來實施，因此對環境影響更敏感。在晶體以最後塗鍍來調諧之後，晶體密封。因此，最後塗鍍過程成本高、費人工，減低晶體品質及導致潛在性缺陷。
精度晶體振蕩器(PXO)諸如在Espoo，芬蘭的微模擬系統公司(Micro Analog Systems)的MAS9271及MAS1173，包括用於修整晶體頻率的數字控制電容性調諧網絡，其通常校準及操作和數字頻率合成器無關。如此，使用PXO，晶體可調諧到所期望頻率在小容許度內。其可包括最後塗鍍過程。然後，利用標準乘及除值來編程數字頻率合成器而獲得所期望輸出頻率。
原理上，振蕩器裝置可庫存做為原料零件(blankparts)，而在振蕩器製造商出貨前最後步驟時，以封裝形式來編程客用頻率。其將使得客用及標準晶體的製造能夠快速周轉，而不需專用昂貴晶體或客戶專用裝置的存貨。在本情形中，振蕩器不是現場編程，而且振蕩器的積分器在產品內仍必需照規範來訂購在預定頻率的特殊振蕩器，並且仍必需等待振蕩器製造商的客戶專用化而招致很高的設置費用，其對於小訂單非常不合算，而且增加數日或數周的操作時間。
CY2037包含晶片上振蕩器及用於細微調諧輸出頻率的分離式振蕩器調諧電路。晶體電容性負載可選擇性地以編程一組七個EPROM位來調整。本特徵通常是用來補償晶體變動值或來獲得更精確合成頻率。
通常可編程振蕩器的使用以振蕩器晶體修整到標準值來開始。然後，振蕩器電路乘及除比值來永久地編程(在EPROM內)。最後，至少在CY2037的情形中，晶體的操作頻率以調諧位來調諧獲得所期望的最大值誤差。
CY2037 PLL晶片具有很高解析度。其具有12位反饋計數乘法器及10位參考計數除法器。如此能高度精確地及穩定地輸出具有低誤差的合成時鐘頻率，例如零或低到百萬分的幾(ppm)。時鐘可進一步以8個輸出除法器1、2、4、8、16、32、64及128中的任一選擇來改變。除法器輸入可選為PLL或晶體振蕩器輸出，來提供總共16個分離輸出選擇。輸出可在TTL及CMOS負載周期水平之間選擇。
PLL的標準輸出頻率以下列公式來決定FPLL＝2×(P+5)/(Q+2)×FREF其中P是反饋計數器值，而Q是參考計數器值。P及Q是EPROM可編程值。
CY2037的一版包含特定調諧電路來細微調諧裝置的輸出頻率。調諧電路包含在振蕩器驅動反相器兩側上的11個對數大小的負載電容器數組。電容器負載值可以7個Osc-Tune(振蕩調諧)位來EPROM編程，而且可以小增量來遞增。因為電容器負載遞增，所以電路細微調諧到更低頻率。電容器負載值對於約100∶1總控制比值自0.17pF變動到8pF。
CY2037使用以包括VSS及VDD的簡單2線4腳接口來編程的EPROM。時鐘輸出可產生達250MHz。根據設計，整個EPROM配置可重新編程一次，允許已編程庫存改變或重新使用。CY2037包括一個44位2行EPROM塊，其保有全部配置信息。編程字包含來自EPROM的數據及行選擇(Row Sel)位，其決定在正常操作期間所訪問的行。Cypress建議位在兩行中必需匹配，因此，當行0編程時，雖然行1保留沒有編程，而Row Sel位行0編程成0。當行1編程時，行0的Row Sel編程成1，可允許覆蓋寫入。
CY2037包含EPROM寄存器的增項陰影寄存器(shadowregister)，其可選擇失效。陰影寄存器完全是EPROM寄存器的拷貝，而且當有效位(Valid bit)沒有設定時是預設寄存器(default register)。當原型或生產環境需要多次測量及調整CLKOUT頻率時是十分有用。多次調整可以陰影寄存器來實施。一旦獲得所期頻率時，即EPROM寄存器被永久地編程。
因而，CY2037的下述基本特徵根據EPROM內所儲存數據來控制反饋計數器值(P)；參考計數器值(Q)；輸出除數選擇；振蕩調諧(負載電容值)；負載周期水平(TTL或CMOS)；電力管理模式(OE或PWR-DWN)；電力管理時間(同步或異步)；及輸出源頻率(PLL或晶體)。
PLL頻率合成器使用參考輸入來產生輸出時鐘。參考輸入可以石英晶體或外部時鐘源來提供。PLL頻率合成器的輸出時鐘的精確度及穩定度和其參考輸入成直接比例。因此，其重要性在提供穩定、精確及適當參考輸入。
跳動是晶體振蕩及/或電路電子組件邏輯轉變的不規則性所造成的效果。其可由電源供給電壓、邏輯轉變電壓、隨機過程、射頻幹擾等的快速變化所造成。
圖1表示CY2037 PLL頻率合成器的方塊圖。PLL的參考輸入來自晶片上的晶體振蕩器。圖2表示晶片上晶體振蕩器(a.k.a.皮氏(Pierce)振蕩器)的電路，其以組件R、G、Ci及Co來形成，其中G是線性反相器。用於產生電子時鐘的電路，需要在XTALIN及XTALOUT接點間連接石英晶體。
圖3所示是石英晶體的等效電路。C0是晶體的並聯或靜態電容，R1是運動電阻，L1是運動電感，而C1是晶體的運動電容。R1、L1及C1是由晶體的機械性質來決定(其在晶體的運動臂內，而且其電路效果僅在晶體振蕩時才存在)。圖4表示晶體的有效電抗曲線。如此，可見石英晶體製造中的微小變動將改變標準輸出頻率。
當晶體連接在振蕩器電路中做為具有0°相轉換的反饋組件時，晶體以方程式1產生串聯諧振頻率(fs)振蕩 皮氏振蕩器(Pierce Oscillator)在放大器上具有180°相轉換，而自反饋組件需要另一個180°相轉換。本情形中的反饋組件是僅具有電容性負載的晶體，而且晶體的振蕩頻率(及振蕩器電路)是在「並聯諧振區」。晶體振蕩器並聯諧振頻率的實際值依賴自晶體所見的電容性負載而定，且可由方程式2來產生fp＝fs(1+C1/2(C0+CL)方程式2其中CL＝自晶體所見的電容性負載。例如，當並聯諧振晶體安置在提供電容性負載CL＝Cload的皮氏振蕩器(並聯振蕩器)電路時，其調諧到特定Cload，將在預定頻率振蕩。如果自皮氏振蕩器中的晶體所見電容性負載不同於額定Cload，則自額定頻率的頻率變化以下述方程式3來產生(fp(額定)-fp(實際))/fp(額定)＝C1/2((1/C0+CL)-1/(C0+CL))方程式3其中fp(額定)＝晶體額定頻率fp(實際)＝晶體在振蕩器電路中的實際頻率Cload＝晶體的額定電容性負載CL＝自振蕩器電路中的晶體所見電容性負載如此，修整電容器網絡使得用於晶體的變動的電路調諧來允許操作頻率細微校準可以被期望。本效果是分析性，因為電容的變化在操作頻率的改變可以精確地預測。
通常，所選CY2037的EPROM寄存器以適當乘(P)及除(Q)比值來編程，而獲得所期望輸出頻率，通常稍為高於所期望最後頻率。控制器以習知的技術來根據頻率計數器及其算法的輸出來計算乘及除比值。在P及Q編程在裝置內之後，振蕩器的輸出以數個調諧條件來測量，例如測試關於各調諧位的輸出的影響。然後，控制器判定最佳調諧字節，從而被編程在EPOM內。如此，DCXO通常是先根據標準振蕩器頻率來正常地編程，然後，通過修整來調整振蕩器頻率獲得所期望的輸出。
通常，振蕩器具有對溫度的本質靈敏度。如此，輸出頻率將隨操作溫度的變化而自標準值來變動。習知使用所謂TCXO或溫度補償晶體振蕩器來補償變化。溫度補償網絡可以是模擬或數位化。通常，期望提供具有穩定頻率的晶體控制振蕩器，其可以外部電壓來控制。其稱為電壓控制晶體振蕩器或VCXO。例如，高精確鎖相迴路及射頻收發器可使用本裝置。許多TCXO裝置也提供VCXO功能，而且稱為電壓控制、溫度補償晶體振蕩器(VCTCXO)。
基本上，現代TCXO及VCXO裝置以改變感測電壓而定的振蕩器晶體上的電容性負載來操作。其通常使用變容二極體(varactor)(電容隨著逆向偏壓來變動的二極體)，其響應模擬控制電壓。其提供無段模擬控制，相對於使用交換電容器網絡來修整電容性負載。
微模擬系統公司(在芬蘭的Espoo城，網址為www.mas-oy.com)製造一種電壓控制、溫度補償晶體振蕩器(VCTCXO)。
電路，MAS1175。圖8標其方塊圖，其提供三點溫度補償、串行總線用於編程及修整，EPROM參數儲存及模擬補償。如此，提供數字電容性修整網絡及模擬電容性控制網絡兩者。電路需要外部晶體及變容二極體。

發明內容
本發明提供許多改良的數字控制振蕩器系統。根據第一實施例，本發明使用很簡單的相關編程裝置及終端機或個人計算機，來提供現場編程EPROM可編程振蕩器裝置的系統及方法。
根據本發明的另一配置，消除用於調諧晶體的最後塗鍍過程，而在單一過程中集成電子式調諧晶體及選擇數字頻率合成器的操作參數的過程。如此，以處理晶體振蕩器的調諧寄存器做為輸出頻率控制的集成部分來消除製造步驟，而在選擇操作參數獲得更大彈性，且改善品質。
EPROM可編程振蕩器裝置較佳地包括電子式可控制晶體頻率調諧器及高精度頻率合成器。根據本發明，該兩屬性結合廢除最後塗鍍的需要性，而例如因而增加輸出品質(降低相位噪聲及跳動)，增加產品品質(降低晶體環境汙染的可能性或電鍍剝脫)，減少成本，減少需要熟練技術工人，減少製造周期時間(且允許最後製造步驟不需集中而可在現場編程)，允許完全地標準化製造振蕩器，及/或增加製造產量。
本發明也提供降低振蕩器跳動的進一步改善。以使用陶質基體所封裝在工業標準5×7mm金屬包裝的石英晶體及CY2037來測試所設計的振蕩器在10-120MHz的頻率範圍(輸出)，跳動範圍自95-220ps(雙模分布)(25,000個抽樣)。然而，當具有10nF及100nF之間的內部電源供給旁路電容器安置在封裝內側時，跳動降低到55-120ps之間(高斯模式分布)(25,000個抽樣)。通常，旁路電容器安置在組件電路板上，而不在振蕩器封裝內，因此其明顯的優點令人驚奇。可能地跳動的降低是由封裝導線的電感所獲得。在振蕩器封裝內提供旁路電容器，電路更佳地自電感效果來隔離。根據本發明，也可提供內部旁路電路與使得電源線連接到電路的電感調諧共同作用而形成濾波器來進一步降低跳動。
現場可編程性的優點包括減少原型及製造周期時間，而允許振蕩器使用者來庫存未編程的零件，其被編程成所需要的規範。
根據本發明的振蕩器提供比6個有效數字更精確性的編程功能在1至250MHz的頻率範圍內，涵蓋商用及工業用溫度範圍。溫度補償模式為電壓控制模式也在本發明的範圍內。
為了提供溫度補償高解析度數位控制振蕩器，其一實施例提供VCTCXO電路輸出做為CY2037 DCXO的輸入(替代在XG的晶體)。CY2037的內部修整電容器沒有使用，而尚未商用的裝置模式可使用。在編程本系統中，例如，VCTCXO控制參數先以在三個不同溫度所決定的補償來計算。控制參數可編程來測試標準(未修整)輸出，或可使用預測輸出，但是修整網絡參數保持未編程。DCXO的各種P、Q及除數字及電容性修整網絡參數可一起計算然後編程。
同樣地，本發明也提供積體(即，單一集成電路)高解析度DCVCTCXO。在本情形中，內部電容性修整可和溫度補償、電壓控制及邏輯控制電路共存。優點上，用於全部功能的控制電子裝置使用單一串連接口及非易失性控制寄存器組。
編程DCXO(CY2037)的過程基本上決定自由晶體振蕩器操作頻率，例如，在可用調諧值的範圍內，然後計算最佳P、Q除數選擇及調諧值，來獲得具有可接受誤差(ppm)及最小Q值的所期望振蕩器操作頻率。因此，對照典型現有技術的方法，晶體調諧和振蕩器參數P、Q及除數選擇同時地選擇而不是事先地實施。其獲得更大彈性來使得各種參數最佳化。因此，在本過程中，因為晶體及調諧參數的差異，所以P、Q及除數選擇參數可在符合相同輸出頻率規範的振蕩器間變動。
因此，本發明的配置是提供高精確度振蕩器系統，其不需細微調諧振蕩器晶體。本發明的另一配置是以集成操作來提供晶體操作頻率細微調諧及輸出頻率而編程的振蕩器。本發明進一步的配置是提供一種用於可編程振蕩器的編程裝置，其在單一操作中選擇最佳晶體頻率調諧及頻率合成。
因此，本發明提供人的用戶接口系統及方法，其提供可編程振蕩器裝置的接口，其用於編程符合本文所述全部或某些目的。
初始地，晶體的標準頻率使用頻率計數器來測量。本頻率較佳地以在未編程狀態中可編程的振蕩器來測量，使得晶體頻率自身測量。較佳地，也以在可用調諧範圍測試晶體輸出來測量系統的調諧靈敏度。通常，需要少數測量值，例如，在7位調諧系統內8次測量值。雖然各字節的輸出頻率也可測量，即，全部7位範圍的128個值，但其不是必需，因為調諧效果通常可根據本範圍的稀疏抽樣來精確地預測，較佳地測試各位的靈敏度，但是不必要分離。位的調諧效果表示在晶體上的多加電容及降低其操作頻率，其通常是非線性；因此，當在晶體上的總電容負載較高時，低次位在輸出上具有低的效果，即導致較低ppm變化。
調諧位的靈敏度是使用瞬時編程技術來測試，即陰影寄存器。通過改變陰影寄存器的內容，決定負載在晶體上的調諧電容器的電容性效果，而不用永久地修改振蕩器。如此，調諧靈敏度可在編程振蕩器(即，CY2037)之前來決定，振蕩器在未編程狀態中輸出晶體參數頻率其與P、Q及除數選擇無關。
在DCVCTCXO的情形中(即組合MAS1172及CY2037)，溫度補償網絡(即，MAS1175)也可保持在未編程狀態，直到計算出用於數字PLL除法器網絡(CY2037)的係數為止。其在非期望組的P、Q及除數比值情形中，允許所要編程的溫度補償參數替代組(而不是以正常算法所提供者)的選擇。如此，以同樣的方式被儲存在非易失性內存前在DCXO實施例中修整電容器值被暫時計算，同樣地，也可使用溫度補償電路來提供多加變量而使得電路性能最佳化。
在振蕩器的基頻及調諧靈敏度決定之後，決定調諧位、乘及除(P及Q)比值及除數選擇的最佳設定來使得ppm誤差最小。因為調諧位在編程之前尚未確定，比較現有設計，其提供多加自由度來選擇振蕩器編程的條件。連同高精度P及Q參數，根據本發明的方法及系統獲得更高品質、更低成本及現場可編程性。優良上，晶體沒有經歷最後塗鍍過程，如此保有低相位噪聲及跳動。
在調諧靈敏度決定之後，計算乘、除及除數選擇的參數，且全部編程到裝置內，即在非易失性內存內。優點上，CY2037裝置允許振蕩器在第二寄存器組中二次編程，而允許裝置重新使用或重新分配，且進一步使得報廢減到最小。
振蕩器的頻率是以頻率計數器來決定，其可以是在編程裝置內部或提供為外部系統。較佳地，系統配置提供個人計算機用於接口、控制及頻率計數器，例如IEEE-488裝置及個人模塊作為振蕩器的直接邏輯接口。然而，可提供單一系統或在模塊間不同地分離的功能。個人模塊可以是低成本設計來允許分離專用個人模塊提供用於各特定模式的振蕩器裝置。個人計算機及頻率計數器是通用資源，而不需專用于振蕩器編程。當然，個人計算機只是便利性接口及處理資源，而且可如所期望地來更換。使用現代個人計算機，整個編程操作每個振蕩器在少於20秒內完成。
本發明的另一實施例集成全部所需要接口及智能在個人模塊內，其在本情形中是完整的編程器。相同地，個人模塊可包括內建的網絡伺服器)(Web server)，且經TCP/IP通訊協議經任何便利性提供的物理傳輸層來通訊。因為被分析用於最佳性的參數組大，所以個人模塊不需要尋找最佳解決方案的參數空間(parameter space)，而需要微小智能，較佳地使用分離過程來決定最佳參數。
而且也可能留下未經編程的調諧位，而用陰影寄存器的內容來使得振蕩器操作。例如，其允許在操作期間調諧的數字控制，例如，構成數字溫度補償振蕩器(TCXO)。另一方面，也可使用現有TCXO補償技術，而裝置包括經歷調諧及參數最佳化過程的模擬溫度補償網絡(諸如MAS1175)。在數字TCXO的情形中，簡單的熱傳感器和簡單微控制器接口，然後，有必要地重新編程在陰影寄存器內的調諧位，來保持所期望輸出頻率。此數字方案也可使用來產生展開的頻譜振蕩器輸出，一種微共鳴(Chirp)或其它期望波形。
根據本發明的典型編程算法是根據下述方案來執行定義誤差容許度，其為標準輸出頻率的ppm誤差；決定晶體頻率及調諧靈敏度；計算算法尋找轉換所測量晶體頻率成為在誤差容許度頻帶內的期望頻率的參數組。通常期望使用最小除法比，Q。除數選擇因子在7倍頻範圍(CY2037)上提供頻率的倍頻定標(octave scaling)。因此，算法尋找可接受參數組的遞升Q次的參數空間。
為了獲得低ppm誤差、相位噪聲及跳動，通常期望在中間調諧範圍標準調諧值處以Q、ppm誤差及除數選擇來優先次序有用參數組。參數組也使用不同於標準值的調諧值來尋找可接受組。如果需要，可測試所建議調諧值的效果來確保結果如預期。
如上所述，其所提供外部溫度補償網絡中，調諧功能通常合併在外部補償網絡內。然而，較佳的編程方法是相同，且包含遞近承諾振蕩器修整值直到DCXO參數選定之後為止。
典型可接受DCXO誤差容許度是150ppm，其完全可不用調諧值來獲得。另一方面，根據本發明，誤差通常保持在±1ppm內。本情形中，通常期望激勵4個高調諧位，因為其將增加其餘位的調諧分辨度。例如，在CY2037中，在0000000-0000001調諧狀態間，最低有效位具有約8ppm靈敏度；在1111110-1111111狀態間，最低有效位有約2ppm的靈敏度。然而，限定調諧參數範圍將使得找到可接受參數組更困難。
如此，例如以CY2037所能提供高精確度程度，利用具有例如離標準期望值達2,000至3,000ppm誤差的原晶體(raw crystal)，其可避免製造振蕩器的「最後塗鍍」操作。根據本發明，在局部主或內藏處理器上執行的程序讀取振蕩器輸出及調諧靈敏度的值，及計算P、Q及除數選擇的值，而獲得期望輸出期望值。然後，調諧算法補償在誤差容許度範圍內的殘餘誤差(residual error)。例如，此程序以Visual BasicTM，C及Access資料庫語言來寫入。
本開關電容器調諧來有效地消除最後塗鍍過程，是利用晶體對負載電容的下述方程式，如方程式2所示 因此，例如，本方法測量CY2037裝置在8-15調諧值的F1。其意即在各調諧值的C1的近似值，然後允許Fr、C0、C1及Cstray的計算。其結果使得未完成振蕩器調諧，即使具有很不精確晶體亦然。
編程接口提供讀取及寫入功能。用於讀取，系統允許CY2037的確認及CY2037完全編程的確認。用於寫入，系統允許選擇現有列，所選列的編程及以特定位模式加載陰影寄存器。
在用於人可讀取的輸出中，讀取位模式可注釋，而因此解碼成為數段(portion)。此外，編程裝置可作為多種振蕩器模式的翻譯程序器，因此，具有不同個性(personality)。在本情形中，例如，注釋特徵是部分數據輸入及輸出的正常化特徵。然而，通常所需要接口是特定用於某模式的振蕩器裝置，而提供分離個性模塊比較多功編程裝置更有效率。
較佳地，編程器和9600波特、無奇偶校驗、8個數據位及1個停止位的標準串行埠(即RS-232埠)形成接口。當然，也可使用其它接口，包括並口(Centronics)、USB、IEEE-488、Firewire(IEEE-1394)、12C總線(bus)等。進一步，編程器可使用HTML接口，且作為內置網際網絡伺服器，例如，包括和TCP/IP通訊協議的10BaseT接口。
通常，主機決定編程參數，即，P、Q及除數選擇及調諧位，且例如，可使用預定程序完全地自動和頻率計數器及編程板來通訊。
替代地，可使用接口來人工輸入數據到終端機程序內，來和編程裝置通訊。如此，可使用分離應用來根據所測量晶體頻率特性而決定適當乘、除、等級(scaling)(除數選擇)比值及用於所期望輸出頻率的調諧。然後，使用者經終端機程序來將其傳送到編程裝置。
在自動測系統的情形中，編程裝置可以應用程式來直接控制，而不用人工終端機程序接口。在本情形中，在編程裝置及主計算機間可通訊原始、未解析數據。然而，如果編程裝置設計來處理多種振蕩器設計，則數據解析者有用於使得通訊及應用軟體標準化，而不管振蕩器集成電路設計的差異。
CY2037的接口是4線接口。裝置實施所需要的時鐘/數據線上開關(數據/時鐘)、Vpp/Pgm線開關(轉換寄存器啟用/停用)及Vdd選擇(轉換/操作)及所需要的編程順序。第四線是地線。
因此，本發明的目的在於提供一種編程數位化可調諧振蕩器的方法包含下列步驟接收所期望輸出頻率；決定調諧效果於晶體調諧頻率的一組數位化調諧字(words)；計算算法的有效參數來根據調諧效果而轉換及調諧晶體諧振頻率到所期望頻率誤差容許度內的值；及在非易失性內存內編程有效的計算參數組。
本發明進一步的目的在提供一種用於編程數位化可調諧振蕩器的裝置，包含輸入，用於接收所期望振蕩器頻率；輸入，用於接收數字式可調諧振蕩器的輸出頻率；控制，用於選擇振蕩器的多數調諧狀態；電腦程式，用於計算算法的有效參數，來根據在多數調諧狀態期間所接收振蕩器的輸出頻率，轉換及調諧晶體諧振頻率到所期望頻率誤差容許度內的值；及編程器，用於以所計算參數的有效組來編程振蕩器的非易失性內存。
本發明再進一步的目的在於提供一種計算機可讀取媒介，包含程序用於實施下列步驟接收所期望輸出頻率；決定晶體諧振頻率的一組數位化調諧字的調諧效果；計算算法的有效參數，來根據所決定調諧效果而調諧晶體諧振頻率到所期望頻率誤差容許度內的值；及輸出至少一組所計算有效參數。
根據本發明各種實施例，所期望最大誤差容許度是輸入，限制振蕩器控制參數組值。
振蕩器較佳地是鎖相迴路頻率合成器，具有用於頻率轉換的乘法參數及除法參數。振蕩器較佳地在晶體上也具有電容性負載，以數位化調諧字來控制而轉變其諧振頻率。根據本發明各種實施例，大致所有可用參數計算是為了決定符合全部設計需求的潛在有效參數。替代性地，理論上可用參數分組(subset)可以估算，例如，其中振蕩器內存的位預先編程，或其中強制其它考量。
本發明的另一目的在於提供一種系統及方法，用於編程具有非易失性內存來持續性地儲存控制算法及調諧控制的可編程振蕩器，其中調諧效果在控制算法編程非易失性內存之前先決定。因此，當決定調諧控制時，控制算法僅受限於可用參數組，允許計算有效參數的更大自由度。
本發明的進一步目的在於提供一種分離式振蕩器編程控制及計算裝置，而在計算裝置及振蕩器編程控制裝置間通訊有效參數組。如此，振蕩器程控裝置不需要人工接口或計算裝置，簡化設計及降低振蕩器編程控制成本。
本發明再進一步目的在於提供一種用於編程精確振蕩器的系統及方法，其中晶體頻率源大略調諧及/或未經最後塗鍍過程。
本發明的另一目的在於提供一種系統及方法，用於編程具有鎖相迴路頻率合成器及晶體調諧參數的振蕩器其中鎖相迴路具有用於晶體頻率的頻率合成的乘參數及除參數，及其中有效調諧、乘及除參數計算是根中間調諧值，以遞增除參數來排序，然後以所排序次序來計算調諧效果的能力而使得頻率誤差回歸到預定誤差容許度內。
本發明的其它目的及特徵自下文的詳細說明及申請專利項目連同附圖，將變得顯而易見，其中相同參考號碼指相同零件。


本發明所示附圖，其中圖1A及圖1B表示現有CY2037裝置的方塊圖；圖2表示晶片上晶體振蕩器的電路圖；圖3表示石英晶體的等效電路圖；圖4表示圖3所示晶體的有效電抗曲線圖；圖5表示根據本發明振蕩器編程系統的簡略方塊圖；圖6A及圖6B表示根據本發明一種編程裝置較佳實施例的示意圖；圖7A及圖7B表示根據本發明較佳方法的流程圖；圖8是習知MAS1175裝置的方塊圖；圖9是表示根據本發明用於編程VCTCDCXO的較佳方法流程圖；
圖10A及圖10B表示一種編程容納封裝，其中具有石英晶體、半導體集成電路、變容器及旁路電容器；圖11A是表示根據現有技術100MHz PLL振蕩器沒有內部旁路電容器跳動圖標；圖11B是表示根據本發明的100MHz PLL振蕩器具有內部旁路電容器的跳動圖標；圖11C是表示根據傳統技術40MHz PLL振蕩器沒有內部旁路電容器的跳動圖標；圖11D是表示根據本發明的40MHz PLL振蕩器具有內部旁路電容器的跳動圖標；及圖12表示PLL振蕩器具有內旁路電容器的跳動對頻率的圖表。
具體實施例方式
本發明現在以附圖來詳細說明，其中所對應參考號碼指附圖中所對應構造。
實施例1-DCXO如圖1A所示，CY2037提供高精確度PLL、EPROM配置寄存器組、晶體振蕩器及除數選擇器。圖1B表示用於控制及調諧振蕩器頻率的可編程調諧電容器組。
圖5表示可編程裝置1經由R232串行接口7和主計算機4接口，頻率計數器3其可以是分離式模塊或集成在主計算機4或編程裝置1內來提供晶體振蕩器(在測試中的裝置)到個人計算機4的輸出頻率讀數，及編程裝置和晶體振蕩器2接口來用於其編程。主計算機4具有顯示屏幕、鍵盤6及滑鼠5用做其使用者接口。
圖6A及圖6B表示本發明較佳實施例的示意圖。編程裝置包含微控制器例如Atmel89C52、串行接口驅動器例如使用RS-232和主計算機4通訊的線性科技公司所制LT1182(見圖6A)、各種電源供給調節器組件(圖中未示出)、一組數字緩衝電路(見圖6B)、及用於測試裝置(DUT)的插座。
振蕩器編程裝置1的微控制器在使用期間和主計算機4系統通訊，其使用專用應用軟體和編程裝置1來通訊。
如在圖7A及圖7B中所示，控制器初始重設在開始狀態11。然後，操作員選Power Vdd、輸出控制、振蕩器的同步及模式、及期望操作頻率12。
然後，控制器讀取裝置的兩列(row of the device)來判定其是否已編程13。僅在少有情形中振蕩器的列可重新編程，即，其中僅新程序需要完全地改變任何位自0狀態到1狀態。因此，控制器的兩列如果都已重新編程則通常重新設定。如果列0尚未編程14，則處理過程尋找來編程本列17，否則，列1編程16。如果列1要被編程，則列0位在列0及列1都設定在1。
振蕩器可編程兩次以上，以決定各先在列1中編程位為0的值來尋找P、Q及除數選擇用於降低頻率數。例如，如果在列1的P值是000100100001，則其可以改變0位成為1的P值，即100100100001來重新編程。
如果可以發現其中僅零位改變用於期望新頻率的一組P、Q及除數選擇值，則振蕩器可被編程兩次以上。通過比較未編程部分，將有減少的值組。
然後，所選擇列的陰影寄存器順序地設定在0、16、32、48、64、80、96及112的值，然後測量輸出頻率，如此測試最高三位的調諧值21。低位較不重要，且通常更具一致性，所以通常不需要實際測量。
在調諧過程中，如果輸出頻率不能讀取22，則振蕩器不存在或性能不良，而控制器重新設定用於下一次測試組23。
根據調諧測量及期望輸出頻率，fR、C0及C1的值以方程式2由已知fL及CL來計算24 在本情形中，所使用基頻fR是調諧值48頻率，允許在最佳化25期間的正及負偏差(deviation)。然後計算在裝置的頻率限制26內該組的有效參數P、Q、除數選擇及ppm誤值26。
然後以Q及ppm來排序該組的有效參數、P、Q27，及選擇具有低ppm的最小Q值28。在鎖相迴路所使用方程式中，P/Q分數減化到最簡式。
然後，使用fL_方程式來選擇調諧值而最佳地使得所選擇Q值的ppm誤差歸零29。
然後所建立的編程序列29傳送到控制器，包括P、Q、除數選擇及調諧值30，然後其編程到裝置的EPROM列寄存器內。然後檢查振蕩器是否適當地編程33；如果沒有，則寫入EPROM重新嘗試額外三次35。如果振蕩器仍未適當編程，則操作放棄。如果成功地完成，則操作者被告知34，而裝置重新設定用於新編程循環。
實施例2-TCVCDCXO實施例1電路修改是以所連接到CY2037輸入XG的MAS1175的輸出替代圖8所MAS1175振蕩器的輸出來用於圖1B電路中的晶體。因此，CY2037的調諧電容器網絡沒有效用，因而不需顯示。使用圖5所示編程裝置具有為此所設計在圖6A及圖6B中更詳示的不同振蕩器編程1的個性模塊(personality module)。尤其，圖6B的電路額外地處理MAS1175的時鐘、數據及編程輸入接點(inputpin)。該信號(以及可能地其它測試及診斷信號)可傳送到振蕩器封裝上的接點。
編程方法合併圖7A所示初始CY2037編程步驟及圖7B所示選擇操作及振蕩器修整值，而選擇測試修整值可除外。在圖7B中，其發現所選擇為0、16、32、48、64、80、96、112用於檢測CY2037調諧網絡的特性最佳。更可測試具有電容性修整網絡25％容許度的MAS1175的各位，即可試測0、1、2、4、8、16、32、64、128，256、512或各種組合位。當然MAS1175提供透明寄存器模態，其中補償讀取EPROM或轉換寄存器內所儲存值，允許電路在編程前先進行功能測試。
在實施用於調諧振蕩器及選擇DCXO係數的圖7B所示步驟前，先定義溫度補償參數。事實上，MAS1175溫度補償功能在計算之後可保持未編程，以便允許在選擇DCXO操作參數的更大彈性。圖9表示溫度靈敏度的測量、參數的計算及溫度補償網絡的編程。
溫度靈敏度的測量包含當使用外部頻率參考來測量輸出頻率時，保持振蕩器在預定溫度中操作。晶體可放置在爐或環境控制室內，而在其操作溫度範圍例如0°至50°內測試。通常，振蕩器在其額定或標準負載下測試，而允許在量取測量值前先固定。
如圖9所示，例如，振蕩器電路在至少三種溫度的多種溫度條件下測試。然後，數據使用於計算振蕩器的溫度相依性。MAS1175提供線性、三次項(cubic term)、反折點(inflection point)、及靈敏度(在變容器的電壓控制)的參數控制。
編程初始40是進入編程器的個性模塊中的編程模式。然後，決定晶體的反折點溫度，及反折點控制編程41來補償自身溫度。然後頻率偏置初步地補償42但不是編程，而其它寄存器暫時設定在中間值43。變容器靈敏度使用靈敏度寄存器來修整到所期望靈敏度44。以系統初步修整來測量具有至少三種不同溫度(反折及線性)或至少四種不同溫度(反折、線性及三次項靈敏度)的頻率輸出45。然後，計算為獲得平滑頻率響應的參數值46。然後，在編程前電路可使用所建議值來測試47。
然後，圖7B所示方法使用來決定最佳DCXO參數及電容性調諧值48。然後所計算參數以振蕩器在室溫的操作來測試49。如果該值沒有問題50，且如果該值在容度內，則各種EPROM寄存器編程51。然後以編程器1傳送訊息來移開已編程的振蕩器，及重新設定系統52。
另一方面，根據可用P、Q、除數比值，如果所決定參數的尤其除數比值Q有問題，即除數比值太高，則可重新計算溫度補償值46，尋找轉換輸出頻率足夠允許所期望DCXO參數。本情形中，較佳地在溫度補償參數重新計算後，因為溫度補償值不是最佳，所以驗證振蕩器在溫度上操作49。例如，調整三次靈敏度項、反折點及線性，可獲得新操作點，其改變晶體操作控制，而其符合功能性的容許度及規範。
實施例3圖10A表示具有外部電源供應旁路電容器的現有技術封裝振蕩器。通常，封裝PLL振蕩器依賴外部旁路電容器。在較大封裝尺寸有些已知非PLL振蕩器包括內部旁路電容器。圖10B表示根據本發明的具有內部電源供給旁路電容器的封裝PLL振蕩器。根據本實施例，在振蕩器容器內提供10-100nF晶片電容器用於電源供給旁路。
圖11A、圖11B、圖11C及圖11D分別表示在100MHz(圖11A及圖11B)及40MHz(圖11C及圖11D)PLL振蕩器的圖10A比較實施例及圖10B實施例兩者間跳動分布分別比較跡線(tracing)。在各情形中，非旁路振蕩器顯示雙模態(或在某些情形中沒有顯示的三模態分布)，而具有內部旁路電容器的PLL振蕩器具有以高斯分布的全部低跳動。
跳動測量是使用HPE3631A電源供給器而在測試夾具中施加額定負載到在測試中的振蕩器來獲得。LeCroy LC684DXL示波器具有PPO968GS/S轉接器、來自HP1144A主動探針(active probe)的輸入及HP1142電源供給器做為輸入。HP53121A頻率計數器提供10MHz時基(timebase)。示波器及頻率計數器使用GPIB控制總線來和個人計算機通訊。
各水平劃分是10.0ns。圖11A及圖11B各表示25179跳動計數，而圖11C表示25086跳動計數，及圖11D表示250036跳動計數。各振蕩器以3.3V電源供給器及30pF輸出負載來測試。
在圖11A中，周期是30.519ns，低限是30.4143ns，高限是30.5878ns，範圍是173.50ps而偏差(Sigma)是43.21ps。在圖11B中，周期是30.519ns，低限是30.4798ns，高限是30.5523ns，範圍是72.50ps而偏差是10.06ps。在圖11C中，周期是24.998ns，低限是24.8966ns，高限是25.0636ns，範圍是167.00ps而偏差是23.23ps。在圖11D中，周期是24.999ns，低限24.9416ns，高限是25.0516ns，範圍是110.00ps，而偏差是12.29ps。
圖12表示在頻率範圍內外部旁路實施例(圖10A)及內部旁路實施例(圖10B)間相位跳動測量的比較。如圖12所示，在上跡線中所表示非旁路PLL振蕩器在整個頻率寬範圍內總是比較內旁路PLL振蕩器具有更大跳動。
雖然上述詳述說明已表示、說明及指出本發明所應用到各種實施例的基本創新特徵，但是擅於本技術者會實施所述系統及方法的形式和詳細說明的各種省略例、替換例及改變，而當然沒有背離本發明的精神。因而，本發明的全部範圍確定在附錄的申請專利範圍。
符號說明1編程裝置2晶體振蕩器3頻率計數器4主計算機5滑鼠6鍵盤7串行接口11開始狀態12操作頻率
權利要求
1.一種用於編程數字式調諧振蕩器的方法，包含下列步驟(a)接收所期望頻率；(b)決定在晶體諧振頻率上一組數字調諧字的調諧效果；(c)計算算法的有效參數，而根據該所決定調諧效果來用於轉換及調諧晶體諧振頻率到所期望頻率誤差容許度內的值；及(d)編程在非易失性內存內計算參數的有效組。
2.如權利要求1所述的方法，尚包含輸入所期望最大誤差容許度的步驟。
3.如權利要求1所述的方法，其中該算法包含具有用於頻率轉換的乘參數及除參數的鎖相迴路頻率合成。
4.如權利要求1所述的方法，其中該調諧字改變在該晶體上的電容性負載，因而改變其諧振頻率。
5.如權利要求1所述的方法，其中該計算步驟充分分析全部有用參數來決定該有效參數。
6.如權利要求1所述的方法，其中該調諧效果在非易失性內存的編程前先決定。
7.如權利要求1所述的方法，進一步包含提供分離振蕩器編程控制器及計算裝置，及在該計算裝置及振蕩器程控器間通訊有效參數組的步驟。
8.如權利要求1所述的方法，其中該晶體近似地調諧。
9.如權利要求1所述的方法，其中該晶體的諧振頻率大致以沒有任何最後塗鍍過程調諧來決定。
10.如權利要求1所述的方法，其中該算法包含具有乘參數及除參數用於頻率轉換的鎖相迴路頻率合成法，而其中該有效參數根據中間調諧值來計算，以遞增除參數來排序，然後以排序次序來評估使得頻率誤差歸零到該誤差容許度內的調諧效果功能。
11.如權利要求1所述的方法，尚包含下列步驟(e)決定該晶體的溫度靈敏度；(f)計算溫度補償參數組；及(g)編程在非易失性內存內所計算溫度補償參數組。
12.如權利要求1所述的方法，其中該數字調諧振蕩器也接收模擬調諧信號。
13.一種用於編程數字調諧振蕩器的裝置，包含(a)輸入端，用於接收所期望振蕩器頻率；(b)輸入端，用於接收該數字調諧振蕩器的輸出頻率；(c)控制器，用於選擇該振蕩器的多數調諧狀態；(d)電腦程式，用於計算算法的有效參數，用於根據在該多數調諧狀態期間所接收該振蕩器的輸出頻率，來轉換及調諧該晶體諧振頻率到該所期望頻率誤差容許度內的值；及(e)編程器，用於以所計算參數的有效組來編程該振蕩器的非易失性內存。
14.如權利要求13所述的裝置，其中該裝置也接收所期望最大誤差容許度的輸入。
15.如權利要求13所述的裝置，其中該算法包含具有乘參數及除參數用於頻率轉換的鎖相迴路頻率合成器。
16.如權利要求13所述的裝置，其中該調諧狀態包含在該晶體上電容性負載的改變。
17.如權利要求13所述的裝置，其中該電腦程式充分分析全部有用參數來決定該有效參數。
18.如權利要求13所述的裝置，其中該調諧狀態在以該所計算參數來編程該非易失性內存前先決定。
19.如權利要求13所述的裝置，進一步包含分離振蕩器編程控制器及計算裝置，其中該有效參數組在該計算裝置及振蕩器編程控制器間通訊。
20.如權利要求13所述的裝置，其中該晶體大致調諧。
21.如權利要求13所述的裝置，其中該晶體的諧振頻率大致以沒有任何最後塗鍍過程調諧來決定。
22.如權利要求13所述的裝置，其中該算法包含具有乘參數及除參數用於頻率轉換的鎖相迴路頻率合成法，及其中該有效參數以電腦程式根據中間調諧值來計算，以遞增除參數來排序，然後以排序次序來評估使得頻率誤差歸零到誤差容許度內的調諧效果的能力。
23.如權利要求13所述的裝置，進一步包含用於決定該晶體溫度靈敏度的裝置及用於計算溫度補償參數組的電腦程式。
24.一種計算機可讀取媒體，包含程序以用於實施下列步驟(a)接收所期望輸出頻率；(b)決定在晶體諧振頻率上一組數字調諧字的調諧效果；(c)計算算法的有效參數，用於根據該所決定調諧效果來轉換及調諧該晶體諧振頻率到該所期望頻率誤差容許度內的值；及(d)輸出至少一組所計算有效參數。
25.一種鎖相迴路振蕩器，具有振蕩器晶體、鎖相迴路集成電路、用於安裝該振蕩器晶體及鎖相迴路集成電路的電路基體及外蓋(cover)，該改良包含在該基體上及外蓋內提供電源供給旁路電容器。
26.一種鎖相迴路振蕩器，包含振蕩器晶體、鎖相迴路電路、溫度補償電路及晶體頻率修整電路在共享密封的封裝內。
全文摘要
本發明提供一種用於可編程數字調諧振蕩器的系統及方法。其接收所期望輸出頻率,決定在晶體諧振頻率上的一組數字調諧字的調諧效果,及根據所決定調諧效果來計算算法的用於轉換及調諧晶體諧振頻率到所期望頻率誤差容許度內的有效參數值。有效參數較佳地根據中間調諧值來計算,以遞增算法的除參數來排序,然後以排序次序來評估使得頻率誤差歸零到誤差容許度內的調諧效果能力。然後,所計算參數的有效值編程到非易失性內存內。振蕩器控制參數可保持未編程狀態直到全部必要的參數定義為止。因為裝置可以以單一步驟來編程,而不用中間預設標準晶體頻率,所以不需要最後塗鍍過程。高精確度可以經完整可用參數組來搜尋符合頻率及容許規範的組而獲得。
文檔編號H03L1/02GK1365541SQ01800649
公開日2002年8月21日 申請日期2001年2月15日 優先權日2000年2月15日
發明者戴維·J·巴布科克 申請人:卡迪納爾元件股份有限公司