處理背照式光電二極體的系統和方法
2023-04-26 09:27:01
處理背照式光電二極體的系統和方法
【專利摘要】本發明涉及處理半導體器件表面從而減小暗電流和白像素異常的系統和方法。一個實施例包括一種應用於半導體或光電二極體器件表面的方法，該光電二極體器件表面與感光區域相鄰並且與用於該器件的具有電路結構的面相對。可以在襯底的表面之下任選地生成深度小於大約10納米的摻雜層並且該摻雜層可以摻雜大約1E13和1E16之間的硼濃度。可以使用足以將表面粗糙度降低到預設的粗糙度閾值以下的溫度，任選地在大約300℃和500℃之間的溫度下，在襯底上生成氧化物並且其厚度約在1納米和10納米之間。然後，可以在該氧化物上形成電介質，該電介質具有大於預設折射閾值的折射率，任選地至少約為2.0。本發明提供處理背照式光電二極體的系統和方法。
【專利說明】 處理背照式光電二極體的系統和方法
【技術領域】
[0001]本發明涉及處理半導體器件的系統和方法，具體而言，涉及處理光電二極體的系統和方法。
【背景技術】
[0002]由矽構成的半導體器件(諸如，光電二極體)的損壞是眾所周知的使圖像獲取器件產生噪音和誤差的現象。半導體的結晶結構的損壞可能在操作光電二極體時由於改變了光電二極體中的矽結構而造成暗電流和白像素失真。在光電二極體中，矽損壞可能造成光電二極體不恰當地引發與光反應性無關的寄生電子。這種寄生電子使得光電二極體即使在沒有光導致電子產生的情況下也記錄光讀取。因此，由於不準確地反射光電二極體所探測到的實際光量，半導體的損壞可能導致光電二極體不準確地感應光，從而向圖像中引入噪音。暗電流是在無光的情況下產生的電流，而白像素缺陷則是對光電二極體的損害或是過量的暗電流對光電二極體產生的過載，由此使得光電二極體一直顯示得好像其探測到了純白光，但其實並沒有。
[0003]在照相機和其他視頻或照相器件中通常使用光電二極體(諸如，互補金屬氧化物半導體(CMOS) 二極體)來感應圖像。近年來使用背部照明(BSI)來改善光電二極體器件。通常，光刻工藝在矽晶圓或其他襯底的頂面上沉積結構，諸如，柵極氧化物、金屬互連件等。早期的光電二極體從頂部收集光線，該頂部與應用了器件結構的面相同。沉積在光電二極體襯底的頂面上的金屬互連件可能會阻擋光電二極體的感光區域的部分，從而降低了圖像質量和各個光電二極體的敏感性。BSI從光電二極體襯底的背面收集光線，在諸如金屬互連、柵極氧化物等幹擾結構沉積在襯底的頂面上的情況下，並且然後對襯底進行磨蝕或另外進行減薄來允許光線穿過襯底並且作用於光電二極體的感光區域。理想的情況下，減小襯底厚度從而使得光可以進入到器件的背面並且射向光電二極體的感光區域，從而在獲取圖案的過程中消除由沉積結構和金屬互連件帶來的阻礙和幹擾。
[0004]經常通過化學機械拋光來減薄光電二極體，從而允許BSI的操作。然而，即使是在高拋光的襯底的亞納米尺寸表面上也可能具有不規則、結晶變形等，從而產生了懸空的電子鍵。鬆散地鍵合的懸空電子可導致出現暗電流和白像素情況。因此，表面不規則的減少導致暗電流和白像素異常減少和更準確的成像器件。
【發明內容】
[0005]為了解決現有技術中存在的問題，根據本發明的一個方面，提供了一種處理半導體的方法，包括:提供具有襯底的半導體器件，所述襯底帶有第一表面，所述第一表面是減少所述襯底的結果；在所述襯底中接近所述襯底的所述第一表面處生成摻雜層；在足以將表面粗糙度降低到預設的粗糙度閾值以下的溫度下在所述襯底的所述第一表面上生成第一氧化物；以及在所述第一氧化物的表面上生成介電層，介電層具有大於預設的折射閾值的折射率。[0006]在上述方法中，所述半導體器件具有在所述襯底中與所述第一表面相鄰的感光區域和與所述第一表面相對的電路側。
[0007]在上述方法中，其中，在大約300°C和500°C之間的溫度下生成所述第一氧化物並且將所述第一氧化物生成為具有在大約I納米和大約10納米之間的厚度。
[0008]在上述方法中，其中，所述介電層具有至少為約2.0的折射率。
[0009]在上述方法中，其中，所述摻雜的層是摻雜有硼的P型層。
[0010]在上述方法中，其中，所述摻雜的層是摻雜有硼的P型層，其中，所述摻雜層具有大約1E13至大約1E16之間的摻雜濃度，並且其中，所述摻雜層的深度小於大約10納米。[0011 ] 在上述方法中，其中，所述摻雜的層是摻雜有硼的P型層，其中，生成所述P型層包括穿過所述襯底的所述第一表面注入摻雜物並且對所述襯底的所述第一表面實施表面熱退火。
[0012]在上述方法中，進一步包括在所述介電層上施用鈍化層。
[0013]在上述方法中，其中，所述電介質是氮化矽、碳化矽和二氧化矽中的一種。
[0014]根據本發明的另一方面，還提供了一種半導體器件，包括:襯底，具有第一側和與所述第一側相對的電路側；P型層，設置在所述襯底的所述第一側處；低溫氧化物，設置在所述襯底的所述第一側上，在足以將所述第一側的粗糙度降低到預設閾值以下的溫度下形成；電介質蓋，設置在所述低溫氧化物上，所述電介質蓋的材料具有在預設閾值之上的折射率。
[0015]在上述半導體器件中，其中，所述第一側的表面的粗糙度小於大約0.11納米。
[0016]在上述半導體器件中，其中，所述電介質蓋具有在大約100納米和大約150納米之間的厚度。
[0017]在上述半導體器件中，其中，所述低溫氧化物具有在大約I納米和大約10納米之間的厚度。
[0018]在上述半導體器件中，其中，所述電介質蓋的所述材料具有至少約2.0的折射率。
[0019]在上述半導體器件中，其中，所述P型層摻雜有硼並且具有在大約1E13至大約1E16之間的硼濃度。
[0020]在上述半導體器件中，其中，所述P型層是摻雜有硼的矽鍺外延層。
[0021]在上述半導體器件中，其中，所述P型層的深度小於大約10納米。
[0022]根據本發明的又一方面，還提供了一種光電二極體器件，包括:襯底，具有與第一側相鄰的感光區域以及與所述第一側相對的電路側；低溫氧化物，設置在所述襯底的所述第一側上，在足以將所述第一側的粗糙度降低到預設閾值以下的溫度下形成所述低溫氧化物並且將所述低溫氧化物配置成允許至少預設波長的光穿過從而到達所述襯底的感光區域；電介質蓋，設置在所述低溫氧化物上，所述電介質蓋的材料具有在預設閾值以上的折射率；以及鈍化層，設置在所述介質蓋上。
[0023]在上述光電二極體器件中，其中，所述低溫氧化物是在大約300°C和500°C之間的溫度下生長的氧化物。
[0024]在上述光電二極體器件中，其中，所述光電二極體器件是背照式光電二極體，其中，所述襯底的所述第一側是應用至所述襯底的減薄工藝的結果，並且其中，所述第一側的粗糙度小於大約0.11納米。【專利附圖】
【附圖說明】
[0025]為了更全面地理解實施例及其優勢，現將結合附圖所進行的描述作為參考，其中:
[0026]圖1是示出了根據本發明的原理處理光電二極體的方法的流程圖；
[0027]圖2是BSI結構處理過程中光電二極體的截面圖；
[0028]圖3是帶有載具和有源表面的光電二極體的截面圖；
[0029]圖4至圖6是根據本發明的原理的處於有源表面處理的中間狀態的光電二極體的截面圖；以及
[0030]圖7是在額外的後段處理之後的光電二極體的截面圖。
【具體實施方式】
[0031]下面，詳細討論本發明各實施例的製造和使用。然而，應該理解，本發明提供了許多可以在各種具體環境中實現的可應用的概念。所討論的具體實施例僅僅示出了製造和使用本發明的具體方式，而不用於限制本發明的範圍。
[0032]本發明的原理涉及一種裝置及其製造方法，該裝置具有減小的暗電流、白像素特性以及高折射率的介電層。具體而言，在此所描述的方法針對的是改進半導體，尤其是光電二極體的表面特性。
[0033]本文公開了一種處理半導體或光電二極體器件從而減小暗電流和白像素的方法，可以將該方法應用於與感光區域相鄰並且與器件的電路結構相反的器件表面。可以在大概位於襯底表面處的襯底中任選地生成摻雜層。該摻雜層可以摻雜有硼，其摻雜物濃度在大約1E13和大約1E16之間，並且深度小於大約10納米。還可以使用足以將襯底表面的粗糙度降低到預設的粗糙度閾值以下(任選地小於大約0.11納米)的溫度來在襯底的表面上生成氧化物。可以任選地在大約300°C和500°C之間的溫度下形成該氧化物並且其厚度在大約I納米和大約10納米之間。可以在該氧化物上生成電介質，該電介質具有大於預設折射閾值的折射率，任選地至少為約2.0。因此，可以在該電介質上方施用鈍化層。
[0034]該方法形成了半導體或光電二極體器件，該器件帶有任選地具有摻雜的P型層的襯底。在光電二極體的情況下，該器件可以被構造成背照式器件。P型層可以是矽鍺外延層，或通過對襯底表面注入摻雜物並執行表面熱退火而形成。將任選地具有大約I納米和大約10納米之間的厚度的低溫氧化物設置在襯底上並且該低溫氧化物可以在足以將襯底的粗糙度降低到預設閾值以下(優選地小於大約0.11納米)的溫度下形成。可以將任選地具有大約100納米和大約150納米之間的厚度的電介質蓋設置在第一氧化物上並且該電介質蓋具有在預設閾值以上的折射率，該折射率優選地可以是2.0。
[0035]將結合具體上下文，即，製造帶有減少的暗電流和白像素電阻的光電二極體器件的系統和方法來描述【具體實施方式】。然而，也可以將其他實施方式應用於其他器件，包括但並不限於太陽能電池、發光二極體等。
[0036]現參考圖1，該圖示出的是流程圖，該流程圖示出了根據本發明的原理處理光電二極體器件的方法100。結合截面圖圖2-圖7來描述方法100，這些附圖出於說明目的沒有按照比例繪製。[0037]框102涉及製備用於有源表面校正的光電二極體的步驟。框104是任選的步驟，用於向光電二極體的有源表面注入P型層，而框106也是任選的步驟，用於通過外延生長在有源的光電二極體上施用P型層。框108是表面校正和最後修飾步驟。
[0038]起初，在框102中構造光電二極體並且根據用途將其處理成BSI光電二極體216。然而，本文所描述的本發明的原理用於光電二極體只是出於清楚的目的，本領域的技術人員應該意識到本發明的原理並不局限於僅僅光電二極體，而可被用於晶圓或晶片級製造，或任意其他處理系統。
[0039]圖2示出了在BSI結構處理200的過程中光電二極體的截面圖。光電二極體216具有感光區域202，該區域可以包括但並不限於或需要器件電路元件214，諸如淺溝槽隔離(STI)結構206、層間介電層208、金屬互連件212、金屬間介電層210等。本領域的技術人員將意識到，BSI光電二極體216的結構可以根據設計的要求或基於新的或尚未發現的製造技術進行改變。
[0040]光電二極體216還可以具有晶圓的塊狀襯底204，光電二極體由其製成。光電二極體216通常可以由超過必要厚度的材料製成，該較厚的晶圓襯底在製造過程中支撐光電二極體216。在BSI光電二極體216的情況下，在製造完光電二極體216之後可以去除過量的塊狀襯底204，從而充分減薄材料以便允許光子穿透該被減薄的襯底背面並且被感光區域202吸收。
[0041]在框112中，光電二極體216可以在頂部或電路側與載具302或其他支撐結構接合，在框114中，通過背面減薄來去除塊狀襯底204。圖3是光電二極體216的截面圖300，暴露出了載具302和有源表面304。
[0042]雖然描述的是被支撐的光電二極體216與載具302相接合，但也可以有利地使用任意適合的支撐結構。例如，在一個實施例中，為了後期的分割和封裝，光電二極體216可以被裝配在載具晶圓上，或可以被裝配在封裝件中或裝配在臨時載具上並且在下個步驟中被分開。可選地，可以在沒有支撐襯底302的情況下處理光電二極體216，這種選擇取決於後續處理步驟的需要。
[0043]去除塊狀襯底204留下了與光電二極體216的電路側相反的有源表面304。也就是說，光電二極體216的有源表面是光子穿過其進入到光電二極體的感光區域202的那個表面，歸結為感光區域202中無載具。通常，可以通過化學機械拋光(CMP)來去除塊狀襯底204，然而也可以有利地通過蝕刻、剪切等來進行去除。然而，通過物理工藝從感光區域202去除塊狀襯底204可能造成表面粗糙和襯底的結晶結構不連貫，從而在光電二極體216的有源表面304上產生缺陷和懸空鍵。在通過光電二極體216獲取圖像的過程中，由於暗電流或白像素異常，這些缺陷和懸空鍵可能產生噪音和不準確讀取。所得到的有源表面304理想地應是平坦的，粗糙度為0，表現出均勻的結晶表面並且沒有懸空鍵。
[0044]可以任選地通過框104中所示的注入和退火或通過框106中所示的外延附生對光電二極體216的有源表面施用P型層404。圖4中示出了沉積的P型層404以及所得到的P-型層與光電二極體的界面402，這些與載具302相對地設置並且位於光電二極體216上的有源層304之下。框4的注入工藝可以包括P型摻雜物注入(如框116中所示)以及表面熱退火(如框118中所示)。可以有利地將由硼離子、二氟化硼(BF2)、乙硼烷(C2H6)等提供的硼(B)摻雜物用作P型摻雜物。可選地，根據器件的需要可以使用任意受體或P型摻雜物，包括但不限於鋁(Al)、銦(In)、鎵(Ga)等。在離子注入實施例的尤其有用的實施例中，可以利用大約1E13至約1E15之間的硼濃度摻雜有源表面304。也可以有利地使用深度小於大約IOnm的高斯摻雜分布，但為了符合器件要求可以進行改變。
[0045]離子注入可能在衝擊時在目標晶體中產生許多點缺陷，諸如，空位和填隙。空位是未被原子佔據的晶格點。在這種情況下，離子與目標原子相互碰撞，從而將大量能量傳輸給了目標原子，從而使得其離開自身的晶體位置。當這種原子(或原始的離子本身)在固體中停止移動，但並未在晶格中找到空位停留時便出現了填隙。可以使用表面熱退火(如框118所示)來修復離子注入所導致的結晶結構損傷。可以使用快速熱退火(RTA)，或可選地可以使用可以限制表面摻雜物層移動或降低光電二極體216的熱預算使用的局部雷射退火。
[0046]可選地，在框106的外延生長工藝中，通過框120中的外延附生來沉積或生長P型層404，並且在一個實施例中可以使用鍺濃度約為10% -20%的矽鍺前體以及硼摻雜物來形成硼摻雜的SiGe外延層404。一個有用的實施例可以是在其中以在大約1E13和大約1E16之間的硼濃度沉積厚度小於大約IOnm的外延層的實施例。可以將任意適合的工藝用於外延工藝，包括但並不限於汽相外延(VPE)、分子束外延(MBE)、液相外延(LPE)等。在一些實施例中，與離子注入工藝104相比，SiGe外延層工藝106可以在不需要表面退火的情況下提供更好的層厚度控制、摻雜濃度和工藝控制。
[0047]可以將框108的表面校正和最後修飾步驟應用於P型層404上方的有源表面304，其中該P型層404被施用或直接施用在光電二極體216的未沉積P型層404的感光區域202上。起初，在框122中，可以在有源表面304上生長或沉積低溫氧化物502。圖5中示出了具有氧化物500的光電二極體，氧化物502的沉積導致與光電二極體216的電路側相對的頂部氧化物表面504。生長在有源表面304上的氧化物502可以在大約Inm和IOnm之間，並且將最優選地處在大約Inm和3nm之間。另外,在一些實施例中，氧化物502可以是氧化矽(對於基於矽的光電二極體而言)，或也可以是其他適合的氧化物，尤其當光電二極體216使用矽以外的襯底時。另外，低溫氧化物，尤其是在大約300°C和500°C之間生長的低溫氧化物減小了位於氧化物502和光電二極體216的感光區域202或P型層404 (可施用處)之間的有源表面304的粗糙度。在尤其有用的實施例中，在足以將有源表面304的粗糙度降低到預設的閾值以下(優選地可以小於大約0.1lhm)的溫度下生長低溫氧化物502。約為420°C的氧化物生長溫度提供了具有充分的表面缺陷校正的相當快速的氧化物生長。有源表面304的表面粗糙度理想地為Onm，也就是說，在顯微鏡下仍光滑的表面。據觀察，420°C的氧化物生長溫度會導致表面缺陷或表面粗糙度小於大約0.llnm。測試指出，較高的溫度將生長氧化物，但高溫氧化物溫度對光電二極體216的表面缺陷的校正低於低溫氧化物，使得有源區域304的粗糙度大。
[0048]在框124中，具有高折射率的介電層或蓋602可以優選地施用在氧化物502上方。電介質蓋602和氧化物502兩者將優選地被配置成至少允許預定的光波長或其他電磁能穿過並且到達光電二極體216的感光區域202。可以基於期望的器件需求和光電二極體216的性能來選擇電介質蓋602和氧化物的光學性能。例如，紅外線光電二極體將優選地對電磁輻射的紅外線波長最為敏感，並且電介質蓋602和氧化物將由此具有高紅外輻射透射率。
[0049]如圖6所示，可以將介電層或蓋602沉積在氧化物504的表面上，從而產生了被覆蓋著的光電二極體600，其中電介質蓋表面604暴露出用於進一步處理。電介質602材料的整體折射率由折射率(η)和消光係數(k)組成。折射率η指的是電磁波穿過材料的相速度，而消光係數k指的是電磁波傳播穿過材料所經歷的吸收損失量。優選的折射電介質將具有儘可能接近O的消光係數k，也就是說當電磁波穿過材料時材料不吸收或傳送了所有的電磁波能量。優選的電介質材料還具有在預設的折射閾值之上的折射率n，最優選地在2.0以上。較高的折射率η易於在光電二極體216的感光區域202中提供更高的量子效率。也就是說，具有更高量子效率的光電二極體216將更多進入的電磁能量轉化成電流，從而產生更敏感和精密的器件。
[0050]可能的介電材料可以包括但並不限於二氧化矽(SiO2)、氮化矽(Si3N4)、碳化矽(SiC)等。因此，在一個實施例中，電介質蓋602將具有在大約80nm和大約250nm之間的厚度，並且優選地具有在大約IOOnm和大約150nm之間的厚度。應該注意,可以使用氧化矽電介質蓋602並且可以在高於低溫氧化物502的溫度下生長或沉積該氧化矽電介質蓋，因為光電二極體表面304已經被低溫氧化物502層的產生修復了。因此，在一個尤其有用的實施例中，電介質蓋602可以具有多層，並且還可以充當抗反射塗層來進一步提高光電二極體216的量子效率。在這種多層實施例中，電介質蓋602可以優選地包括在其上覆蓋著氮化矽層的二氧化矽層。
[0051]在框126中可以執行額外的後段處理。圖7示出了具有後段處理700的任選的表面的光電二極體216。在後段處理中，鈍化層702、金屬線706，或阻擋膜708可以例如，沉積在電介質蓋602的表面604上。另外，諸如，抗反射塗層、微透鏡、濾波器等的部件也可以施用至該鈍化層702的表面704。
[0052]儘管已經詳細地描述了本發明及其優勢，但應該理解，可以在不背離所附權利要求限定的本發明主旨和範圍的情況下，做各種不同的改變，替換和更改。例如，可以在不背離本發明原理的情況下刪除或以不同的順序執行一些最終後段處理或P型層生成工藝。
[0053]而且，本申請的範圍並不僅限於本說明書中描述的工藝、機器、製造、材料組分、裝置、方法和步驟的特定實施例。作為本領域普通技術人員應理解，通過本發明，現有的或今後開發的用於執行與根據本發明所採用的所述相應實施例基本相同的功能或獲得基本相同結果的工藝、機器、製造，材料組分、裝置、方法或步驟根據本發明可以被使用。因此，所附權利要求應該包括這種工藝、機器、製造、材料組分、裝置、方法或步驟在其範圍內。
【權利要求】
1.一種處理半導體的方法，包括: 提供具有襯底的半導體器件，所述襯底帶有第一表面，所述第一表面是減少所述襯底的結果； 在所述襯底中接近所述襯底的所述第一表面處生成摻雜層； 在足以將表面粗糙度降低到預設的粗糙度閾值以下的溫度下在所述襯底的所述第一表面上生成第一氧化物；以及 在所述第一氧化物的表面上生成介電層，介電層具有大於預設的折射閾值的折射率。
2.根據權利要求1所述的方法，所述半導體器件具有在所述襯底中與所述第一表面相鄰的感光區域和與所述第一表面相對的電路側。
3.根據權利要求1所述的方法，其中，在大約300°C和500°C之間的溫度下生成所述第一氧化物並且將所述第一氧化物生成為具有在大約I納米和大約10納米之間的厚度。
4.根據權利要求1所述的方法，其中，所述介電層具有至少為約2.0的折射率。
5.根據權利要求1所述的方法，其中，所述摻雜的層是摻雜有硼的P型層。
6.一種半導體器件，包括: 襯底，具有第一側和與所述第一側相對的電路側； P型層，設置在所述襯底的所述第一側處； 低溫氧化物，設置在所述襯底的所述第一側上，在足以將所述第一側的粗糙度降低到預設閾值以下的溫度下形成； 電介質蓋，設置在所述低溫氧化物上，所述電介質蓋的材料具有在預設閾值之上的折射率。
7.根據權利要求6所述的半導體器件，其中，所述第一側的表面的粗糙度小於大約0.11納米。
8.一種光電二極體器件，包括: 襯底，具有與第一側相鄰的感光區域以及與所述第一側相對的電路側； 低溫氧化物，設置在所述襯底的所述第一側上，在足以將所述第一側的粗糙度降低到預設閾值以下的溫度下形成所述低溫氧化物並且將所述低溫氧化物配置成允許至少預設波長的光穿過從而到達所述襯底的感光區域； 電介質蓋，設置在所述低溫氧化物上，所述電介質蓋的材料具有在預設閾值以上的折射率；以及 鈍化層，設置在所述介質蓋上。
9.根據權利8所述的光電二極體器件，其中，所述低溫氧化物是在大約300°C和500°C之間的溫度下生長的氧化物。
10.根據權利要求8所述的光電二極體器件，其中，所述光電二極體器件是背照式光電二極體，其中，所述襯底的所述第一側是應用至所述襯底的減薄工藝的結果，並且其中，所述第一側的粗糙度小於大約0.11納米。
【文檔編號】H01L31/18GK103456834SQ201210436608
【公開日】2013年12月18日 申請日期:2012年11月5日 優先權日:2012年6月1日
【發明者】張簡旭珂, 陳科維, 鄭志成, 洪敏皓 申請人:臺灣積體電路製造股份有限公司