在數據處理系統內的狀態保持的製作方法

2023-04-26 20:29:21 4

專利名稱：在數據處理系統內的狀態保持的製作方法
技術領域：
本發明一般涉及數據處理系統，更具體地說，涉及在數據處理系 統內的狀態保持。
背景技術：
由於例如便攜及手持應用的廣泛傳播使用，因此在數據處理系統 中，較低電力消耗的重要性正在增加。例如，對於手持設備，電池壽 命是非常重要的參數。在大部分的時間，手持設備通常是斷開的(例 如處於空閒或深休眠模式)，僅消耗洩漏電力。因此，在延長電池壽 命方面，減小洩漏電流成為日益重要的因素。
減小設備的洩漏電流的一種方法是增加閾值電壓。然而，簡單地 增加設備的閾值電壓可能導致不希望的結果，比如使設備變慢以及限 制了電路性能。
減小洩漏電流的另一種方法是電源選通(power gate)，或切斷 某些塊的電源。然而，這樣做時，電路塊的狀態會丟失。但是，在許 多電路塊中，為了防止重要信息的丟失並且考慮到適當的電路操作和 性能，需要狀態保持。因此，需要一種在例如空閒或深休眠模式期間 的用於狀態保持的改進的電路和方法，其可以幫助減小洩漏電力並延 長電池壽命。


本發明通過示例的方式被說明並且不限於附圖，其中，類似的參 考標記表示相似的元件，其中
圖1以方框圖形式說明根據本發明的一個實施例的數據處理系
統；圖2以局部方框圖形式和局部示意圖形式說明根據本發明的一個 實施例的狀態保持觸發器；
圖3-6說明對應於根據本發明的多個實施例的諸如圖2的狀態保 持觸發器的狀態保持觸發器的多個實施例的操作的表格；
圖7以示意圖形式說明根據本發明的一個實施例的狀態保持緩衝
器；
圖8說明對應於根據本發明的一個實施例的圖7的狀態保持緩衝 器的操作的表格；
圖9以示意圖形式說明根據本發明的另 一實施例的狀態保持緩衝
器；
圖IO說明對應於根據本發明的一個實施例的圖9的狀態保持緩 衝器的操作的表格；
圖11和圖12說明示出根據本發明的多個實施例的圖l的數據處 理系統的操作的時序圖13以流程圖形式說明根據本發明的一個實施例的用於狀態保 持的方法；
圖14以示意圖形式說明根據本發明的另一實施例的狀態保持緩 衝器； -
圖15說明對應於根據本發明的一個實施例的圖14的狀態保持緩
沖器的操作的表格；
圖16以示意圖形式說明根據本發明的另一實施例的狀態保持援
衝器；
圖17說明對應於根據本發明的一個實施例的圖16的狀態保持緩
衝器的操作的表格。
本領域的技術人員會意識到，為了簡單明確，圖中的元件僅是為 了簡單和清楚示出的，不必按比例繪製。例如，圖中有些元件的尺寸 可相對於其它元件被擴大，以幫助增進對本發明的實施例的理解。
具體實施方式
作為這裡所使用的，術語"總線"用來指可被用於傳輸一種或多種 諸如數據、地址、控制或狀態之類的不同類型信息的多個信號或導體。 這裡所述的導體可根據單一導體、多個導體、單向導體或雙嚮導體被 說明或被描述。然而，不同的實施例可能改變導體的實現。例如，可 使用單獨的單向導體而不是使用雙嚮導體，反之亦然。此外，多個導 體可以被替換為連續地或以時間復用方式傳輸多重信號的單一導體。 同樣，承載多重信號的單一導體可被分成承載這些信號的子集的多個 不同導體。因此，對傳輸信號來說存在許多選擇。
當涉及將信號、狀態位或類似裝置分別呈現為其邏輯真或邏輯假
狀態中時，使用術語"斷言(assert)"或"設置"和"取消"(或"去斷言 (deassert)"或"清除")。如果邏輯真狀態為邏輯電平1，則邏輯假 狀態為邏輯電平0。如果邏輯真狀態為邏輯電平0，則邏輯假狀態為邏 輯電平l。因此，這裡描述的每個信號均可被設計為正邏輯或負邏輯， 其中，負邏輯可由信號名上面的線條或緊跟信號名的星號(* )來表示。 在負邏輯信號的情況下，信號為低有效，其中邏輯真狀態對應於邏輯 電平0。在正邏輯信號的情況下，信號為高有效，其中邏輯真狀態對 應於邏輯電平1。注意，這裡描述的任何信號均可被設計為負邏輯信 號或正邏輯信號。因此，被描述為正邏輯信號的那些信號可作為負邏 輯信號被實現，被描述為負邏輯信號的那些信號可作為正邏輯信號被實現。
如這裡將描述的，通過使用電源選通，可降低電力消耗，在電源 選通中電源從電路塊或部分電路塊被去除，以便減小洩漏電流。 一個 實施例使用改進的狀態保持觸發器，當電源從電路被去除或被部分去 除時，該狀態保持觸發器能夠保持狀態。另一個實施例使用改進的狀 態保持緩衝器，當電源從電路被去除或被部分去除時，該狀態保持緩 衝器能夠保持狀態。如下面將描述的，狀態保持觸發器和狀態保持緩 衝器能夠在減小洩漏電流的同時以最少的附加電路保持狀態。這裡還 描述了使用例如狀態保持觸發器和緩衝器來減小供電(power)並保 持狀態的各種方法。例如， 一個實施例利用硬體方法來進入深休眠模式並且保持狀態，而另 一個實施例利用硬體和軟體的組合來進入深休 眠模式並且保持狀態。
圖l說明根據本發明的一個實施例的數據處理系統100。數據處 理系統100包括電壓調節器102、電晶體104、時鐘控制器116、狀 態保持控制器118、休眠域(domain)功能電路124和運行域功能電 路128。電壓調節器102提供連續的VDD ( VDDC ) 130和VDD 132， 其中VDDC 130和VDD 132通過電晶體104被耦接。即，電晶體104 的第一電流電極與VDDC 130耦接，電晶體104的第二電流電極與 VDD132耦接。電晶體104的控制電極被耦接以接收來自狀態保持控 制器118的電源選通控制信號(VDD control 110)。在例示的實施例 中，電晶體104為PMOS電晶體。VDDC 130被提供到狀態保持控制 器118、時鐘控制器116、休眠域功能電路124和運行域功能電路128。 VDD 132被提供到休眠域功能電路124。時鐘控制器116接收參考時 鍾refclk112，向休眠域功能電路124提供休眠域時鐘sclk 122，向運 行域功能電路128提供運行域時鐘rclk 126，並且通過雙向時鐘控制 信號134與狀態保持控制器118通信。狀態保持控制器118接收電源 選通請求(PG req 114)並且向休眠域功能電路124提供電源選通指 示信號(PG120)。注意，數據處理系統100可被置於同一集成電路 上，或者，作為選擇，數據處理系統100可被置於任意數量的集成電 路上，或可利用集成電路元件和分立電路元件來實現。數據處理系統 100可以是任何形式的數據處理系統，比如，例如微處理器、數字信 號處理器等或任何形式的信息處理系統。還應注意，在數據處理系統 100的例示的實施例中，諸如VDD control (控制)110、 PG 120和 PG req 114之類的信號均被描述為正邏輯信號。
在操作中，數據處理系統100包括VDDC 130 (其也可被稱作連 續供電信號)和VDD 132 (其也被稱作選通供電信號)，以向數據處 理系統100的不同部分供電。在例示的實施例中，如本領域所公知的， VDDC 130通過電壓調節器102產生，以使VDDC 130為可調控的供 電信號。當VDD 132與VDDC 130耦接時(當VDD control 110為邏輯電平0時，通過電晶體104) ， VDD 132與VDDC 130大致相同， 並且均向數據處理系統100的一部分供電。當VDD control 110為邏 輯電平1時，VDD 132與VDDC 130去除耦接，使得僅VDDC 130向 數據處理系統100的一部分供電，從而不選通VDD132 (即，去除與 VDD132耦接的電路的那些部分的供電)。注意，在可選實施例中， 不同的電路可4皮用來實現電晶體104的功能，以使取決於VDD control 110， VDDC 130和VDD 132向數據處理系統100供電，或者VDDC 130 但不包括VDD132向數據處理系統100供電。例如，可使用其它開關 元件或選通電路，或者可使用任意組合元件。
在例示的實施例中，數據處理系統100包括休眠域功能電路124 和運行域功能電路128。休眠域功能電路124包括其時鐘在例如數據 處理系統100處於深休眠模式或處於空閒模式時的低電力期間可被去 除的電路。在這些時間期間，當時鐘(例如SCLK122)為off時，電 力也可從部分電路糹皮去除，以幫助減小洩漏電流。例如，在例示的實 施例中，休眠域功能電路接收VDDC130和VDD132，其中，在正常 或全電力操作期間，VDD control 110通過狀態保持控制器118被設置 為邏輯電平O,以便將VDD 132與VDDC 130相耦接。因此，在正常 或全電力操作期間，VDDC 130和VDD 132向休眠域電路124供電。 然而，在低電力模式期間(例如sclkl22被斷開)，VDD control 110 可被設置為邏輯電平1,以便將VDD 132與VDDC 130去除耦接，從 而不選通VDD 132。在這種情況下，僅部分休眠域功能電路124 (例 如保持狀態信息的那些部分)由VDDC 130供電，而被耦接到132的 剩餘部分被斷電。如下面將描述的，休眠域功能電路124可包括改進 的觸發器和緩沖器，它們與VDDC 130組合，可被用來保持休眠域功 能電路124內的狀態。
運行域功能電路128包括不能被置於深休眠模式下的電路，因此， 可連續地接收時鐘(例如rclk126)和電源(VDDC130)。該電路可 包括例如需要一直保持供電的實時時鐘，或其它電路，比如深休眠模 塊(其可周期性地喚醒數據處理系統100以檢查例如調用或消息的活動)、中斷緩衝器(其檢測例如鍵按壓的活動)、以及監視數據處理
系統IOO或提供其不應被斷開的關鍵功能的其它塊。因此，該電路可
包括非狀態保持設備，比如非狀態保持觸發器和非狀態保持緩衝器(其 可作為現今技術中已知的正常觸發器和緩衝器操作)。在一個實施例
中，rclk 126是在低電力模式下不會斷開的連續時鐘。在一個實施例 中，rclk 126是比sclk 122慢的時鐘(例如，rclk 126可以是32kHz 時鐘，sclkl22可以是13MHz時鐘)。因此，與可被接通或斷開的sclk 122不同，rclkl26通常不被斷開。由於運行域功能電路128正在連續 運行，因此它保持連續供電，並且與接收VDD132的休眠域功能電路 124的那些部分不同，由於其電源不被選通，因此僅接收VDDC130。
儘管圖l說明了具有兩種不同功能的電路塊，但應當理解，數據 處理系統100可包括任意數量的休眠域電路區和運行域電路區。例如， 在一個實施例中，休眠域電路和運行域電路不是物理上分開的塊，而 是被相互結合，按需要接收sclk 122、rclk 126、 VDD 130和VDDC 132。 還應當注意，休眠域功能電路124和運行域功能電路128內的電路可 包括任意形式的電路，以通過數據處理系統IOO按需要執行任意形式 的功能。此外，在可選實施例中，數據處理系統IOO可包括任意數量 和形式的電源域電路(除休眠域功能電路和運行域功能電路之外)。 因此，數據處理系統100可對於多種不同應用以多種不同方式^f皮設計。 除了描述狀態保持部分的操作所必要的，這裡對數據處理系統100的 功能電路不進行更詳細的描述。
時鐘控制器116基於refclk 112按需要產生sclk 122和rclk 126。 在一個實施例中，refclkl12由晶體振蕩器產生，該晶體振蕩器可位於 與數據處理系統100的同一集成電路上或數據處理系統100的外部。 因此，根據來自狀態保持控制器118的控制(例如通過clk控制信號 134)和來自其它電源管理模塊(未示出)的控制信息(如果存在的話)， 時鐘控制器116能夠按需要斷開sclk 122或修改sclk 122和rclk 126。 注意，時鐘控制器116接收VDDC130，使得即使在低電力模式期間， 時鐘控制器116也可按需要持續控制sclk 122和rclk 126。狀態保持控制器118可被用於當進入低電力模式比如深休眠模式 或空閒模式時確保狀態被適當地保持。例如，在例示的實施例中，狀 態保持控制器118接收PG req 114。該請求可以是從數據處理系統100 內的電源管理模塊(未示出)或任何其它電路產生的信號，當需要電 源選通時，該信號對狀態保持控制器118進行指示。PGreqll4也可 與可由在數據處理系統100上運行的軟體控制的存儲器中存儲的值 (例如l位)對應。或者，PGreqll4可從數據處理系統100的外部 源被接收。響應接收PG req 114，狀態保持控制器118通過clk控制 信號134指示時鐘控制器116 sclk 122要被斷開，以便進入低電力模 式，其中對部分休眠域功能電路124，電源將被選通斷開。狀態保持 控制器118還通過PG 120指示休眠域功能電路124電源選通要被執 行。因此，在一個實施例中，響應從時鐘控制器116接收sclk 122已 被斷開(或者在指示時鐘控制器116 sclk 122要被斷開之後的預定量 的時間之後)的確認，狀態保持控制器118可斷言PG120，使得部分 休眠域功能電路124可被斷電，並且也可將VDD control 110設置為 邏輯電平1 ，以將VDD 132與VDDC 130去除耦接。下面將參照圖ll-l2 的時序圖和圖13的流程圖，更詳細地描述時鐘控制器116和狀態保持 控制器118的操作。
圖2說明狀態保持觸發器200 (其也可被稱作狀態保留觸發器 200)的一個實施例。在例示的實施例中，觸發器200是包括耦接到從 部分204的主部分202的主從觸發器。觸發器200包括開關208，該 開關208具有被耦接以接收輸入D的第一端子，和與開關"0的第一 端子及反相器214的輸入端耦接的第二端子。開關208具有接收e的 第一控制端子和接收eb ( e的反相)的第二控制端子。開關210具有 與反相器212的輸出端耦接的第二端子、接收f的第一控制端子和接 收fb (f的反相)的第二端子。反相器214的輸出端和反相器212的 輸入端被耦接到開關216的第一端子。開關216的第一控制端子接收 g，開關216的第二控制端子接收gb(g的反相)。開關2W的第二端 子被耦接到開關218的第一端子和反相器222的輸入端。開關218的第一控制端子接收h，開關218的第二控制端子接收hb(h的反相)。 開關218的第二端子被耦接到反相器220的輸出端。反相器220的輸 入端與提供輸出Q的反相器222的輸出端耦接。因此，注意主部分202 包括至少一個電路元件(例如反相器214)，從部分204包括至少一 個電路元件(例如反相器222),它們與觸發器200的輸入和輸出節 點(例如分別對應於D和Q)串聯地被耦接。即，主部分202和從部 分204的至少一個電路元件的每一個均處於從觸發器200的輸入端到 輸出端的數據通道內。觸發器200還包括開關控制器206,該開關控制器206接收sclk (比如sclk 122 )、PG信號(比如PG 120 )和VDDC(比如VDDC 130 )， 並且在一個實施例中提供e、 eb、 f、 fb、 g、 gb、 h和hb。在可選實 施例中，開關控制器206可提供e、 f、 g和h, eb、 fb、 gb和hb可分 別通過經由反相器提供e、 f、 g和h而獲得。反相器212和214接受 VDD1，反相器222和220接受VDD2。主部分202包括開關210、反 相器212和214，從部分204包括開關218、反相器220和222。注意，開關也可被稱作傳輸門或傳遞門。如果開關為on或被閉 合(即傳遞門被啟用)，則開關的笫一和第二端子被相互耦接，使得 開關端子之一的值被傳給其端子中的另一個。如果開關為off或被斷 開(即傳遞門被禁用)，則開關的第一和第二端子被相互去除耦接， 使得開關端子之一的值不被傳給另一端子。在圖2的例示的實施例中， 假定開關通過斷言e、 f、 g和h(並從而分別去斷言eb、 fb、 gb和hb ) 被接通，以及通過去斷言e、 f、 g和h (並從而分別斷言eb、 fb、 gb 和hb)被斷開。因此，注意，在一個實施例中，開關的開關狀態指的 是開關是on還是off (即分別被閉合或斷開)，使得第一開關狀態可 指開關為on或被閉合，第二開關狀態可指開關為off或被斷開，反之 亦然。在操作中，觸發器200接收輸入D,並且提供D的值作為輸出Q。 例如，將參照圖3和6首先描述觸發器200的操作，其中假定觸發器 200為正沿觸發器(相對於sclk)。如圖6的表中所說明的，其中已知觸發器200為正沿觸發器，VDD1 (主部分202中的)與VDD (比 如VDD 132 )耦接，VDD2 (從部分204中的)與VDDC (比如VDDC 130)耦接。現在參照圖3，在正常操作期間，當PG被去斷言(即被 設置為0)時，VDD1和VDD2向反相器供電，因為在正常操作期間， VDD與VDDC耦接(例如通過電晶體104 )，使得VDD約等於VDDC。 因此，當PG被去斷言時，觸發器200作為標準正沿觸發器工作。即， 當sclk為0時，開關208和218,皮接通並且開關210和216 3皮斷開， 使得D的值經由反相器214通過開關208被傳送給開關216的第一端 子。然而，由於開關216被斷開，因此該值不被傳送到反相器222的 輸入端。在開關218^皮接通的情況下，通過由反相器220和222形成 的鎖存器存儲的從部分204中的值保持為輸出Q。當sclk為1時，開 關210和216被接通並且開關208和218被斷開，使得在開關210被 接通的情況下，D的值通過由反相器212和214形成的鎖存器被存儲 在主部分202中。反相器214的輸出端的先前值通過反相器222被傳 送作為輸出Q，使得D的先前值此刻呈現為輸出Q。
然而，當觸發器200要被電源選通時(比如在低電力模式或其它 電源管理模式下)，由於VDD與VDDC去除耦接，因此sclk被斷開， 並且VDD1不再向主部分202中的反相器212和214供電。為了保持 狀態，由VDDC提供的VDD2仍然向從部分204中的反相器220和 222供電。因此，參照圖3，當PG被斷言時(設置為1)，開關208 和218被接通，並且開關210和216被斷開，使得觸發器200的狀態 在從部分204中被保持。用這種方式，狀態在從部分204中被保持(通 過開關216與主部分202隔離)，同時電源可被從主部分202去除， 從而減少由觸發器200消耗的洩漏電力。即，在電源選通期間，與正 常操作期間相比，觸發器200消耗較少的電力。此外，注意，當PG 被斷言時，sclk被指示為"無關"，因為它不再影響觸發器200的操作。 即，當PG被斷言時，觸發器200與sclk獨立地工作。因此，開關控 制器206可以多種不同方式被設計，以實現圖3的表的功能，其中開 關控制器206由VDDC供電，使得在低電力模式期間其不會被斷電。現在將參照圖4和圖6描述觸發器200的操作，其中將假定觸發 器為負沿觸發觸發器(相對於sclk)。同樣，觸發器200接收最終被 提供作為輸出Q的輸入D。如圖6的表中所說明的，其中已知觸發器 200為負沿觸發器，VDD1 (主部分202中的)與VDDC (比如VDDC 130 )耦接，VDD2 (從部分204中的)與VDD (比如VDD 132 )耦 接。現在參照圖4，在正常操作期間，當PG被去斷言(即被設置為0) 時，VDD1和VDD2向反相器供電，因為在正常操作期間，VDD與 VDDC耦接(例如通過電晶體104),使得VDD約等於VDDC。因 此，當PG被去斷言時，觸發器200作為標準負沿觸發器工作。即， 當sclk為0時，開關210和216,皮接通並且開關208和218,史斷開， 使得在開關210被接通的情況下，D的先前值通過由反相器212和214 形成的鎖存器被目前存儲在主部分202中。在反相器214的輸出端的 主部分202中的值通過開關216也被傳送並通過反相器222被提供作 為Q。因此，D的先前值被存儲在主部分202中並被提供作為輸出Q。 當sclk為1時，開關210和216被斷開並且開關208和218被接通， 使得D的值通過開關208和反相器214被傳送到開關216的第 一端子。 然而，由於開關216被斷開，因此該值不會通過開關216傳送給從部 分204。在開關218被接通的情況下，從部分204連續地將Q的先前 輸出值存儲在由反相器220和222形成的鎖存器中。
然而，當觸發器200要被電源選通時(比如在低電力模式或其它 電源管理模式下)，由於VDD與VDDC去除耦接，因此sclk被斷開， 並且VDD2不再向從部分204中的反相器220和222供電。為了保持 狀態，由VDDC提供的VDD1仍然向主部分202中的反相器212和 214供電。因此，參照圖4，當PG被斷言時(設置為1)，開關208 和218被斷開，並且開關210和216被接通，使得觸發器200的狀態 在主部分202中被保持。用這種方式，狀態在主部分202中被保持(通 過開關216與從部分204隔離)，同時電源可被從從部分204去除， 從而減少由觸發器200消耗的洩漏電力。即，在電源選通期間，與正 常操作期間相比，觸發器200消耗較少的電力。注意，當PG被斷言時，sclk被指示為"無關"，因為它不再影響觸發器200的操作。即， 當PG被斷言時，觸發器200與sclk獨立地工作。因此，用於負沿觸 發器的開關控制器206可以多種不同方式被設計，以實現圖4的表的 功能，其中開關控制器206由VDDC供電，使得在低電力模式期間其 不會被斷電。
因此，如上所述，取決於觸發器被設計成正沿觸發器或是負沿觸 發器，狀態可分別被保持在觸發器的從部分中或主部分中。即，對於 正沿觸發器來說，當進入低電力模式時，提供給觸發器的時鐘(例如 sclk)在第一狀態下停止(其中，該第一狀態例如可以是邏輯電平0)。 在這種情況下，在時鐘停止時，觸發器的從部分包含要被保持的狀態。 於是,從部分(例如從部分204)接收VDDC。類似地，對於負沿觸 發器來說，當進入低電力模式時，提供給觸發器的時鐘(例如sclk) 在第二狀態下停止(其中，該第二狀態例如可對應於邏輯電平1)。 在這種情況下，在時鐘停止時，觸發器的主部分包含要被保持的狀態。 於是，主部分(例如主部分202)接收VDDC。
在有些情況下，當時鐘被停止時，不知道觸發器200將處於哪種 狀態下。即，當提供給觸發器的時鐘(例如sclk)被停止時不知道其 處於哪種狀態下。在這些情況下，當sclk被停止時，將不知道哪部分 (主部分202或從部分204)將會保持希望的狀態信息。因此，將參 照圖5和圖6描述觸發器200的操作，其說明了觸發器200處於未知 狀態下的情況。例如，在紋波(ripple)計數器的情況下，在sclk被 停止時可能不知道有些觸發器所處的狀態；然而，仍然希望保存狀態 信息。紋波計數器僅是具有未知狀態觸發器的電路的一個示例。即， 其它形式的電路也可使用當sclk被停止時其中觸發器的狀態為未知的 觸發器。在這些形式的情況下，如圖6的表中所說明的，VDD1和VDD2 由VDDC提供，使得電源不會從觸發器200的從部分或主部分被去除。
例如，參照圖5，假定在正常操作期間(當PG被去斷言或被設 置為O時)，觸發器200作為如上面根據圖3所述的正沿觸發觸發器 工作。然而，注意，在可選實施例中，未知狀態的觸發器可以是負沿觸發器，其中，在正常操作期間，它將作為如上面根據圖4所述的負 沿觸發器工作。當PG被斷言(即被設置為1)，並且sclk被斷開時， 開關210和218被接通並且開關208和216被斷開，使得狀態可被保 持。即，在開關210被接通的情況下，主部分202包括由反相器212 和2"形成的鎖存器。類似地，在開關218被接通的情況下，從部分 204包括由反相器220和222形成的鎖存器，其中從部分204通過斷 開的開關216與主部分202隔離，並且主部分202通過斷開的開關208 與其它輸入端隔離。此外，電源不從反相器212、 214、 220和222的 任意一個被去除。以這種方式，不管觸發器220處於哪種狀態，狀態 均被保持。即，不管當sclk被斷開時是主部分202還是從部分204正 在保持觸發器200的狀態，狀態均被保存，因為主部分202和從部分 204的當前狀態被保存。因此，對於這些情況，開關控制器206可使 用任何形式的電路被設計，以實現圖5的表的功能。
因此，可理解如何使用修改的狀態保持觸發器，比如觸發器200 可被用於保持狀態並減小洩漏電力。取決於所設計的觸發器的形式(正 沿、負沿或其是否處於已知狀態)，VDD和VDDC可被適當地使用。 在有些情況下，將僅向主部分或從部分之一提供VDDC,在其它情況 下，可向主部分和從部分兩者提供VDDC。還應當注意，在例示的實 施例中，觸發器200包括兩個串聯耦接的鎖存器(例如主部分202和 從部分204)，該鎖存器能夠保持狀態並且減小或抑制電力損耗而無
需另外的鎖存器。
可選實施例可按需要不同地使用開關和電源。例如，用於測試目 的， 一個實施例可使用通過例如測試模式信號(未示出)指示開關控 制器206的測試模式。當測試模式信號被斷言時，開關控制器可接通 開關208和216並斷開開關210和218，使得輸入D被直接發送給輸 出Q，而無需被存儲在任何鎖存器中。此外，注意，在可選實施例中， 觸發器200可被不同地設計。例如，在一個實施例中，開關210和反 相器212可被實現為三態反相器(也稱作三狀態反相器)，其中，當 開關210被啟用時，三態反相器將作為反相器，基於其輸入輸出l或0，並且當開關210被禁用時，三態反相器的輸出將為高阻抗(對應於 開關210被斷開)。可對反相器220和開關218進行同樣的修改。此 外，其它形式的電路或元件也可被用來實現開關208、 210、 216和218。 即，在例示的實施例中，它們以具有耦接在一起的NMOS和PMOS 電晶體的傳遞門電路來實現。然而，在可選實施例中，它們可被不同 地實現。
因此，在一個實施例中，狀態保持觸發器包括輸入和輸出節點以 及兩個鎖存器。兩個鎖存器包括主鎖存器和從鎖存器，其中每個包括 與輸入和輸出節點串聯耦接的電路元件，第一個鎖存器被配置成在其 中電源被與笫二個鎖存器去除耦接的電源管理模式期間保持觸發器的 狀態。在另一個實施例中，狀態保持觸發器包括輸入和輸出節點以及 兩個鎖存器。兩個鎖存器包括主鎖存器和從鎖存器，其中每個包括與 輸入和輸出節點串聯耦接的電路元件，第 一個鎖存器被耦接以利用第 一供電信號工作，第二個鎖存器被耦接以利用第二供電信號工作，第 二供電信號為可調控的供電信號。在又一個實施例中，狀態保持觸發 器包括輸入節點、輸出節點、包括多個電路元件的主部分和包括多個 電路元件的從部分，其中輸入節點、主部分的至少一個電路元件、從 部分的至少一個電路元件和輸出節點被串聯耦接，並且其中主部分和 從部分的至少一個的至少第一電路元件被配置成在電源管理模式期間 接收供電，其中在電源管理模式中電源被與主部分和從部分的至少一 個中的至少第二電路元件去除耦接。此外，在另一個可選實施例中， 電路包括狀態保持觸發器，該狀態保持觸發器包括從輸入端到輸出端 的數據通路、在數據通路中具有第一電路元件並且被耦接以接收來自 輸入端的數據的主迴路電路、在數據通路中具有第二電路元件並且被 耦接以接收來自第一電路元件的數據並向輸出端提供數據的從迴路電 路、和狀態保持控制裝置。該狀態保持控制裝置包括使主迴路電路能 夠保持觸發器的狀態的裝置、使從迴路電路能夠保持觸發器的狀態的 裝置或使主迴路電路和從迴路電路均能保持觸發器的狀態的裝置。
圖7說明根據本發明的一個實施例的狀態保持緩衝器300的示例。響應PG120，狀態保持緩衝器300能夠被電源選通，以便在保持 當前狀態的同時減小洩漏電力。狀態保持緩衝器300接收輸入A (其 也可被稱作緩衝數據輸入)並且提供輸出Y (其也可被稱作緩沖數據 輸出)。狀態保持緩沖器300包括反相器302，該反相器302具有接 收A的輸入端和與反相器304的輸入端及反相器306的輸出端耦接的 輸出端。反相器304的輸出端提供輸出Y並且與反相器306的輸入端 耦接。反相器302的反相允許輸入端耦接以接收PG (例如PG 120 ) 並且與反相器308的輸入端耦接。反相器308的輸出端與反相器306 的反相允許輸入端耦接。反相器302接收VDD，反相器304、 306和 308接收VDDC。因此，第一緩衝部分(例如反相器302)接收第一 供電信號(例如VDD)，而第二緩衝部分(例如反相器304、 306和 308)接收第二供電信號(例如VDDC)。
下面將參照圖8的表描述狀態保持緩衝器300的操作。在正常操 作期間，當PG被去斷言時，當1作為輸入A被接收時，l作為輸出 Y被提供。類似地，當O作為輸入A被接收時，O作為輸出Y被提供。 即，參照圖7，當PG被去斷言時(即邏輯電平0),反相器302被啟 用而反相器306被禁用。以這種方式，輸入A通過反相器302和304 (也稱作數據通路反相器)被提供，從而提供輸出Y。此外，當PG 被去斷言時，所有反相器302、 304、 308和306被加電，因為VDD 與VDDC耦接(例如通過圖l的電晶體104)並從而約等於VDDC。 然而，當PG被斷言(即設置為邏輯電平1)用於比如低電源模式期 間的電源選通時，輸出Y保持其狀態(並且輸入A可按"無關"來處理， 因為它不再影響狀態保持緩衝器300的操作)。即，在PG被斷言時 無論Y怎樣，Y均保持在該值。參照圖7，當PG被斷言(即邏輯電 平1)時，反相器302被禁用並且反相器306被啟用。此外， 一旦PG 被斷言，則VDD可與VDDC去除耦接，使得僅反相器304、 306和 308保持加電。因此，反相器302不再接受供電，從而減小洩漏電力。 在PG被斷言時，輸出Y的值由反相器304和306形成的鎖存器保持。 還應當注意，在反相器302和306的反相允許輸入端之間耦接的反相器308確保反相器302和306不被同時啟用，從而防止反相器302的 輸出端的數據爭用問題。然而，在可選實施例中，反相器308可能不 存在，或者其它電路可能被用來防止數據爭用。因此，注意，狀態保 持緩衝器300可被用於在電源選通期間保持輸出Y的狀態。還注意， 不必知道輸出Y的狀態。即，在電源選通期間不管輸出Y是0還是1， 狀態均被保持，因為輸出Y通過反相器306被反饋到反相器304的輸 入端。
圖9說明根據本發明的另一個實施例的狀態保持緩沖器400。狀 態保持緩沖器400與狀態保持緩衝器300類似；然而，它可在要被保 持的狀態是已知的時被使用。狀態保持緩衝器400接收輸入A (其也 可被稱作緩沖數據輸入)並且提供輸出Y (其也可被稱作緩衝數據輸 出)。狀態保持緩衝器400包括反相器402,該反相器402具有接收 A的輸入端和與反相器404的輸入端及反相器406的輸出端耦接的輸 出端。反相器404的輸出端提供輸出Y。反相器406的輸入端接收狀 態保持輸入S。反相器402的反相允許輸入端被耦接以接收PG (例如 PG120)並與反相器408的輸入端耦接。反相器408的輸出端與反相 器406的反相允許輸入端耦接。反相器402接收VDD,反相器404、 406和408接收VDDC。因此，第一緩衝部分(例如反相器402)接 收第一供電信號(例如VDD)，而第二緩衝部分(例如反相器404、 406和408)接收第二供電信號(例如VDDC)。
下面將參照圖10的表描述狀態保持緩衝器400的操作。在正常 操作期間，當PG被去斷言時，當1作為輸入A被接收時，l作為輸 出Y被提供。類似地，當O作為輸入A被接收時，O作為輸出Y被提 供。即，參照圖9，當PG被去斷言時(即邏輯電平0)，反相器402 被啟用而反相器406被禁用。以這種方式，輸入A通過反相器402和 404 (也稱作數據通路反相器)被提供，從而提供輸出Y。此外，當 PG被去斷言時，所有反相器402、 404、 408和406被加電，因為VDD 與VDDC耦接(例如通過圖l的電晶體104)並從而約等於VDDC。 注意，當PG被去斷言時，狀態保持輸入S按"無關"來處理，因為當PG不被斷言時，它不會影響狀態保持緩沖器400的操作。
然而，當PG被斷言(即設置為邏輯電平1)用於比如低電源模 式期間的電源選通時，通過提供狀態保持輸入S作為輸出Y保持狀態 (並且A可按"無關"來處理，因為它不再影響狀態保持緩衝器400的 操作)。因此，在本實施例中，在電源選通期間，S可被設置為狀態 保持緩衝器400的輸出所需的任何值。例如，如果當PG被斷言時已 知保持緩沖器400處於什麼狀態，則S可相應地被設置，使得在電源 選通期間其被提供作為輸出Y。以這種方式，響應於接收S和反相電 源選通指示信號(例如PG),狀態電路(例如反相器406)設置緩沖 器的狀態。在一個實施例中，S比如通過例如電晶體被硬布線，以向 反相器406的輸入端提供邏輯電平1或0。或者，S可以是由軟體(比 如對應於存儲位)或硬體(比如通過可編程熔絲)設置的可編程值。
因此，參照圖9，當PG被斷言(即邏輯電平1)時，反相器402 被禁用並且反相器406被啟用。此外， 一旦PG被斷言，則VDD可與 VDDC去除耦接，使得僅反相器404、 406和408保持加電。因此， 反相器402不再接受供電，從而減小洩漏電力。在PG被斷言時，輸 出Y的值通過反相器406和404由狀態保持輸入S來提供。還應當注 意，在反相器402和406的反相允許輸入端之間耦接的反相器408確 保反相器402和406不被同時啟用，從而防止反相器402的輸出端的 數據爭用問題。然而，在可選實施例中，反相器408可能不存在，或 者其它電路可能被用來防止數據爭用。因此，注意，狀態保持緩衝器 400可被用於在使用狀態保持輸入S的電源選通期間，比如當輸出Y 的狀態是已知時保持輸出Y的狀態。
圖14說明根據本發明的另一實施例的狀態保持緩衝器500。當要 被保持的狀態已知為邏輯電平0時可使用狀態保持緩衝器500，並且 可使用硬布線的上拉電晶體保持狀態。狀態保持緩衝器500接收輸入 A (其也可被稱作緩沖數據輸入)並提供輸出Y (其也可被稱作緩衝 數據輸出)。狀態保持緩衝器500包括反相器502，該反相器502具 有接收A的輸入端和與反相器504的輸入端耦接的輸出端。反相器504的輸出端提供輸出Y。反相器502的反相允許輸入端被耦接以接收PG (例如PG120)並與反相器508的輸入端耦接。狀態保持緩衝器500 還包括上拉電晶體510，該上拉電晶體510具有與反相器504的輸入 端耦接的第一電流電極(也稱作第一電流處理端子)和與VDDC耦接 的第二電流電極(也稱作第二電流處理端子)。反相器508的輸出端 與上拉電晶體510的控制電極(也稱作控制端子)耦接。反相器502 接收VDD,反相器504和508接收VDDC。因此，第一緩衝部分(例 如反相器502)接收第一供電信號(例如VDD)，而第二緩衝部分(例 如反相器504和508)接收第二供電信號(例如VDDC)。此外，注 意，在本實施例中，電晶體510的第二電流電極與在本實施例中對應 於VDDC的狀態保持輸入S耦接。
下面將參照圖15的表描述狀態保持緩衝器500的操作。在正常 操作期間，當PG被去斷言時，當1作為輸入A被接收時，l作為輸 出Y被提供。類似地，當O作為輸入A被接收時，O作為輸出Y被設 置。即，參照圖14,當PG被去斷言時(即邏輯電平0)，反相器502 被啟用並且上拉電晶體510被斷開(由於在其控制電極的值為邏輯電 平1)。以這種方式，輸入A通過反相器502和504 (也稱作數據通 路反相器)被提供，從而提供輸出Y。此外，當PG被去斷言時，所 有反相器502、 504和508被加電，因為VDD與VDDC耦接(例如通 過圖1的電晶體104)並從而約等於VDDC。
然而，當PG被斷言(即設置為邏輯電平l)用於比如低電源模 式期間的電源選通時，狀態通過上拉電晶體510被保持。即，當PG 被斷言時，上拉電晶體510被接通，以將反相器504的輸入端耦接到 VDDC，從而將其上拉到邏輯電平1。因此，反相器504的輸出被保 持在邏輯電平0。以這種方式，響應於接收狀態保持輸入(例如被耦 接到電晶體510的第二電流電極的VDDC)和反相電源選通指示信號 (例如PG)，狀態電路(包括例如上拉電晶體510)設置緩沖器的狀 態。因此，參照圖14，當PG被斷言時(而邏輯電平1)，反相器502 被禁用，反相器506被啟用。此外， 一旦PG被斷言，VDD可與VDDC去除耦接，使得僅反相器504和508保持加電。因此，反相器502不 再接受供電，從而減小洩漏電力。
圖16說明根據本發明的另 一 實施例的狀態保持緩衝器600。當要 被保持的狀態已知為邏輯電平1時可使用狀態保持緩沖器600，並且 可使用硬布線的上拉電晶體保持狀態。狀態保持緩沖器600接收輸入 A (其也可被稱作緩沖數據輸入)並提供輸出Y (其也可被稱作緩衝 數據輸出)。狀態保持緩沖器600包括反相器602，該反相器602具 有接收A的輸入端和與反相器604的輸入端耦接的輸出端。反相器604 的輸出端提供輸出Y。反相器602的反相允許輸入端被耦接以接收PG (例如PG120)。狀態保持緩衝器600還包括下拉電晶體610，該下 拉電晶體610具有與反相器604的輸入端耦接的第一電流電極(也稱 作第一電流處理端子)和與地電位(GND)耦接的第二電流電極(也 稱作第二電流處理端子)。PG (例如PG 120)還提供給下拉電晶體 610的控制電極(也稱作控制端子)。反相器602接收VDD,反相器 604接收VDDC。因此，第一緩衝部分(例如反相器602)接收第一 供電信號(例如VDD)，而第二緩沖部分(例如反相器604)接收第 二供電信號(例如VDDC)。此外，注意，在本實施例中，電晶體610 的第二電流電極與在本實施例中對應於GND的狀態保持輸入S耦接。
下面將參照圖17的表描述狀態保持緩衝器600的操作。在正常 操作期間，當PG被去斷言時，當1作為輸入A被接收時，l作為輸 出Y被提供。類似地，當O作為輸入A被接收時，O作為輸出Y被提 供。即，參照圖16,當PG被去斷言時(即邏輯電平0)，反相器602 被啟用並且下拉電晶體610被斷開(由於在其控制電極的值為邏輯電 平l)。以這種方式，輸入A通過反相器602和604 (也稱作數據通 路反相器)被提供，從而提供輸出Y。此外，當PG被去斷言時，所 有反相器602和604被加電，因為VDD與VDDC耦接(例如通過圖 l的電晶體104)並從而約等於VDDC。
然而，當PG被斷言(即設置為邏輯電平1)用於比如低電源模 式期間的電源選通時，狀態通過下拉電晶體610 ^皮保持。即，當PG被斷言時，下拉電晶體610被接通，以將反相器604的輸入端耦接到 GND，從而將其下拉到邏輯電平0。因此，反相器604的輸出被保持 在邏輯電平1。以這種方式，響應於接收狀態保持輸入(例如被耦接 到電晶體610的第二電流電極的GND)和電源選通指示信號(例如 PG),狀態電路(包括例如下拉電晶體610)設置緩衝器的狀態。因 此，參照圖16，當PG被斷言時(即邏輯電平1)，禁用反相器602 並啟用反相器604。此外， 一旦PG被斷言，則VDD可與VDDC去 除耦接，使得僅反相器604保持加電。因此，反相器602不再接受供 電，從而減小洩漏電力。
如通過圖7-10和圖14-17中提供的各種示例可理解的，響應於接 收在狀態保持數據輸入的狀態保持信號和電源選通指示信號，任意形 式的狀態設置電路均可被用於設置緩沖器的狀態。即，可選實施例可 使用不同形式的電路來提供緩衝器的狀態保持，其中，緩沖器的不同 部分可接收不同的供電信號(例如VDD和VDDC)，以便在低電源
模式期間減小洩漏電力。
因此，在一個實施例中，緩衝器包括耦接以接收第一供電信號的
第一緩衝部分和耦接以接收第二供電信號的第二緩衝部分。第一緩衝 部分包括緩衝數據輸入，第二緩衝部分包括緩沖數據輸出，其中第一 和第二供電信號之一被配置成選擇性地啟用，而不取決於第一和第二 供電信號的另一個的狀態。在該實施例中，第一和第二緩沖部分的每 個可包括在緩衝數據輸入和緩衝數據輸出之間串聯耦接的數據通路部 分，並且第一和第二緩衝部分中的一個可包括在節電模式期間允許緩 衝狀態保持的反饋部分。在另一實施例中，電路包括第一供電信號、 耦接以接收並選通第一供電信號進而可控制地提供第二供電信號的選 通電路、和多個緩衝器單元。每個緩衝器單元包括緩衝器輸入、緩沖 器輸出、具有與緩衝器輸入耦接並耦接接收第一供電的反相器輸入的 反相器、和具有與反相器輸出耦接的鎖存器輸入和與緩衝器輸出耦接 的鎖存器輸出的鎖存器。鎖存器被耦接以接收第二供電。在又一實施 例中，通過電路的節電模式保持電路狀態的方法包括提供被耦接以接收第一電源信號的第一緩衝部分，其中第一緩衝部分包括緩衝器輸入。 該方法還包括提供被耦接以接收第二電源信號的第二緩衝部分，其中 第二緩沖部分包括緩衝器輸出。該方法還包括向第一緩沖部分提供第
一電源信號，向第二緩衝部分提供第二電源信號，禁用第一緩沖部分 的第一電源信號，和在禁用第一電源信號的同時將緩沖狀態存儲在第 二緩衝部分中。在又一可選實施例中，操作單一位緩衝單元的方法包 括向緩沖器的第一部分供電、向援衝器的第二部分供電、和在向緩沖 器的第二部分供電的同時禁用緩衝器的第一部分的電源。
下面將參照圖11-13描述根據本發明的不同實施例的狀態保持控 制器的操作和信號的定時。圖13說明描述根據本發明的一個實施例的 圖1的數據處理系統100的操作的流程圖500。圖11說明對應於硬體 實現的一個實施例的時序圖，圖12說明對應於軟體實現的一個實施例 的時序圖(注意，圖11和圖12中說明的信號按照正邏輯信號被實現， 但在可選實施例中，任何信號也可按負邏輯信號被實現)。因此，下 面將首先參照圖l的數據處理系統描述圖13的流程圖。
參照圖13,流程圖500從開始501開始，隨後流程進到塊505， 在塊505中接收用於休眠域的電源選通(PG)請求。例如參照圖1， 其可以對應於狀態保持控制器118接收PG req 114。在一個實施例中， PG req 114可對應於所有休眠域功能電路124，使得當通過PG req 114 接收PG請求時，所有休眠域功能電路124被電源選通。(在本實施 例中，注意，PG請求可被稱作整體(global) PG請求)。然而，在 可選實施例中，可通過對應於部分休眠域功能電路124或對應於可被 獨立地電源選通的數據處理系統100內其它處的其它部分的休眠域功 能電路的PG req 114接收PG請求。(在這些實施例中，注意，PG 請求也可糹皮稱作部分PG請求)。例如，通過PGreqll4接收的每個 PG請求還可包括哪個休眠域要被電源選通的指示(其中要被電源選 通的休眠域例如可以是休眠域功能電路124的一部分)。此外，在具 有可被獨立地電源選通的多個部分的該實施例中，每部分可從時鐘控 制器116接收相應的sclkl22，從狀態保持控制器118接收相應的PG120，並且接收從VDDC 130得到的相應的VDD 132。然而，為了便 於這裡的說明，將假定通過PG req 114接收的請求指示所有休眠域功 能電路124要被電源選通。因此，sclkl22、 PG 120和VDD 132均提 供給休眠域功能電路124。
再次參照圖13，在接收PG請求之後，流程進到在塊510中，相 應的休眠域時鐘(sclk)被禁用的。因此，參照圖1，在通過PGreq14 接收PG請求時，狀態保持控制器118可通過clk控制信號134與時 鍾控制器116通信，以使時鐘控制器116可禁用sclk 122。因此。對 於所有休眠域功能電路124， sclkl22被禁用(然而，注意，在可選實 施例中，如上所述，可僅對要被電源選通的那些部分休眠域功能電路 禁用sclk 122。在該實施例中，數據處理系統100可被這樣設計，即 諸如sclk 122之類的休眠域時鐘可被獨立地提供給要被單獨電源選通 的那些部分)。再次參照圖13,隨後，流程進到塊515，在塊515中 確認sclk被禁用的。因此，在一個實施例中，時鐘控制器116可將確 認提供給sclk 122已被禁用的狀態保持控制器118。
在圖13的塊515之後，流程進到塊520，在塊520中相應休眠域 電路的當前狀態被保存。例如，休眠域功能電路124可包括如參照圖 2、 7、 9、 14和16所描述的觸發器和緩沖器。因此，狀態保持控制器 118可斷言PG120,其中，響應PG120，狀態;故保持。例如，狀態保 持觸發器和緩沖器響應PG120如參照圖2、 7、 9、 14和16中的觸發 器200和緩衝器300及400的如上所述的保存狀態(注意，在可選實 施例中，如上所述，PG120可僅對於要被電源選通的休眠域功能電路 124的那些部分,皮斷言，例如，由PGreqll4所指示的。在該實施例 中，數據處理系統IOO可被這樣設計，即諸如PG120之類的單獨PG 信號可被提供給要被單獨電源選通的那些部分。)
在圖13的塊520之後，流程進到塊525，在塊525中，供電電壓 可從相應休眠域電路的部分被去除或被降低。在圖l的示例中，假定 通過PG req 114的PG請求對應於所有休眠域功能電路124，狀態保 持控制器118可斷言VDD control 110 (即將VDD control 110 i殳置為邏輯電平1 )，以解除VDD 132與VDDC 130的耦合，使得由VDD 132 供電的那些電路部分不再接收電力。例如，如上面參照觸發器200和 緩衝器300及400所描述的，電源從由VDD供電的那些電路元件被 去除(而由VDDC供電的那些電路元件保持供電，以便保持狀態)。 注意，在正常或全電源操作期間，狀態保持控制器118可保持VDD control 110去斷言，以便使VDD 132能夠通過電晶體104與VDDC 130 耦接，使得VDD132約等於VDDC130。注意，在可選實施例中，數 據處理系統100可,皮不同地i殳計，VDD 132不與VDDC去除耦接以去 除電源，而是VDD132可被降低。例如，在一個實施例中，VDD132 可不通過電晶體104與VDDC130耦接，而是可代之以與向VDD132 供電的數據處理系統100內的另一電壓調節器(未示出)耦接。在該 實施例中，與VDD 132耦接的電壓調節器可根據來自狀態保持控制器 118的控制信號降低由VDD132提供的電壓，以便減小洩漏電力。
在圖13的塊525之後，流程進到塊530，在塊530中，運行域電 路和剩餘休眠域電路的供電電壓被降低。例如，參照圖l的數據處理 系統，可通過電壓調節器102降低VDDC 130，使得更多的電力被保 存。因此，在電源選通期間，由VDDC130供電的休眠域功能電路124 的所有電路和由VDDC 130供電的運行域功能電路128的所有電路均 可以降低的電源運行。然而，注意，在可選實施例中，這是可選擇的。 即，在一個實施例中，在電源選通期間，VDDC 130保持相同的功率 電平。
再次參照圖13，流程隨後進到菱形判定塊535，在菱形判定塊535 中，確定是否更多的PG請求被接收。如果確定接收到更多的PG請 求，則流程進到塊540，在塊540中，使用如上所述的塊510-530的 過程處理另外的PG請求。隨後流程返回菱形判定塊535。然而，如 果在菱形判定塊535沒有接收到更多的PG請求，則流程進到塊545， 在塊545中，接收整體或部分PG退出請求。例如，在圖l的示例中， 整體PG退出請求可通過PG req 114(比如通過PG req 114的去斷言) 被指示。在具有可獨立地電源選通的電路部分的可選實施例中，可接收對應於這些部分的一個或多個的部分PG退出請求。例如，其也可 與關於哪部分不再被電源選通的指示一起通過PG reqll4被接收。
在塊545之後，流程進到塊550，在塊550中，供電電壓按需要 被恢復到運行域電路和休眠域電路。例如，狀態保持控制器118可去 斷言VDD control 110,使得VDD 132可再次與VDDC 130耦接，從 而恢復由VDD 132供電的那些元件的電源。類似地，如果VDD 132 被降低，則其可返回到全供電狀態。如果VDDC 130被降低，則其也 可返回到全供電狀態。或者，數據處理系統100可以降低的電源保持 在低電力模式下，即使電源選通不是所需要的。在本實施例中，可不 恢復供電電壓VDDC 130和VDD 132 (即，塊550是可選的)。
隨後，流程500進到塊555，在塊555中，休眠域電路的狀態被 恢復。即， 一旦供電電壓按需要已被恢復，則狀態可被恢復。例如， 在數據處理系統100中， 一旦VDD control 110 3皮去斷言以恢復VDD 132和VDDC 130,則狀態保持控制器118可去斷言PG 120,使得狀 態可被恢復，如上面參照觸發器200和緩衝器300及400所描述的。 流程隨後進到塊560,在塊560中，要退出電源選通的相應休眠域的 sclk被啟動。因此，在數據處理系統100中， 一旦PG120被去斷言， 則狀態保持控制器118可向時鐘控制器116指示sclk 122可被再次啟 動。隨後，流程進到結束565。
圖11示例出根據本發明的一個實施例的信號定時的時序圖。例 如，圖11的時序圖可對應於實現參照圖13所述的電源選通的硬體實 現。響應被斷言的PGreql14 (再次假定其為所有休眠域功能電路的 124的整體PG請求)，停止時鐘信號可(例如由狀態保持控制器118 通過clk控制信號134)被斷言，如由圖11中的從PGreq114的上升 沿到stop(停止)clk的上升沿的箭頭所指示的。響應stopclk信號， 時鐘控制器116可禁用sclkl22。這可以在接收斷言的stopclk信號時 或在確保時鐘被適當地禁用之後的預定時間被完成。在sclk 122被禁 用之後的某一時間T0，狀態保持控制器118可斷言PG 120。在一個 實施例中，狀態保持控制器118可通過clk控制信號從時鐘控制器116接收指示sdk 122已被禁用的信號，並且狀態保持控制器可響應該信 號斷言PG120。然而，在可選實施例中，如由從stop elk的上升沿到 PG 120被斷言時的虛線箭頭所指示的，狀態保持控制器118可在斷言 stop clk之後的預定的時間量斷言PG 120。預定的時間量可被設計使 得其確保在sclk 122的禁用和PG 120的斷言之間按需要過去充分的時 間量。在一些實施例中，TO可以是0，而在其它實施例中，TO可以 更長。
在PG 120的斷言之後，狀態保持控制器118斷言VDD control 110，以便去除由VDD 132提供的電源。在一個實施例中，狀態保持 控制器118在PG 120的斷言之後和在斷言VDD control IIO之前等待 預定時間量。可設計預定時間量，以便確保已過去充分的時間量Tl， 從而使得PG 120的斷言能夠在電源被去除或被降低之前適當地傳播 給所有電路元件。否則，如果電源在接收到PG 120的斷言之前被去 除或被降低，則狀態不能適當地被保存(如從上述的觸發器200和緩 衝器300、 400、 500和600的示例可看到的)。在Tl之後，VDD control ll(M皮斷言，並且在稍後一些時間，VDD 132降到0V電平(如由從 VDD control 110的上升沿到VDD 132的下降沿的箭頭所指示的)。 在可選實施例中，VDD 132可被降低而不是一直降到0V。此外，在 一個實施例中，如圖ll中所示，響應VDD control 110的斷言，VDD 130也可被降低(如由從VDD control 110的上升沿到VDD 130的下 降沿的箭頭所指示的)。然而，在可選實施例中，VDDC 130可響應 VDD132的下降沿被降低，或者也可根本不被降低。這裡，數據處理 系統IOO被電源選通並在低電源;漠式下工作。
在去斷言PG req 114之後，狀態保持控制器118去斷言VDD control 110，這使VDD 132和VDDC 130能夠被恢復。在去斷言VDD control 110之後的預定時間量，狀態保持控制器118斷言PG 120。預 定時間量可確保在供電電壓的恢復和PG 120的去斷言之間已過去充 分的時間量T2，以便確保供電電壓在恢復狀態之前被恢復。在去斷言 PG120之後，狀態保持控制器118通過clk控制信號134去斷言stopclk信號，使得時鐘控制器1W可再次啟用sclkl22。因此，在接收stop clk信號之後的某一時間，時鐘控制器再次啟用sclk 122，如由圖1中 從stop clk的下降沿到sclk 122的上升沿的虛線箭頭所指示的。
注意，在圖ll的實施例中，PG req 114可以以多種不同方式產 生。例如，其可通過電源管理單元(未示出)或通過數據處理系統100 內部或外部的其它電路被設置。在一個實施例中，可根據通過運行在 數據處理系統100上的軟體可編程的存儲器內存儲的位接收PG req 114。或者，PG req 114可本身對應於可被軟體控制的數據處理系統 100內的存儲器電路中的一位或多位。圖12的時序圖說明其中一個軟 件位或多個軟體位可被用作PGreqll4的示例，其中，軟體可位於數 據處理系統100內的存儲器中，並且可通過處理器部分被執行。例如， 軟體可通過運行域功能電路128內的電路被執行，並且可被存儲在位 於數據處理系統100內的任意位置的存儲器中。或者，軟體可通過狀 態保持控制器118內的電路被執行。
參照圖12的時序圖，通過斷言例如PGreqbit (位)可接收PG 請求(在本實施例中，再次假定PG請求為對所有休眠域功能電路124 的整體PG請求)。在斷言該PG req bit之後，軟體可被用於向時鐘 控制器116指示sclk 122要被禁用，如由從PG req bit的斷言到sclk 122的禁用的虛線箭頭所指示的。響應禁用sclk 122， 一個停止時鐘確 認(stop elk ack)位或多個停止時鐘確認位可被斷言以指示sclk l22 已被禁用。響應stop elk ack信號，PG bit(位)其可被存儲在數據處理 系統100內某處的存儲電路)可被斷言以指示電源選通要被執行。隨 後，狀態保持控制器可斷言電壓控制110以去除或降低VDD 132並且 如果需要的話降低VDDC130,如上面參照圖ll所描述的。注意，在 可選實施例中，通過檢測何時PGbit被斷言，並且作為響應，斷言也 可以是存儲在存儲器內的一位或多位的VDD control 110在數據處理 系統100內存儲的軟體可控制VDD control 110。此時，數據處理系統 100被電源選通並在低電源模式下工作。
在去斷言PG req bit時，VDD control 110被去斷言(通過軟體或通過狀態保持控制器118內的硬體)，這使得VDD 132和VDDC 130 能夠被恢復。在VDD 132和VDDC 130被恢復時，可產生電壓調節器 確認(voltage reg ack)信號(例如通過電壓調節器102 )以指示電壓 已被恢復。軟體可檢測電壓調節器確認信號的產生並去斷言PGbit， 從而開始退出電源選通。在一個實施例中，voltage reg ack也由數據 處理系統100內存儲的一位或多位表示。在去斷言PG b之後，stop elk ack信號可被斷言，以指示對時鐘控制器116"恢復時鐘請求"。因此， 在一個實施例中，stop elk ack為數據處理系統100內存儲的一位(或 多位)，即，當被斷言時，指示sclk 122已被停止，當被去斷言時， 按照重新啟用sclk 122的請求操作。然後，時鐘控制器116重新啟用 sclkl22,並且數據處理系統100可恢復正常或全電源操作。
因此，注意，圖13的流程可以硬體、軟體或通過硬體和軟體的 組合被實現。因此，數據處理系統100可包括狀態保持電路，比如狀 態保持觸發器200和狀態保持緩衝器300及400，它們可被電源選通， 以便在保存狀態信息的同時減小洩漏電力。此外，數據處理系統100 以多種不同的方式被設計，以適當地控制提供給狀態保持觸發器和緩 衝器的PG信號、sclk和供電電壓(例如VDD和VDDC)。即，圖 13的流程圖和圖11及12的時序圖僅是如何適當地控制數據處理系統 100內的信號以便於電源選通的示例。
因此，在一個實施例中，在具有運行域電路和休眠域電路的信息 處理系統中降低電力消耗的方法包括接收用於減少信息處理系統中 的電力消耗的電源選通請求，禁用與休眠域電路耦接的休眠域時鐘， 將相應休眠域電路的當前狀態保存在休眠域電路的每個觸發器中的兩 個串聯耦接的鎖存器的至少一個中，調節對應於電源選通請求的休眠 域電路的至少一部分的供電電壓。
在一個實施例中，電路包括選通電路，用於接收連續供電信號 以及產生可選通電源信號；運行域觸發器，其被耦接以接收連續供電 信號；休眠域狀態保持觸發器，其被耦接以接收連續供電信號和可選 通電源信號，其中，當去除電源與部分休眠域狀態保持觸發器的耦接時，休眠域狀態保持觸發器保持先前存在的狀態。
在上述說明中，參照特定實施例已描述了本發明。然而，本領域 的任何普通技術人員應當理解，在不脫離如下面的權利要求所闡述的 本發明的範圍的條件下，可對本發明進行各種修改和變化。例如，在
這裡所教導的任何軟體可體現在一個或多個計算機硬碟、軟盤、3.5〃 盤、計算機存儲帶、磁鼓、隨機存取存儲器(RAM)單元、靜態隨機 存取存儲器(SRAM)單元、動態隨機存取存儲器(DRAM)單元、 同步動態隨機存取存儲器(SDRAM)單元、電可擦除(EEPROM、 EPROM、 flash)單元、非易失性單元、鐵電或鐵磁存儲器、緊緻盤 (CD)、雷射盤、光碟和任何類似計算機可讀介質上。此外，方框圖 可包括與所示出的方框圖不同的塊，並且可具有更多或更少的塊或被 不同地排列。此外，流程圖也可被不同地排列，包括更多或更少的步 驟，或可具有可被分成多個步驟的步驟或可彼此同時執行的步驟。因 此，應當把這些說明和示圖看成一種示例而不是一種限制，並且所有 的這些修改均在本發明允許的範圍內。
已關於上述的特定實施例描述了本發明的益處、其它優點和問題 的解決方案。然而，這些益處、優點、問題的解決方案和可使任何益 處、優點或解決方案能夠出現或變得更明確的任何部分不應被看作是 決定性的、需要或必要的特徵或任何或所有權利要求的部分。如在這 裡所使用的，術語"包括"或其任何其它變體旨在涵蓋非排它性的包含， 使得包括一系列部分的處理、方法、物品或裝置不僅包括這些部分， 也可包括未明確列出或這些處理、方法、物品或裝置固有的其它部分。
權利要求
1、一種包含狀態保持觸發器的電路，所述觸發器包含輸入和輸出節點；和主鎖存器和從鎖存器兩個鎖存器，每個鎖存器包括與輸入和輸出節點串聯耦接的電路元件，第一個鎖存器被配置成在電源與第二個鎖存器去除耦接的電源管理模式期間保持觸發器的狀態。
2、 根據權利要求l的電路，所述觸發器還包括 被耦接以接收時鐘信號和電源選通指示信號的開關控制器，當電源選通指示信號具有第一值時，所述開關控制器產生取決於時鐘信號 的第一組開關控制值，當電源選通指示信號具有第二值時，產生獨立 於時鐘信號的第二組開關控制值。
3、 根據權利要求2的電路，所述觸發器還包括 在輸入節點和主鎖存器之間耦接的第一開關；和 在主鎖存器和從鎖存器之間耦接的第二開關；其中 開關控制器被耦接以向第一和第二開關提供開關控制信號。
4、 根據權利要求3的電路，其中主鎖存器包括串接的反相器和第三開關，反相器之一和第三開關 被耦接到第一開關，第三開關被耦接以從開關控制器接收開關控制信 號；並且從鎖存器包括串接的反相器和第四開關，從鎖存器的反相器之一 和第四開關被耦接到第二開關，從鎖存器的每個反相器被耦接到輸出 節點，第四開關被耦接以從開關控制器接收開關控制信號。
5、 根據權利要求4的電路，其中開關控制器被配置成響應於時鐘信號具有第一值和電源選通指 示信號具有第一值控制第一和第四開關到第一開關狀態並且控制第二 和第三開關到第二開關狀態；開關控制器被配置成響應於時鐘信號具有第二值和電源選通指 示信號具有第一值控制第一和第四開關到第二狀態並且控制第二和第三開關到第一狀態；並且開關控制器被配置成響應於電源選通指示信號具有第二值控制 第一和第三開關到第一狀態並且控制第三和第四開關到第二狀態。
6、 根據權利要求l的電路，所述觸發器還包括 被耦接以接收時鐘信號和電源選通指示信號的控制器，當電源選通指示信號具有第一值時，所述控制器產生取決於時鐘信號的第一組 控制值，並且當電源選通指示信號具有第二值時，所述控制器產生獨 立於時鐘信號的第二組控制值；以及在每個鎖存器內的至少一個三穩態反相器，所述至少三穩態反相 器的每一個被耦接以從控制器接收控制信號。
7、 根據權利要求l的電路，所述觸發器還包括 用於接收時鐘信號的時鐘信號輸入節點；和用於接收電源選通指示信號的電源選通指示輸入節點，當電源選 通指示信號具有第一值時，觸發器在取決於時鐘信號的第一操作狀態 下操作，當電源選通指示信號具有第二值時，觸發器在獨立於時鐘信 號的第二操作狀態下操作，第二操作狀態保持觸發器的狀態，同時比 第一操作狀態少消耗電力。
8、 根據權利要求l的電路，所述觸發器還包括 被耦接以接收連續供電信號的第一供電節點；和 被耦接以接收選通電源信號的第二供電節點。
9、 根據權利要求8的電路，其中 狀態保持觸發器為正沿觸發器；從鎖存器被耦接以通過笫一供電節點接收連續供電信號；並且 主鎖存器被耦接以通過第二供電節點接收選通電源信號。
10、 根據權利要求8的電路，其中 狀態保持觸發器為負沿觸發器；主鎖存器被耦接以通過第一供電節點接收連續供電信號；並且 從鎖存器被耦接以通過第二供電節點接收選通電源信號。
11、 根據權利要求l的電路，其中狀態保持觸發器為正沿觸發器；第一個鎖存器為從鎖存器；並且 第二個鎖存器為主鎖存器。
12、 根據權利要求11的電路，還包含負沿觸發器，所述負沿觸 發器包含輸入和輸出節點；以及主鎖存器和從鎖存器兩個鎖存器，負沿觸發器的每一個鎖存器包 括與負沿觸發器的輸入和輸出節點串聯耦接的電路元件，負沿鎖存器 的主鎖存器被配置成在電源與負沿觸發器的從鎖存器去除耦接的電源 管理模式期間保持觸發器的狀態。
13、 根據權利要求l的電路，還包括時鐘控制器，其被耦接以接收參考時鐘並提供運行時鐘和休眠時鐘；運行域電路，其包括非狀態保持觸發器，所述非狀態保持觸發器 被耦接以接收運行時鐘信號；和休眠域電路，其包括被耦接以接收休眠時鐘信號的狀態保持觸器。
14、 根據權利要求13的電路，還包括狀態保持控制器，其被耦接以向休眠域電路提供電源選通指示信 號並且向電源選通開關提供電源選通控制信號；和電源選通開關，其被耦接以接收連續供電信號並且在電源選通控 制信號的控制下向休眠域電路提供選通電源信號。
15、 根據權利要求l的電路，其中 狀態保持觸發器為負沿觸發器； 第一個鎖存器為主鎖存器；並且 第二個鎖存器為從鎖存器。
16、 根據權利要求l的電路，所述觸發器還包括被耦接以接收時鐘信號和電源選通指示信號的開關控制器，其中 開關控制器被配置成響應於時鐘信號具有第一值和電源選通指示信號具有第一值控制第一和第四開關到第一開關狀態並且控制第二和笫三開關到第二開關狀態；開關控制器被配置成響應於時鐘信號具有第二值和電源選通指 示信號具有第一值控制第一和第四開關到第二狀態並且控制第二和第 三開關到第一狀態；並且開關控制器被配置成響應於電源選通指示信號具有第二值控制 第三和第四開關到第一開關狀態並且控制第一和第二開關到第二狀 態。
17、 一種狀態保持觸發器，包括 輸入和輸出節點；和主鎖存器和從鎖存器兩個鎖存器，每個鎖存器包括與輸入和輸出 節點串聯耦接的電路元件，第 一個鎖存器被耦接以利用第 一 電源信號 操作，第二個鎖存器被耦接以利用第二電源信號操作，第二電源信號 為可調控的電源信號。
18、 根據權利要求17的狀態保持觸發器，其中，第一個鎖存器 被配置成在第二電源信號與第二個鎖存器去除耦接的電源管理模式期 間保持觸發器的狀態。
19、 根據權利要求17的狀態保持觸發器，其中，第一個鎖存器 被配置成在對第二個鎖存器減小電源信號的電源管理模式期間保持觸 發器的狀態。
20、 根據權利要求17的裝置，其中觸發器為正沿觸發器，並且 第一個觸發器為從觸發器，笫二個觸發器為主觸發器。
21、 根據權利要求17的裝置，其中觸發器為負沿觸發器，並且 第一個觸發器為主觸發器，第二個觸發器為從觸發器。
22、 一種在具有運行域電路和休眠域電路的信息處理系統中減小 電力損耗的方法，所述方法包括接收用於在信息處理系統中減小電力損耗的電源選通請求；禁用與休眠域電路耦接的休眠域時鐘；將相應休眠域電路的當前狀態保存在休眠域電路的每個觸發器中的兩個串聯耦接的鎖存器的至少一個中；對應於電源選通請求調節至少一部分休眠域電路的供電電壓。
23、 根據權利要求22的方法，其中，電源選通請求為部分選通 請求，接收選通請求的步驟包括識別多個休眠域電路的特定休眠域電 路。
24、 根據權利要求22的方法，其中，電源選通請求為整體選通 請求，所述整體選通請求請求保存信息處理系統中的所有休眠域電路 的狀態的電源的啟動。
25、 根據權利要求22的方法，其中，禁用休眠域時鐘的步驟包括在調節休眠域電路的供電電壓之前確認休眠時鐘被禁用。
26、 根據權利要求22的方法，其中，調節休眠域電路的供電電 壓的步驟包括下面的至少一個步驟去除電源與休眠域電路的耦接；或 降低休眠域電路的電源。
27、 根據權利要求22的方法，還包括 接收另外的電源選通請求；並且響應於接收另外的電源選通請求，重複禁用、確認和保存的步驟。
28、 4艮據4又利要求22的方法，還包括 降低仍在工作的運行域電路和休眠域電路的供電電壓。
29、 根據權利要求22的方法，還包括 接收整體電源選通退出請求和部分電源選通退出請求； 恢復運行域電路和休眠域電路的供電電壓；恢復休眠域電路的狀態；並且啟用休眠域時鐘。
30、 根據權利要求22的方法，其中，恢復休眠域電路的狀態的 步驟包括將休眠域電路恢復到較高功率電平，並且使休眠域電路能夠 根據休眠時鐘工作。
31、 根據權利要求22的方法，其中，保存對應於休眠域電路的 當前狀態的步驟包括將當前狀態保存在其中接收的時鐘信號停在第一狀態下的每個觸發器的主鎖存器中；以及將當前狀態保存在其中接收的時鐘信號停在第二狀態下的每個 觸發器的從鎖存器中。
32、 根據權利要求31的方法，其中，第一狀態為邏輯O,第二狀 態為邏輯l。
33、 一種狀態保持觸發器，包括 輸入節點；輸出節點；包括多個電路元件的主部分；和 包括多個電路元件的從部分；其中輸入節點、主部分的至少一個電路元件、從部分的至少一個電路 元件和輸出節點被串聯耦接；並且來自主部分和從部分的至少一個中的至少第一電路元件被配置 以在電源管理模式期間接收供電，在所述電源管理模式中，電源與主 部分和從部分的至少一個中的至少第二電路元件去除耦接。
34、 一種電路，包括用於接收連續供電信號並產生可選通電源信號的選通電路；被耦接以接收連續供電信號的運行域觸發器；被耦接以接收連續供電信號和可選通電源信號的休眠域狀態保 持觸發器，其中休眠域狀態保持觸發器在去除與一部分休眠域狀態保 持觸發器的電源耦接的同時保持先前存在的狀態。
35、 一種包括狀態保持觸發器的電路，所述狀態保持觸發器包括 從輸入端到輸出端的數據通路；主迴路電路，其在數據通路中具有第一電路元件並被耦接以從輸 入端接收數據；從迴路電路，其在數據通路中具有第二電路元件並被耦接以從第 一電路元件接收數據並向輸出端提供數據；狀態保持控制裝置，其包括下列由以下構成的組中的一個使主迴路電路能夠保持觸發器的狀態的裝置； 使從迴路電路能夠保持觸發器的狀態的裝置；和 使主迴路電路和從迴路電路能夠保持觸發器的狀態的裝置。
36、 根據權利要求35的電路，其中，狀態保持觸發器為正沿觸 發觸發器，並且狀態保持控制裝置包括啟用從迴路電路的裝置。
37、 根據權利要求36的電路，其中，狀態保持觸發器還包括 主迴路電路的主迴路開關； 從迴路電路的從迴路開關； 在主迴路和從迴路之間耦接的迴路間開關；狀態保持控制裝置包括用於在節電模式期間閉合從迴路開關並 斷開主迴路開關和迴路間開關的控制信號。
38、 根據權利要求35的電路，其中，狀態保持觸發器為負沿觸 發觸發器，並且狀態保持控制裝置包括啟用主迴路電路的裝置。
39、 根據權利要求38的電路，其中，狀態保持觸發器還包括 主迴路電路的主迴路開關； 從迴路電路的從迴路開關； 在主迴路和從迴路之間耦接的迴路間開關；狀態保持控制裝置包括用於在節電模式期間閉合主迴路開關並 斷開從迴路開關和迴路間開關的控制信號。
40、 根據權利要求35的電路，其中，狀態保持觸發器為沿觸發 觸發器，並且狀態保持控制裝置包括啟用主迴路電路和從迴路電路的 裝置。
41、 根據權利要求40的電路，其中，狀態保持觸發器還包括 在狀態保持觸發器的輸入端和主迴路之間耦接的輸入開關； 主迴路電路的主迴路開關； 在主迴路和從迴路之間耦接的迴路間開關； 從迴路電路的從迴路開關；和狀態保持控制裝置，包括用於在節電模式期間斷開輸入開關和回 路間開關並閉合主迴路開關和從迴路開關的控制信號。
42、 根據權利要求41的電路，其中，狀態保持觸發器還包括 在狀態保持觸發器的輸入端和主迴路之間耦接的輸入開關； 主迴路電路的主迴路開關；在主迴路和從迴路之間耦接的迴路間開關； 從迴路電路的從迴路開關；用於接收時鐘信號的輸入端；和控制裝置，用於響應時鐘信號具有第一值在第一開關狀態下操作 主開關和迴路間開關，以及用於響應時鐘信號具有第二值在除節電模 式以外的操作模式期間操作迴路間開關和從迴路開關。
43、 根據權利要求35的電路，其中，狀態保持觸發器為第一狀 態保持類型的，所述電路還包括第二類型的狀態保持觸發器，所述第二類型的狀態保持觸發器包 括不同於第一類型的狀態保持觸發器的啟動裝置的啟動裝置。
44、 根據權利要求43的電路，還包括第三類型的狀態保持觸發器，所述第三類型的狀態保持觸發器包 括不同於第一和第二類型的每一狀態保持觸發器的啟動裝置的啟動裝 置。
45、 根據權利要求44的電路，其中第一類型包括正沿觸發觸發器，所述正沿觸發觸發器包括使從回 路電路能夠保持觸發器狀態的裝置；第二類型包括負沿觸發觸發器，所述負沿觸發觸發器包括使主回 路電路能夠保持觸發器狀態的裝置；並且第三類型包括沿觸發觸發器，所述沿觸發觸發器包括使主迴路電 路和從迴路電路能夠保持觸發器狀態的裝置。
全文摘要
通過利用電源選通可減小電力消耗，在電源選通中，電源從電路塊或部分電路塊被去除，以便減小洩漏電流。一個實施例使用修改的狀態保持觸發器，能夠在電源從電路被去除或被部分去除時保持狀態。另一實施例使用修改的狀態保持緩衝器，能夠在電源從電路被去除或被部分去除時保持狀態。狀態保持觸發器和緩衝器可被用於在仍能減小洩漏電流的同時，允許狀態保持。此外，公開了使用例如狀態保持觸發器和緩衝器減小供電並保持狀態的多種方法。例如，在保持狀態時，可使用軟體、硬體或軟體和硬體的組合方法進入深休眠或空閒模式。
文檔編號G11C11/00GK101317329SQ200580014114
公開日2008年12月3日 申請日期2005年3月24日 優先權日2004年4月6日
發明者桑傑伊·古普塔, 米林德·P.·帕德耶, 媛 袁, 陳光宇 申請人:飛思卡爾半導體公司