用於寬禁帶功率器件的結終端結構的製作方法

2023-04-26 08:05:31

專利名稱：用於寬禁帶功率器件的結終端結構的製作方法
用於寬禁帶功率器件的結終端結構
背景技術：
本發明涉及高電壓功率半導體器件中的結終端結構(junction termination structure ),尤其，涉及用於寬禁帶(wide bandgap )功率器件 的結終端結構，例如碳化矽、氮化鎵、氮化鎵鋁、氮化鎵銦、金剛石器件 等。
結終端結構是大多數高電壓功率開關器件的 一般特徵，諸如p-n 二極 管或肖特基二極體，以及固有地包括一個或多個p-n二極體的雙極電晶體、 閘流電晶體、功率金屬氧化物半導體場效應電晶體(MOSFET)和絕緣柵 雙極電晶體(IGBT)。這些結構的目的是減少器件邊緣處的高電場，以 產生較高阻斷電壓。
標準的方法是增加一個結終端結構，其通過提供場線終止於其上的附 加電荷，來減少邊緣處的高電場。該電荷一般通過在結面積周圍的同心區 域注入適當極性的摻雜物來獲得，在二極體兩端施加高電壓時，該結面積 被徹底地耗盡。 一般使用多達三種這樣的注入物，用不同的劑量以進一步 減小處在各個區域之間轉變時的場尖峰脈衝(field spike)。可選地，一 種方法可以注入一組稱為保護環(guard ring )的同心環來提供類似的功能。 還有另一方法是將摻雜區域蝕刻到一個提供理想劑量的厚度。作為離子注 入結構的可選方法，臺階式的同心區Jt或和同心環都可以用此方式蝕刻。
終端結構用於多種器件，如p-n二極體、肖特基二極體和雙極電晶體。 圖1A、 IB和1C示出這些器件的典型的垂直結構和終端結構的位置。注 意，在這些結構中，終端結構的非蝕刻部分具有極性與基片極性相反的摻 雜物。
現有技術包括離子注入和蝕刻結構，具有厚度或劑量可變的同心區域 和同心環。圖2A和圖2B示出三個區域被蝕刻的終端結構的實施例，圖
62C和圖2D示出具有同心環的蝕刻終端的實施例。與圖中示意性示出的結 構不同，圖2A和圖2B中的多層結構可以具有可變的蝕刻深度和間距， 而圖2C和圖2D中的同心環結構的非蝕刻部分以及間距可以有可變的寬 度。
所有這些方法都得益於具有不同劑量的更多區域，或更合適地，得益 於相當複雜且更難控制的控制錐度(taper)。

發明內容
本發明是一種新型的終端結構和製備方法，其提供了高阻斷電壓，然 而卻由簡單的可控制的方法製備。本發明的特徵包括使用精細形成(器件)
圖案的(或成形的)結構(finely patterned structure)，其提供了理想的橫 向錐度以及電阻性和/或電容性區域的組合，即使存在缺陷或局部擊穿時， 它們也能夠穩定電場。雖然半導體中典型的邊緣終端結構的寬度大於耗盡 層寬度，精細成形的結構具有比耗盡區的寬度小得多的特徵。
本發明的實施例是用於形成在基片上的高電壓半導體功率器件的結 終端結構，結終端結構包括圍繞器件並與器件的外圍邊緣橫向隔開的第 一導電終端環；與第一導電環橫向向外隔開的第二導電終端環；以及處於 器件的外圍邊緣與第 一和第二導電環中至少 一個之間的電阻互連 (resistive interconnection)。
每一個導電環都可以在基片之上的導電層中被成形，器件邊緣和環之 間的間隙確定其間的橫向間距。電阻互連通過部分蝕刻導電層而形成，使 得薄導電層具有高薄膜電阻(sheet resistance )。
可選地，導電環和電阻互連都能被離子注入到基片，其中，對於導電 環使用較高劑量，而對於電阻互連使用較低劑量。也可以使用兩種技術的 組合，例如在基片之上的導電層中成形的導電環和具有高薄膜電阻的離子 注入的電阻互連的糹且合。
這種類型的終端結構可以使用在高電壓二極體中，但也可使用在包含 二極體的其它高電壓器件中，包括雙極結型電晶體和閘流電晶體、功率MOSFET和IGBT。這種類型的終端結構特別適合於使用包括碳化矽的寬 禁帶半導體材料來製備半導體功率器件，如包括p-n二極體、肖特基二^L 管、高電壓MOSFET和雙極結型電晶體等的功率器件。這樣的器件的應 用包括功率開關、功率調節、功率轉換和功率傳輸應用。下面從參考附圖開始本發明優選實施例的詳細描述，本發明的前述及 其它目標、特徵和優點將變得更加顯而易見。


圖1A和1B分別是具有傳統的邊緣終端結構的p-n 二極體和肖特基 二極體的剖視圖。圖1C是具有傳統的邊緣終端結構的雙極電晶體的剖視圖。圖2A是傳統的蝕刻三個區域的邊緣終端結構的俯視圖，而圖2B是 其剖浮見圖。圖2C是具有還被稱為保護環的同心環的傳統的蝕刻邊緣終端結構的 俯視圖，而圖2D是其剖視圖。圖3A和圖3C是根據本發明的邊緣終端結構的具有同心環和放射狀 電阻連接的兩種變體的平面俯視圖。圖3B、3D和3E是沿圖3A中3B-3B線及沿圖3C中3D-3D線和3E-3E線分別截取的局部剖視圖。圖4A和圖4B是該結構的具有螺旋式電阻連接的兩種變體的平面俯 視圖。圖5A是具有交錯(alternating)的導電環和電阻環的結構的俯視圖， 而圖5B和5C是其剖視圖。圖6A是具有交錯連接的電阻環的結構的俯視圖，而圖6B是其剖視圖。
具體實施例方式
才艮據本發明各個實施例的用於高電壓半導體功率器件的結終端結構， 包括具有不同注入物劑量或不同蝕刻深度的精細形成(器件)圖案的(或成
形的)結構(finely patterned structure ),其減小了結構中的高電場區i或。 當精細成形的結構的最小特徵尺寸明顯小於器件的耗盡層寬度時，本方法 愈加有效。 一個附加特徵是在同心環之間使用高電阻連結(highly resistive link),該同心環潛在地與不能充分耗盡的區域以及始終耗盡的區域結合。 對應於1000V的阻斷電壓，碳化矽(SiC)阻擋層的一般尺寸是10微米 耗盡層，而邊緣終端結構則是耗盡層寬度的多倍，即30到100微米。具 有較高阻斷電壓的結構具有較大的耗盡層，也具有較大的邊緣終端。因此， 理想的最小特徵尺寸是大約幾微米或更少。
儘管使用有限數量的處理步驟，具有精細成形的網格(mesh)的高電 阻率、低電阻率、充分耗盡和部分耗盡的區域的組合，仍然提供了優化結 終端結構的靈活性。
如圖3A和3B所示，第一類型的結構是具有由同心環14組成的結終 端結構12的功率器件10,電阻連接16橫跨器件邊緣11和每個環之間的 間隙18。如圖3B、 3D和3E所示，可替換的結終端結構22包含環24之 間界定短路條26的部分蝕刻區域。如果局部電場高，則這些區域耗盡， 從而便於電場線的終止而不產生場尖峰脈衝。
在這些和隨後的圖中，僅大致地示出功率器件10，其可以為圖1A、 1B或1C中所示的任何類型的器件，或以上提到的其它器件。通過蝕刻而 使一個或多個半導體層成形，例如摻雜外延的碳化矽，以形成器件邊緣、 環及環之間的間隙和短路條，從而形成器件、環和短路條。在圖3A和3B 的實施例中，單一摻雜層30顯示在基片32上。單一蝕刻便足夠使器件邊 緣和結終端結構成形達到單一的深度，其充分向下蝕刻到基片。
在圖3C、 3D和3E的實施例中，示出了三個層34、 36、 38。可以使 用多蝕刻步驟，以形成深度不同因而電阻不同的環和短路條。短路條的電 導率因而小於環的電導率，即使由電導率相同的材料形成。同樣，各層的 電導率也可能不同，例如，下層38的電導率比上層或層34、 36低，因而*提供了在成形結終端結構時的另 一控制因素。
可通過改變環和間隙的寬度以及橫跨間隙的短路條的寬度和長度，來 提供另一控制因素。
因為同心環是連接的，如果沒有電流流動，則其電勢都相同。然而， 由於使用高電阻層，電勢將取決於電阻網格與通過基片的漏電流的比率。 因為漏電流隨著電勢穿過耗盡區而快速增加，電流和電壓會自然地增加， 直到電勢變化在所有位置都最小化為止。最小的電阻通路支配了電壓分 割，而其它區域自然地跟隨此支配圖案。
進一步的附加過程是將外部環連接到基片。這導致附加電流通過電阻 網絡，即使在不存在任何漏電流的情況下仍然如此。優點是即使沒有任何 漏電流，電勢也將展開，以及最小化由於局部擊穿而引起的任何動態特性。
通過這些不同元件的設計，可進一步期待結構的最佳化和擊穿電壓的 最大化。
另一套結終端結構33、 42包括螺旋式電阻連接。圖4A所示的實施 例可以在如圖3B的單層中形成，以及圖4B中所示的實施例可在如圖3D 和3E的多層中形成。本方法為相同薄膜電阻提供了較高的電阻。這些結 構允許利用已是器件一部分的層，即使這些層的薄膜電阻低於期望值，仍 然可以用同樣的處理步驟來成形器件層和電阻螺旋。
圖4A所示的結構包括螺旋式電阻連接33，其在中心處與器件連接， 從而通過改變寬度和長度可以得到最佳電阻。通過穿過頂部導電層進行部 分蝕刻，形成螺旋式短路，從而在螺旋之下留下具有高薄膜電阻的低摻雜 薄區域13。區域13可以是在基片上形成的低摻雜外延層。圖4B包括同 心環42和在區域13上形成的螺旋式電阻連接的組合。選擇同心環之間螺 旋式短路的寬度和長度，結果形成具有不依賴於頂層10的薄膜電阻的理 想電阻的電阻短路。
其它結構包括電阻環，其連接成使得任何電流都必須沿著環的 一部分 流動，從而提供了理想的高電阻。圖5A、 5B、 5C及圖6A和6B示出兩 個實施例。圖5A包括有交錯的電阻環52和導電環54的結構；其在蝕刻到不同深度的一層或多層中形成。短路條56連接一對環，而在相隔一個 象限處另一短路條58連接下一對環。圖6A示出僅具有電阻環62的結構， 在環上的交錯點處附著有電阻條66，結果在內環和外環之間形成最大電 阻。該結構中所有的摻雜層都提供了雙重功能，因為其在器件和終端結構 的不同部分之間提供了導電通路，並且當高電壓施加在器件上時，摻雜層 可以被部分或甚至充分地耗盡。耗盡區域包括電場線終止於其上的電荷。 正確設計這些電荷的位置和數量以獲得電場的逐級錐度，其從器件邊緣處 的電場最高值到邊緣終端結構的外部邊緣處的電場最低值。選擇使用正如 所要求的精細成形的終端結構，有效提供了電阻連接和邊緣終端結構的耗 盡區內電荷的逐漸變化。通過逐漸改變成形特徵的橫向寬度和長度，以使 其可通過單一蝕刻步驟形成，來獲得這種逐漸變化。
可替換結構
雖然所有的附圖都採用蝕刻終端結構，也可用離子注入或外延再生長 來實現等效的結構。可以在終端結構的頂部沉積其他的結構，如避免表面 擊穿的絕緣體、過生長的非摻雜碳化矽和/或控制場分布的場板(field plate)。半導體可以是任何半導體，其包括GaN、 GaAlN、 GalnN、金剛 石和其它SiC多型體，以及這些或其它材料的混合。表面還可利用諸如熱 氧化物或氮化物鈍化層進行鈍化。器件的形狀也可以是除圓形以外的形 狀，還包括橢圓形或圓轉角矩形。由於邊緣處存在高局部電場，應該避免 尖銳轉角。
在本發明的各個實施例中描述並舉例說明了本發明的原理，顯然，在 不偏離這樣的原理的情況下，可在安排和細節上修改本發明。所有的修改 和變化均落在所附權利要求的實質和範圍內。
權利要求
1.一種用於具有器件邊緣的高電壓半導體功率器件的結終端結構，其包括第一形成(器件)圖案的導電結構，其由導電材料形成，並與所述器件邊緣隔開，以基本上使所述第一成形的結構與所述器件邊緣電絕緣；第二成形的導電結構，其由導電材料形成，並與所述器件邊緣隔開，以基本上使所述第二成形的結構與所述器件邊緣電絕緣；以及至少一個成形的電阻結構，其由電阻材料形成，並在所述器件邊緣、所述第一成形的結構和所述第二成形的結構之間延伸，以便電連接所述器件邊緣、所述第一成形的結構和所述第二成形的結構。
2. 如權利要求1所述的結終端結構，其中，所述至少一個成形的電 阻結構被形成，以便在離所述器件邊緣第一距離的第 一位置處接觸所述第 一成形的結構，並且在離所述器件邊緣第二距離的第二位置處接觸所述第 二成形的結構，其中，所述第二距離大於所述第一距離。
3. 如權利要求1所述的結終端結構，其中，所述成形的電阻結構的 電導率小於所述第一和第二成形的導電結構的電導率。
4. 一種用於在基片上形成的高電壓半導體功率器件的結終端結構， 所述結終端結構包括第一導電終端環，其圍繞所述器件，並與所述器件的外圍邊緣4黃向隔開；第二導電終端環，其與所述第一導電環橫向向外隔開；以及電阻互連，其位於所述器件的所述外圍邊緣與所述第一和第二導電環 中的至少一個之間。
5. 如權利要求4所述的結終端結構，其中，每一個所述導電環在所述 基片之上的一個導電層中被成形，其中，所述器件邊緣與所述環之間的間 隙確定它們之間的4黃向間距。
6. 如權利要求5所述的結終端結構，其中，所述電阻互連成形於所 述導電層中。
7. 如權利要求6所述的結終端結構，其中，所述導電層具有第一厚 度，以及所述電阻互連具有比所述第一厚度小的第二厚度。
8. 如權利要求5所述的結終端結構，其中，所述導電環中的一個具 有第一厚度，以及另 一個環具有比所述第 一厚度小的第二厚度。
9. 如權利要求4所述的結終端結構，其中，每一個所述導電環以確 定它們之間的橫向間距的圖案通過離子注入到所述基片而形成。
10. 如權利要求9所述的結終端結構，其中，所述電阻互連是被離子 注入到所述基片的。
11. 如權利要求4所述的結終端結構，其中，所述電阻互連是由一系 列在所述器件周圍以規則間隔隔開的電阻連接條形成的。
12. 如權利要求11所述的結終端結構，其中，所述連接條在所述導 電環之間對角延伸，以具有 一 個大於它們之間的橫向間距的長度。
13. 如權利要求11所述的結終端結構，其中，所述連接條被定位， 以使第 一短路條在第 一位置處使所述器件邊緣連接到所述第一導電環，以 及第二短路條在第二位置處使所述第 一導電環連接到所述第二導電環，所 述第二位置在所述器件周圍從所述第一位置轉移，穿過所述第一和第二連 接條，經由所述第 一導電環的 一段而形成延伸的電阻通路。
14. 如權利要求4所述的結終端結構，其中，所述電阻互連包括第三 環或位於所述器件邊緣、所述第一環和所述第二環中的至少一個之間的第 三環的一部分。
15. 如權利要求14所述的結終端結構，其中，所述第三環在所述器 件邊緣、所述第 一環和所述第二環中的至少一個之間隔開。
16. 如權利要求14所述的結終端結構，其中，第三環定位在與所述 器件邊緣、所述第一環和所述第二環中的至少一個相鄰的鄰接關係中。
17. 如權利要求4所述的結終端結構，其中，所述功率器件、所述第 一和第二導電終端環和所述電阻互連是由寬禁帶半導體材料形成的。
18. 如權利要求17所述的結終端結構，其中，所述半導體材料包括摻 雜碳化矽。
19. 如權利要求17所述的結終端結構，其中，所述半導體材料包括在所述摻雜碳化矽的基片上的具有(器件)圖案的外延層。
20. —種用於為高電壓半導體功率器件形成結終端結構的方法，包括提供具有器件邊緣的高電壓半導體功率器件；由導電材料形成第 一成形的導電結構，以使所述第 一成形的導電結構 與所述器件邊緣隔開，以便基本上使所述第一成形的結構與所述器件邊緣 電絕緣；由導電材料形成第二成形的導電結構，以使所述第二成形的導電結構 與所述器件邊緣隔開，以便基本上使所述第二成形的結構與所述器件邊緣 電絕糹彖；以及由電阻材料形成至少一個成形的電阻結構，使得所述成形的電阻結構 在所述器件邊緣、所述第一成形的結構和所述第二成形的結構之間延伸， 以便電連接所述器件邊緣、所述第一成形的結構和所述第二成形的結構。
21. —種製備具有結終端結構的高電壓功率半導體器件的方法，包括在基片的一個區域上形成高電壓功率半導體器件，所述器件具有外圍 邊緣；在所述器件周圍形成至少第一和第二導電環，所述第 一導電環與所述 外圍邊緣隔開，以及所述第二導電環與所述第一導電環隔開；以及在所述器件的所述外圍邊緣與至少所述第 一導電環之間形成電阻互連。
22. 如權利要求21所述的方法，其中，形成所述電阻互連，以侵i是 供穩定每一個所述導電環處的電壓的導電通路，以及提供能被部分或完全 耗盡的摻雜區，使得電場線能在所述耗盡的摻雜區中的電荷上終止。
23. 如權利要求22所述的方法，其包括 在所述基片上沉積預定厚度的摻雜半導體層；在位於所述基片的所述區域之內的摻雜半導體層之中或之上形成所 述器件；以及在所述摻雜半導體層內蝕刻出一個圖案，以界定所述器件的所述外圍邊緣，以及自其隔開的至少第一和第二環。
24. 如權利要求23所述的方法，其中，所述圖案包括一系列在所述 器件周圍以規則間隔隔開的電阻連接條。
25. 如權利要求24所述的方法，其中，將所述連接條蝕刻到小於所 述預定厚度的減小的厚度。
26. 如權利要求23所述的方法，其中，將所述第一和第二環中的一 個或多個蝕刻到小於所述預定厚度的減小的厚度。
27. 如權利要求23所述的方法，其中，所述蝕刻步驟在所述器件、 所述第一環和所述第二環之間的至少一個間隙中，蝕刻穿透整個所述摻雜 半導體層。
28. 如權利要求23所述的方法，其中，所述蝕刻步驟在所述器件、 所述第一環和所述第二環之間的至少一個間隙中，燭刻穿透部分所述摻雜 半導體層。
29. —種製備具有結終端結構的高電壓功率半導體器件的方法，包括在基片的一個區域上形成高電壓功率半導體器件，所述器件具有外圍 邊緣；在所述器件周圍形成一個電阻區，所述電阻區與所述器件的所述外圍 邊緣毗連，以及從所述邊緣向外延伸預定距離；以及在所述器件周圍形成連接到所述外圍邊緣的多個導電橋臂，以及所述 導電橋臂在所述電阻區上向外延伸。
30. 如權利要求29所述的方法，其中，成形所述導電橋臂以形成螺 旋的段。
31. 如權利要求30所述的方法，包括一個或多個導電環，所述一個 或多個導電環在所述器件周圍與所述外圍邊緣隔開，並由所述導電橋臂連 接到所迷器件。
全文摘要
本發明公開了用於高電壓半導體功率器件的多種結終端結構(10)。該結構(10)特別旨在提供高擊穿電壓，同時用最少數量的處理步驟構造。RIE蝕刻和/或使用精細地形成圖案的網格的注入及退火處理的組合為最大擊穿電壓提供了理想的放射狀梯度。該結構(10)提供了對區域內電導率和電荷密度的控制。這些結構(10)可以有利地應用於所有高電壓半導體器件結構(10)，但尤其對寬禁帶器件有益，因為其具有很高的擊穿電場和耗盡層寬度的按比例的尺寸。
文檔編號H01L29/93GK101405871SQ200580039919
公開日2009年4月8日 申請日期2005年11月23日 優先權日2004年11月24日
發明者巴特·范·傑格布裡克 申請人:美高森美公司