複合式絕緣層及其製造方法
2023-04-27 01:13:16 2
專利名稱：複合式絕緣層及其製造方法
技術領域：
本發明是有關於一種絕緣層，特別是有關於一種具有防電磁波幹擾的複合式絕緣層及其製造方法。
背景技術：
目前市面上各種先進電子產品的電磁輻射大多來自於高速的數字頻率訊號，然而隨著頻率增加卻產生更多的電磁幹擾(Electro-Magnetic Interference, EMI),其不僅使通訊受到嚴重幹擾，亦妨礙所處環境中其它產品的運作，對人體也有潛在的危害。市面上，電子產品的電子元件間，當電流通過電路時會產生電磁場，此磁場從設備的電子線路向外發射，所產生的磁場強度取決於電流的頻率與大小，在任何電子電路所需功能以外所產生的多餘副產品就被稱為電磁幹擾，眾所周知，手機等無線通訊裝置就會產生電磁輻射幹擾。然而，個人計算機(PC)、個人數字助理(PDA)、複印機、掃描機與數字相機等電子裝置，即便不是射頻通訊系統，在操作的過程中也會產生電磁輻射。科技發展一日千裡，隨著半導體科技、微影等製程技術的進步，電子元件的尺寸大幅縮小，越來越多的電晶體被放入中央處理器(CPU)中，為提升中央處理器的運算速度及處理效率，插針設計越來越多，造成中央處理器在運作時，插針間產生非常大的電磁波幹擾(EMI)。然而，中央處理器經大量運算的結果，卻會產生電磁波影響外界(鄰近計算機的操作及對人體的傷害)。據以，現有技術仍缺乏一種可防止電磁波幹擾的絕緣層應用於CPU中。本發明鑑於上述現有中央處理器(CPU)的插針間所產生的電磁波幹擾問題，故開發出具防止電磁波的複合式絕緣層及其製造方法，可有效幹擾CPU的插針於操作過程中所產生的電磁波外溢現象，防止插針間的電磁波幹擾，並提高CPU的穩定度。
發明內容
為解決目前CPU的插針間於操作過程中所產生的電磁波幹擾問題而影響CPU的穩定度。本發明提供一種複合式絕緣層及其製造方法，其於插槽基體表面上依序設置銜接層、導電金屬層以及電著絕緣層，其中電著絕緣層可有效地應用於CPU的插槽(Socket)中，可有效避免插針間的電磁波幹擾。有鑑於上述現有技術存在的問題，根據本發明其中一目的就是在於提供一種複合式絕緣層，其包括插槽基體、設置於插槽基體之上的銜接層、設置於銜接層上的導電金屬層，以及設置於導電金屬層上的電著絕緣層。較佳地，上述電著絕緣層的材料可包括環氧樹脂、壓克力樹脂、丙烯酸類化合物、聚氨酯其中之一或其組合。較佳地，上述複合式絕緣層進一步可包括絕緣金屬層且所述絕緣金屬層設置於導電金屬層及電著絕緣層之間；上述複合式絕緣層進一步可包括絕緣陶瓷層且所述絕緣陶瓷層設置於絕緣金屬層及電著絕緣層之間。
較佳地，上述複合式絕緣層進一步可包括絕緣陶瓷層且所述絕緣陶瓷層設置於導電金屬層及電著絕緣層之間。較佳地，上述銜接層的厚度範圍約大於O μ m及小於或等於I μ m之間；其中導電金屬層、絕緣金屬層及絕緣陶瓷層其中之一的厚度範圍約大於O μ m及小於或等於3 μ m之間；其中電著絕緣層的厚度範圍約大於O μ m及小於或等於500 μ m之間。根據本發明的另一目的，提出一種複合式絕緣層的製造方法，包括下列步驟:首先設置銜接層於插槽基體上，再設置導電金屬層於銜接層上，最後設置一電著絕緣層於導電金屬層上。較佳地，上述電著絕緣層是以電著法在導電金屬層上形成的，其材料可包括環氧樹脂、壓克力樹脂、丙烯酸類化合物、聚氨酯其中之一或其組合。較佳地，上述複合式絕緣層進一步設置絕緣金屬層於導電金屬層及電著絕緣層之間；上述複合式絕緣層進一步設置絕緣陶瓷層於絕緣金屬層及電著絕緣層之間。較佳地，上述複合式絕緣層進一步設置絕緣陶瓷層於導電金屬層及電著絕緣層之間。較佳地，上述銜接層的厚度範圍約大於O μ m及小於或等於I μ m之間；其中導電金屬層、絕緣金屬層及絕緣陶瓷層其中之一的厚度範圍約大於O μ m及小於或等於3 μ m之間；其中電著絕緣層的厚度範圍約大於O μ m及小於或等於500 μ m之間。本發明所提供的複合式絕緣層及其製造方法，其提供下列的優點:(I)本發明複合式絕緣層是一層層設置於插槽基體表面上，因插槽基體表面上所設置的絕緣層多以金屬氧化物層、碳化物層作為絕緣批覆，而金屬氧化物層與碳化物層表層堅硬易龜裂，易造成絕緣層性差。因此本發明電著絕緣層批覆以下各層，而形成複合式絕緣層，不僅可以填補強化下層結構的縫隙，更可有效避免自CPU的插針間所產生的電磁波幹擾。(2)本發明複合式絕緣層的製造方法所製得的複合式絕緣層，其電著絕緣層可以有效地克服目前IC在運作過程中，CPU的插針間所產生非常大的電磁波幹擾問題，進而可提高CPU的穩定度。本發明的效果並不限定於以上所述的情況，對於沒有提及的其它效果，技術人員可從下面的記載明確地理解。
圖1為本發明的第一實施例的製造方法的流程步驟圖。圖2為本發明的第二實施例的製造方法的流程步驟圖。圖3為本發明的第三實施例的製造方法的流程步驟圖。圖4為本發明的第四實施例的製造方法的流程步驟圖。圖5為本發明的第一實施例的結構剖面圖。圖6為本發明的第二實施例的結構剖面圖。圖7為本發明的第三實施例的結構剖面圖。圖8為本發明的第四實施例的結構剖面圖。圖9為本發明具有複合式絕緣層的CPU插槽與CPU插針組合後的結構剖面圖。
圖10為本發明的複合式絕緣層應用於CPU插槽的外觀示意圖。主要元件符號說明:1複合式絕緣層11插槽基體12銜接層13導電金屬層14絕緣金屬層15絕緣陶瓷層16電著絕緣層ACPU 的插針B插槽SlO S40步驟流程Sll S51步驟流程S12 S62步驟流程S13 S53步驟流程
具體實施例方式為了使本發明的技術特徵、內容與優點及其所能達成的功效更加清楚明白，以下結合附圖及實施例，對本發明進行進一步詳細說明。而其中所使用的圖式，其主旨僅為示意及輔助說明書之用，未必為本發明實施後的真實比例與精準配置，故不應就所附的圖式的比例與配置關係解讀、局限本發明於實際實施上的權利範圍。應當理解，此處所描述的具體實施例僅僅用以解釋本發明，並不用於限定本發明。請參閱圖1，其為本發明的防止電磁波幹擾的複合式絕緣層第一實施例的製造方法的流程步驟圖。圖中，將一插槽基體設置於真空爐中，並在真空爐抽真空至少達到
IX IO-5Torr的條件下進行離子轟擊，以清理該插槽基體的表面(步驟S10)。在步驟SlO之後，於插槽基體表面上設置銜接層(步驟S20)，其為打底步驟，目的在於提升後續與鍍膜層(Cu)、絕緣金屬層及絕緣陶瓷層的附著力。此步驟在真空爐內的真空度回復到I X 10-3 10-4Torr條件下實施，於真空爐中持續地通入工作氣體氬氣(Ar)，並以中頻靶濺鍍鈦(Ti)，其中所使用之中頻濺射的頻率可介於5KHz IOOKHz之間。當高能量的粒子撞擊鈦祀材時，鈦祀中的分子或原子被IS尚子(Ar+)所撞擊飛出的分子或原子撞上插槽基體而堆積形成鈦薄膜，而所形成的鈦薄膜即為銜接層。其中，本實施例中所用的插槽基體為CPU中的插槽(Socket)，插槽基體可為金屬、樹脂或玻璃等其它材質的元件，但不以本實施例為限。在採用離子轟擊插槽表面的程序中，利用加速的正離子衝撞插槽基體可使其表面的蒸氣壓低、不易蒸發的物質化成氣體，進而使其表面的髒汙被移除，得到乾淨的表面，以利於本實施例的銜接層於插槽基體表面上設置具有耐磨耗性、耐蝕性、耐熱性等特性的薄膜。在步驟S20之後，可設置導電金屬層於銜接層上(步驟S30)，使用中頻濺射與多弧離子混合鍍上純金屬。其中，中頻濺射可介於5KHz IOOKHz之間，導電金屬層可使用導電性佳的金屬如銅(Cu)、銀(Ag)、金(Au)等，以用於防電磁波導電用。本實施例採用銅層作為導電金屬層，但不以本實施例為限。在步驟S30之後，可使用電著法設置電著絕緣層於導電金屬層上(步驟S40)。電著絕緣層為本發明的關鍵技術特徵，當中所採用的電著的材料可為環氧樹脂材料、壓克力樹脂材料，但不以本實施例為限。本發明電著絕緣層設置於導電金屬層上的步驟詳述如下:將上述已經完成步驟SlO S30的插槽基體進行電著處理，將插槽基體設置於負電極並浸泡於含有電著漆的電解液中。本實施例所用的電著漆為環氧樹脂，以電著處理方式在插槽基體的表面上形成電著絕緣層，當中電著過程中所施加的電壓可介於50V 400V之間，當施加電壓期間電解液中的電著漆正離子往插槽基體(負電極)移動，並於其表面鍍上一層薄薄的電著漆層，隨著電著時間增加，所形成的電著漆層的厚度逐漸增厚，直到電著漆層的厚度不再增加時即達電著完成。表示完成電著後的插槽基體即便繼續通電也不會使電著漆層厚度再增厚。請參見圖9-10，此時，插槽基體11的最外層表面係為電著絕緣層16。本實施例中的電著絕緣層16可以有效地防止CPU插針A之間的電磁波幹擾。請參閱圖2，其為本發明的防止電磁波幹擾的複合式絕緣層第二實施例的製造方法的流程步驟圖。本實施例為上述第一實施例的另一種變型態樣，是設置絕緣金屬層於導電金屬層及電著絕緣層之間。圖中，本實施例的步驟Sll S31同第一實施例步驟SlO S30。首先，將一插槽基體設置於真空爐中，並在真空爐抽真空至少達到IXlO-5T0rr的條件下進行離子轟擊，以清理該插槽基體的表面(步驟S11)。在步驟Sll之後，於插槽基體表面上設置銜接層(步驟S21);在步驟S21之後，設置導電金屬層於銜接層上(步驟S31);在步驟S31之後，進一步可設置絕緣金屬層於導電金屬層上(步驟S41)。在此步驟S41中，可使用中頻濺射與多弧離子混合鍍膜氧化金屬在導電金屬層上，設置絕緣金屬層並非完全絕緣，僅降低CPU插針A之間的導電率與提升其表層硬度及耐磨擦等用途。氧化金屬可包括氧化銅，而所使用的頻濺射可介於5KHz IOOKHz之間。此外，於此步驟S41中，通入工作氣體(即氧氣)至真空爐，以進行氧化金屬膜的製程。在步驟S41之後，可使用電著法進行設置電著絕緣層於絕緣金屬層上(步驟S51)。步驟S41中，設置絕緣金屬層並非可使CPU插針A之間呈現完全絕緣狀態，僅降低CPU插針A之間的導電率與提升其表層硬度及耐磨擦等用途。故，進一步設置電著絕緣層於絕緣金屬層上，當中採用的電著的材料可為環氧樹脂材料、壓克力樹脂材料，但不以本實施例為限。請參閱圖3，其為本發明的防止電磁波幹擾的複合式絕緣層第三實施例的製造方法的流程步驟圖。本實施例為上述第二實施例的另一種變型態樣，進一步設置絕緣陶瓷層介於絕緣金屬層及電著絕緣層之間。圖中，本實施例的步驟S12 S42同第二實施例步驟Sll S41。同樣地，首先將一插槽基體設置於真空爐中，並在真空爐抽真空至少達到IXKT5Torr的條件下進行離子轟擊，以清理該插槽基體的表面(步驟S12)。在步驟S12之後，於插槽基體表面上設置銜接層(步驟S22);在步驟S22之後，設置導電金屬層於銜接層上(步驟S32);在步驟S32之後，進一步可設置絕緣金屬層於導電金屬層上(步驟S42);在步驟S42之後，可設置絕緣陶瓷層於絕緣金屬層上(步驟S52)，使用中頻濺射與多弧離子混合鍍碳化金屬，所使用的中頻可介於5KHz IOOKHz之間，並通入工作氣體為乙炔(C2H2)於真空爐中，以進行絕緣陶瓷層的製程。本實施例採用碳化鈦(TiC)陶瓷膜作為絕緣陶瓷層，其具有可耐刮強化的絕緣陶瓷層，但不以本實施例為限。步驟S42及步驟S52中，設置絕緣金屬層以及絕緣陶瓷層並非使CPU插針A之間呈現完全絕緣狀態，僅降低CPU插針A之間的導電率與提升其表層硬度及耐刮強化等用途。 在步驟S52之後，可使用電著法設置電著絕緣層於絕緣金屬層上(步驟S62)，當中所採用的電著的材料可為環氧樹脂材料、壓克力樹脂材料，但不以本實施例為限。請參閱圖4，其為本發明的防止電磁波幹擾的複合式絕緣層第四實施例的製造方法的流程步驟圖。本實施例為上述第一實施例的又一種變型態樣，是設置絕緣陶瓷層於導電金屬層及電著絕緣層之間。圖中，本實施例的步驟S13 S33同第一實施例步驟SlO S30。首先，將一插槽基體設置於真空爐中，並在真空爐抽真空至少達到IXlO-5T0rr的條件下進行離子轟擊，以清理該插槽基體的表面(步驟SI3)。在步驟S13之後，於插槽基體表面上設置銜接層(步驟S23);在步驟S23之後，設置導電金屬層於銜接層上(步驟S33);在步驟S33之後，進一步可設置絕緣陶瓷層於導電金屬層上(步驟S43)，使用中頻濺射與多弧離子混合鍍碳化金屬，所使用的中頻可介於5KHz IOOKHz之間，並通入工作氣體為乙炔(C2H2)於真空爐中，以進行絕緣陶瓷層的製程。本實施例採用碳化鈦(TiC)陶瓷膜作為絕緣陶瓷層，其具有可耐刮強化的絕緣陶瓷層。在步驟S43之後，可使用電著法進行設置電著絕緣層於絕緣陶瓷層上(步驟S53)，當中所採用的電著的材料可為環氧樹脂材料、壓克力樹脂材料，但不以本實施例為限。進一步，可於上述各實施例的電著絕緣層上設UV漆絕緣層，其中所採用UV漆絕緣層的材料可為丙烯酸類化合物。將插槽基體經由上述完成電著處理步驟後的插槽基體浸泡於UV膠/漆中，完全浸泡後取出再以高壓氣槍來回多次吹離插槽基體表面與孔洞處的UV膠，使其表層僅留薄薄UV膠層，當中孔洞直角處易被UV膠填補成R角，故需多次吹氣處理。最後，置入UV燈照射，其照射波長約為365nm以固化UV膠。重複上述步驟3次，確保UV膠附著於插槽基體上，待UV膠完全乾燥後，即於電著絕緣層上形成UV漆絕緣層。請參見圖5，其為本發明的防止電磁波幹擾的複合式絕緣層第一實施例的結構剖面圖。藉由第I圖所述的複合式絕緣層的製造方法，於插槽基體11上設置銜接層12 ;於銜接層12上設置導電金屬層13 ;於電著絕緣層16設置於導電金屬層13上。各層設置於插槽基體11上。藉由上述複合式絕緣層的製造方法所製得的複合式絕緣層I具有最佳防止電磁波幹擾的功能。本實施例所採用的插槽基體11可為金屬、樹脂或玻璃等其它材質的元件，所用(PU的插槽B (Socket)是讓CPU各插針A插設其中。銜接層12是以鈦打底，做為設置於插槽基體11上的鈦銜接層12，其可提升後續鍍膜層與塑料的附著力。導電金屬層13可採用銅、銀、金其中之一或其組合，採用以銅層為導電金屬層13設置於鈦銜接層12之上。本發明電著絕緣層16的厚度範圍約介於大於O μ m及小於或等於500 μ m之間。以上所述的銜接層、導電金屬層或電著絕緣層的厚度可依照實際需求調整其厚度，依照實際電子產品所產生的EMI效應調整各層厚度以有效避免電磁波幹擾，有效提升CPU的穩定度，本實施例的銜接層、導電金屬層、絕緣金屬層及絕緣陶瓷層各層厚度範圍約大於O μ m及小於或等於3 μ m之間。請參見圖6，其為本發明的防止電磁波幹擾的複合式絕緣層第二實施例的結構剖面圖。藉由圖2所述的複合式絕緣層的製造方法，於插槽基體11上設置銜接層12 ;於銜接層12上設置導電金屬層13 ;於導電金屬層13上設置絕緣金屬層14 ;於絕緣金屬層14上設置電著絕緣層16。各層設置於插槽基體11上。本實施例中，採用以氧化銅為絕緣金屬層
14。當中，電著絕緣層16的厚度範圍約大於O μ m及小於或等於500 μ m之間，且銜接層、導電金屬層、絕緣金屬層及絕緣陶瓷層各層厚度範圍約大於O μ m及小於或等於3 μ m之間。請參見圖7，其為本發明的防止電磁波幹擾的複合式絕緣層第三實施例的結構剖面圖。藉由圖3所述的複合式絕緣層的製造方法，於插槽基體11上設置銜接層12 ;於銜接層12上設置導電金屬層13 ;於導電金屬層13上設置絕緣金屬層14 ;於絕緣金屬層14上設置絕緣陶瓷層15 ;以及於絕緣陶瓷層15上設置電著絕緣層16，電著絕緣層16設置於絕緣陶瓷層15上。各層設置於插槽基體11上。本實施例可採用氧化銅為絕緣金屬層14以及碳化鈦(TiC)為絕緣陶瓷層15。本發明電著絕緣層16可用以填補強化陶瓷層15縫隙並具有較佳的防止電磁波幹擾的功能。以上所述的銜接層、導電金屬層、絕緣金屬層、絕緣陶瓷層或電著絕緣層的厚度系可依照實際需求調整其厚度，依照實際電子產品所產生的EMI效應調整各層厚度以有效避免電磁波幹擾，有效提升CPU的穩定度，本實施例的銜接層、導電金屬層、絕緣金屬層及絕緣陶瓷層各層厚度範圍約大於O μ m及小於或等於3 μ m之間。請參見圖8，其為本發明的防止電磁波幹擾的複合式絕緣層第四實施例的結構剖面圖。藉由圖4所述的複合式絕緣層的製造方法，於插槽基體11上設置銜接層12 ;於銜接層12上設置導電金屬層13 ;於導電金屬層13上設置絕緣陶瓷層15 ;以及於絕緣陶瓷層15上設置電著絕緣層16。請參見圖10，是將電著絕緣層16設置於插槽基體11的最外表面的基體表面外觀圖。如圖9所示，是圖10的結構剖面圖，當CPU的插針A插設於所對應的插槽B中，因為電著絕緣層16對各插針A間具有電磁波阻隔效應，故可以有效降低插針A間所產生的EMI現象，令高速運轉下CPU的不穩定現象得以改善，進而提升整體CPU的穩定度。另外，本發明電著絕緣層設置於插槽基體外層的導電金屬層的外側，即可有效地阻隔各插針間所產生的電磁波效應，即便電著絕緣層的外側額外再設置其它的絕緣層或保護膜層，均具有阻隔電磁波功能。例如，將絕緣金屬層、絕緣陶瓷層或UV漆絕緣層其中之一或其組合設置於電著絕緣層上，均具有良好的阻隔電磁波效果。本發明電著絕緣層可應用於1C、CPU的插槽上，有效地阻隔電磁波效應，生產者可以依照市場需求，適度調整變化本發明複合式絕緣層所製成的產品，實具有高度的產品競爭性。以上所述的實施例僅為說明本發明的技術思想及特點，其目的在於使本領域技術人員能夠了解本發明之內容並據以實施，當不能以此限定本發明的專利範圍，即大凡依本發明所揭示的精神所作的均等變化或修飾，仍應涵蓋在本發明的專利範圍內。
權利要求
1.一種複合式絕緣層，其包括: 一插槽基體； 一銜接層，設置於該插槽基體之上； 一導電金屬層，設置於該銜接層上；以及 一電著絕緣層，設置於該導電金屬層上。
2.如權利要求1所述的複合式絕緣層，其特徵在於:所述電著絕緣層的材料包括環氧樹脂、壓克力樹脂、丙烯酸類化合物、聚氨酯其中之一或其組合。
3.如權利要求1或2所述的複合式絕緣層，其特徵在於: 所述複合式絕緣層進一步包括一絕緣金屬層且所述絕緣金屬層設置於所述導電金屬層及所述電著絕緣層之間。
4.如權利要求3所述的複合式絕緣層，其特徵在於:所述複合式絕緣層進一步包括一絕緣陶瓷層且所述絕緣陶瓷層設置於所述絕緣金屬層及所述電著絕緣層之間。
5.如權利要求1或2所述的複合式絕緣層，其特徵在於: 所述複合式絕緣層進一步包括一絕緣陶瓷層且所述絕緣陶瓷層設置於所述導電金屬層及所述電著絕緣層之間。
6.如權利要求4所述的複合式絕緣層，其特徵在於:所述銜接層的厚度範圍介於大於Oμ m及小於或等於I μ m之間；其中所述導電金屬層、所述絕緣金屬層及所述絕緣陶瓷層其中之一的厚度範圍介於大於O μ m及小於或等於3 μ m之間；其中所述電著絕緣層的厚度範圍介於大於O μ m及小於或等於500 μ m之間。
7.一種複合式絕緣層的製造方法，包括下列步驟: 設置一銜接層於一插槽基體上； 設置一導電金屬層於所述銜接層上；以及 設置一電著絕緣層於所述導電金屬層上。
8.如權利要求7所述的複合式絕緣層的製造方法，其特徵在於:所述電著絕緣層是以電著法於所述導電金屬層上形成的，所述電著絕緣層的材料包括環氧樹脂、壓克力樹脂、丙烯酸類化合物、聚氨酯其中之一或其組合。
9.如權利要求7或8所述的複合式絕緣層的製造方法,其特徵在於:所述複合式絕緣層進一步設置一絕緣金屬層於所述導電金屬層及所述電著絕緣層之間。
10.如權利要求9所述的複合式絕緣層的製造方法，其特徵在於:所述複合式絕緣層進一步設置一絕緣陶瓷層於所述絕緣金屬層及所述電著絕緣層之間。
11.如權利要求7或8所述的複合式絕緣層的製造方法,其特徵在於:所述複合式絕緣層進一步設置一絕緣陶瓷層於所述導電金屬層及所述電著絕緣層之間。
12.如權利要求10所述的複合式絕緣層的製造方法，其特徵在於:所述銜接層的厚度範圍介於大於O μ m及小於或等於I μ m之間；所述導電金屬層、所述絕緣金屬層及所述絕緣陶瓷層其中之一的厚度範圍介於大於O μ m及小於或等於3 μ m之間；所述電著絕緣層的厚度範圍介於大於O μ m及小於或等於500 μ m之間。
全文摘要
本發明揭示一種複合式絕緣層及其製造方法。本發明的複合式絕緣層包括插槽基體、設置在插槽基體上的銜接層、設置在銜接層上的導電金屬層、設置在導電金屬層上的絕緣金屬層、設置在絕緣金屬層上的絕緣陶瓷層、以及設置在絕緣陶瓷層上的電著絕緣層。本發明的複合式絕緣層可避免自CPU的針腳所產生的電磁波幹擾，以及提高中央處理器的穩定性。
文檔編號B32B18/00GK103182809SQ201210022539
公開日2013年7月3日 申請日期2012年2月1日 優先權日2011年12月28日
發明者鄭全利, 柳朝綸, 許枝峰 申請人:晟銘電子科技股份有限公司