利用以密碼加密的代碼表通信的裝置和方法
2023-04-26 09:59:51 2
專利名稱：利用以密碼加密的代碼表通信的裝置和方法
技術領域：
本發明涉及一種用於在網絡中進行通信的通信處理器裝置，具有用於處理輸入的信號並產生和/或提供輸出信號的處理器裝置，以及用於為該處理器裝置提供代碼的代碼存儲裝置。比外本發明還涉及對應的用於在網絡中進行通信的方法。
背景技術：
在應用於工業的低電平總線(Low-Level-Bus)中可以採用所謂的激勵器傳感器接口(AS-i)。該激勵器-傳感器接口在網際網路地址「www.as-interface.net」中有詳細描述。
為了通過AS接口傳送與安全有關的數據，在AS-i網絡的每個從機中存儲了對該網絡來說是一次性的代碼序列，該代碼序列通常為4×8個比特。這種代碼序列的詳細描述參見概論「AS-Interface-Die Loesung in der Automation」AS-i，2003年2月，134頁及以後。
代碼序列存儲在一個與AS-i通信處理器分離的組件中。通過分離通信處理器和代碼存儲器，可以排除對例如由於短路或不精確的製造過程引起的代碼序列的不期望的傳輸。首先為了保證能按照要求排除錯誤，與安全有關的元件和線路應在空間上相互分開。在此根據所採用的電壓和材料要保持特定的最小距離。該最小距離例如約為0.2mm。由於這個原因無法將代碼存儲器集成到通信處理器中。
發明內容
本發明要解決的技術問題在於，提供一種簡化的通信處理器裝置和對應的通信方法。
根據本發明，該技術問題是通過一種用於在網絡中進行通信的通信處理器裝置解決的，該通信處理器裝置具有用於處理輸入信號並產生和/或提供輸出信號的處理器裝置，和用於為該處理器裝置提供代碼的代碼存儲裝置，其中代碼存儲裝置集成在該處理器裝置中，所述代碼在代碼存儲裝置中以加密方式存在，並且處理器裝置為了對該代碼的至少一部分進行解密而與外部解碼裝置連接。
此外，根據本發明還提供了一種用於在網絡中進行通信的方法，具有步驟提供代碼並將數據與該代碼進行比較和/或將該代碼發送到網絡中，其中代碼在通信處理器裝置中以加密方式提供，在該通信處理器裝置外部對該加密代碼的至少一部分進行解密，並向該通信處理器裝置提供解密後的代碼。
通過在通信處理器中以加密方式存儲代碼，當通信處理器中存在錯誤時不會傳輸有效的代碼序列。由此，可以繞開在一個集成電路內與安全有關的組件之間需有至少0.2mm的空間距離的規定而將代碼存儲器集成到通信處理器中。
通信處理器和代碼存儲裝置的這種共同電路可以構造為ASIC。
優選地，在代碼存儲裝置中還存儲加密信息和提供給解密裝置的解密信息。由此可以簡單地構造外部解密裝置，因為不需將所有解密信息存儲在解密裝置中。
代碼存儲裝置可以具有用於輸入加密代碼的輸入裝置。由此可以任意地例如利用PC將代碼存儲在通信處理器裝置中並進行更改。
此外，通信處理器裝置還可以具有交換裝置，用於交換多位代碼的至少兩位。該交換用於對加密代碼進行部分解密。總的來說這意味著，至少一部分解密可以直接在通信處理器裝置中進行。
優選地，通信處理器裝置用於在AS-i網絡中進行通信的激勵器-傳感器接口。
現在藉助附圖詳細解釋本發明，附圖中示出圖1示出根據現有技術的通信處理器裝置的電路結構；圖2示出根據本發明的通信處理器裝置的電路結構；圖3示出根據第一實施例的代碼表；圖4示出根據第二實施例的代碼表；圖5示出應用圖4的代碼表的具體電路結構。
具體實施例方式
下面描述的實施方式是本發明的優選實施例。
為了說明本發明首先藉助圖1詳細解釋根據現有技術的通信處理器裝置的原理電路圖。通信處理器1發送和從AS-i導線2接收數據。特定於AS接口的代碼存儲在具有自己的供電裝置4的代碼存儲器3中。代碼存儲器3通過時鐘發生器5與通信處理器1連接，並從該時鐘發生器那裡獲得所需要的時鐘脈衝。
代碼存儲器3具有4個並聯的輸出端D0，D1，D2，D3，用於在一個AS-i周期中發送4位的代碼電文。通過開關裝置6和電平匹配裝置7將輸出導線D0至D3引到通信處理器7。開關裝置6可以例如用緊急開關來實現，從而在斷開狀態下所有導線都斷開並分別傳送一個0。根據AS-i規定這對應於緊急狀態。通過電平匹配裝置7可以對兩個分開的組件、即通信處理器1和代碼存儲器3匹配它們的電平。
根據本發明，如圖2所示的在通信處理器10中集成了代碼存儲器11。由此不再需要代碼存儲器自身的供電裝置。此外，代碼存儲器11還由通信處理器10提供時鐘。
為了給出所要求的安全性，在代碼存儲器11中以加密方式存儲代碼。此外，在代碼存儲器11中還存儲解密信息，該解密信息通過與輸出導線D0*，D1，D2*，D3並聯的導線INV傳送到外部解碼器12中。導線D0*和D2*表示在該位置或者說在這些導線中的代碼是以加密方式傳送的。通過特殊的解碼操作，將位D0*和D2*解密為D0和D2。在本例中，通過將加密位D0*或D2*與解密信息INV進行異或邏輯運算來進行解碼操作。通過開關裝置6將所有未編碼和已解碼的位D0至D3從解碼器12的輸出導線傳遞到通信處理器10中。
在圖3中以一個例子示出在圖2的電路中處理或者說產生的代碼。在左邊示出原本是特定於AS接口的代碼的4×8代碼序列。在圖3中央示出加密的4×8代碼序列，包括針對8個代碼電文中每一個的解密信息INV。最後在圖3的右邊重複了存儲在通信處理器10中的代碼。所傳送的代碼序列精確對應於在左邊示出的原始代碼序列。
在圖3中央所示的加密代碼表存儲在利用ASIC實現的通信處理器10中，其規則如下所示D0*＝D0INV以及同樣D2*＝D2INV。
在此，「」表示異或邏輯運算。加密信息或解密信息INV由一位組成，該位在n個代碼值中固定或可變地被0或1佔據。在本例中，INV在第一、第三、第六和第七代碼值中被1佔據，在其它代碼值中被0佔居。將INV信息與代碼值對應地一起存儲在代碼存儲器11中。存儲在代碼存儲器11中的代碼表的位D0和D3是不改變的，並與原始代碼一致。
從通信處理器10或者說ASIC中存儲的加密代碼表中重新獲得待傳送的代碼表(參見圖3中央部分)如下進行將INV信息輸出到ASIC管腳。在外部解碼器中形成並傳送D0＝D0*INV和D2＝D2*INV。D1和D3經過解碼器12導出並由該解碼器傳送。
如果將加密代碼表與最後傳送並被安全監控器期待的代碼序列進行比較，則很容易識別出由於ASIC內部錯誤而無法對有效代碼表進行期望的傳送。
由此根據本發明產生以下優點相對於圖1的電路結構可以節省多個外部電路元件，即外部代碼存儲器3、代碼存儲器3的供電裝置4、時鐘發生器5和電平匹配裝置7，而不會限制安全範疇。這些電路元件已經存在於通信處理器中，也就是不再需要了，或者在實踐中可以廉價地集成到通信處理器中。由此對於安全的AS-i從機來說通過明顯減小空間需求而顯著削減成本。
利用圖4和圖5介紹對代碼表進行加密和解密的可選實施方式。在圖4的左邊又示出原始代碼表作為參考。在第一加密步驟中將代碼表在D0和D2位的值移動+1，也就是向上移動。該移動在圖2中間的表中示出。在第二加密步驟中將該表的值交換或者說反向，如在圖4的右表中所示。產生的值寫入集成在通信處理器中的代碼存儲器11中。此外，在代碼存儲器11中還為每一個4位的代碼電文存儲一個標誌。
按照圖的4ASIC中的加密代碼表的規則如下D0和D2在存儲在ASIC中之前「向前」移動一個值並反向。在第一、第三、第六和第七代碼值中(在總共4個代碼值中固定或可變)交換D1和D3。這些代碼值對第5位(標誌)用1表示。D1/D3位沒有交換的代碼值用標識Flag＝0表示。對應於該代碼值的標誌信息被一起存儲。
根據圖5所示的電路從ASIC的加密代碼表中重新獲得所傳送的代碼表。在外部電路部件22和23中將來自通信處理器裝置20的值D0*和D2*反向，設置偏移電壓Offset1和Offset2，並將這兩個值延遲(約20μs)，使得D0*和D2*到下個AS接口周期中才傳送。為此將解密的值D0和D2通過開關61和62回送到通信處理器裝置20或者說該通信處理器裝置中包含的通信處理器21。電路部件22和23分別具有一個用於延遲的RC元件RC、與該RC元件連接的用於反向的電晶體T和用於設置偏移的分壓器R。
值D1和D3在通信處理器裝置或者說ASIC20內根據在出現D0*和D2*時存在的偏移電壓Offset1和Offset2串行連接，以傳送到AS-接口。為此用內部電路裝置24根據一個標誌來交換值D1*和D3*。如果該標誌(參見圖4的右表)是0，則不交換值D1*和D3*，並直接作為D1和D3通過開關25和26傳遞到通信處理器21。該內部開關25和26通過偏移電壓Offset1和Offset2控制。為此存在引嚮導線D0和D2的引出頭。如果外部開關61和62閉合，則導線D0和D2中的信號分別具有一個偏移。這些偏移電壓用於保持內部開關25和26閉合。如果現在AS接口例如通過緊急開關切斷，則兩個開關61和62都打開。偏移電壓Offset1和Offset2不再位於內部開關25和26處，從而這兩個開關也打開。由此在所有導線D0至D3上都存在0信號，因此實現了AS-i規定所要求的狀態。
原理上還可以採用任意其它代碼表和代碼序列。在這種實施方式中也能得出結合圖2和圖3所述的優點。
權利要求
1.一種用於在網絡中進行通信的通信處理器裝置，具有-用於處理輸入信號並產生和/或提供輸出信號的處理器裝置(10)，和-用於為該處理器裝置(10)提供代碼的代碼存儲裝置(11)，其特徵在於，-所述代碼存儲裝置(11)集成在該處理器裝置(10)中，-所述代碼以加密的形式存儲在該代碼存儲裝置(11)中，-所述處理器裝置(10)為了對該代碼的至少一部分進行解密而可與外部解碼裝置(12)連接。
2.根據權利要求1所述的通信處理器裝置，其中，所述處理器裝置(10)和代碼存儲裝置(11)用一個共同的集成電路來實現。
3.根據權利要求1或2所述的通信處理器裝置，其中，所述共同的電路是ASIC。
4.根據上述權利要求中任一項所述的通信處理器裝置，其中，在所述代碼存儲裝置(11)中還存儲提供給所述解碼裝置(12)的解密信息(INV)。
5.根據上述權利要求中任一項所述的通信處理器裝置，其中，所述代碼存儲裝置(11)具有用於輸入加密代碼的輸入裝置。
6.根據上述權利要求中任一項所述的通信處理器裝置，其中，所述通信處理器裝置具有交換裝置(24)，用於交換多位代碼的至少兩位以進行解密。
7.一種具有根據上述權利要求中任一項所述的通信處理器裝置的激勵器-傳感器接口。
8.一種用於在網絡中進行通信的方法，具有步驟-提供代碼，以及-將數據與該代碼進行比較和/或將該代碼發送到網絡中，其特徵在於，-所述代碼在通信處理器裝置中以加密方式提供，-在該通信處理器裝置外部對該加密代碼的至少一部分進行解密，-向該通信處理器裝置提供解密後的代碼。
9.根據權利要求8所述的方法，其中，在所述通信處理器裝置中和加密代碼一起還存儲了解密信息(INV)，並用於解密。
10.根據權利要求8或9所述的方法，其中加密代碼在外部產生，並輸入所述通信處理器裝置。
11.根據權利要求8至10中任一項所述的方法，其中所述代碼具有多位，並且至少兩位在所述通信處理器裝置中為解密而被交換。
12.根據權利要求8至11中任一項所述的方法，其中所述通信在AS-i網絡中進行。
全文摘要
本發明的目的在於簡化AS接口從機。為了保持所要求的安全性，以加密方式在集成於通信處理器(10)中的代碼存儲器(11)中存儲特定於接口的代碼。由此在通信處理器(10)出現錯誤的情況下傳送的不是原始代碼而是加密代碼。為了解碼該代碼只需要一個外部解碼器(12)。該解碼器保證了在提供待傳送代碼時各部件之間的必要空間距離。
文檔編號H04L9/00GK1792058SQ200480013465
公開日2006年6月21日 申請日期2004年4月2日 優先權日2003年5月16日
發明者麥可·希夫曼, 伯恩哈德·威斯吉克爾 申請人:西門子公司