用於利用電流信號的前沿消隱設備控制電流路徑的開關的集成電路的製作方法
2023-05-10 01:13:56 2
專利名稱：用於利用電流信號的前沿消隱設備控制電流路徑的開關的集成電路的製作方法
技術領域：
本公開內容涉及一種利用電流信號的前沿消隱設備的用於電流路徑的開關的集成控制電路。
背景技術：
在切換轉換器和運用切換功率電晶體的其它電路中，電路的操作經常依賴於流過所述電晶體的電流。例如，在使用稱為「峰電流模式」或者「電流編程模式」的控制模式的切換轉換器 中，功率電晶體的接通由時鐘信號(該時鐘信號例如由本地振蕩器生成或者與功率電路中的特定事件有關)控制，而截止取決於流過所述電晶體的電流達到閾值水平。另外，多數切換轉換器具有如果經過功率電晶體的電流過量則截止電晶體以避免損壞轉換器的保護電路。例如圖I示出了在典型轉換器中包括的峰電流模式類型的典型商用集成控制電路的電路框圖。在圖2中示出了圖I的控制電路的例子波形。集成控制電路I適於控制電流Ip流過的電晶體MOS Ml的柵極端子。集成控制電路I接收反饋塊2生成的電流信號If。電流If是輸出電壓Vout的函數。從集成控制電路I的輸入汲取電流If從而生成誤差信號Ve。向PWM比較器4的反相端子施加誤差信號Ve，該PWM比較器在非反相輸入上具有電流Ip在連接於電晶體Ml的源極與接地GND之間的電阻Rs兩端形成的電壓Vcs。比較器4的輸出是PWM鎖存器5的重置輸入R，該PWM鎖存器在設置輸入S上具有時鐘信號CLOCK。PWM鎖存器的輸出Q連接到驅動器6的輸入，該驅動器用信號G驅動電晶體Ml的柵極端子。Vdrain是在電晶體Ml的漏極端子與接地GND之間的電壓；Is是在變壓器的次級側上流動的電流，而流過Ml的電流Ip流過變壓器初級側。放置於Ml的源極端子與接地GND之間的電阻器Rs將所述電流Ip的電平轉換成向圖I中的控制和/或保護電路提供的電壓信號Vcs。
發明內容
在一個實施例中，一種用於利用用於消隱電流信號的前沿的設備控制電流路徑的開關的集成電路有助於將消隱時段的持續時間設置為與電路的理想需要接近。在一個實施例中，一種用於控制適於斷開或者閉合電流路徑的開關的集成電路包括比較裝置，適於將第一信號與代表流過所述電流路徑的電流的第二信號進行比較，所述比較裝置適於根據所述第二信號是否低於所述第一信號或者相反來輸出在低邏輯電平與高邏輯電平之間的第三可變信號。所述集成控制電路包括第一裝置，適於響應於所述第三信號來輸出用於閉合或者斷開所述開關的驅動信號，其特徵在於它包括第二裝置，配置成檢測所述第二信號的前沿上的尖峰並且消隱所述第三信號持續第一消隱時間和第二消隱時間，第一消隱時間依賴於所述開關的接通延遲，第二消隱時間依賴於尖峰超過所述第一信號有多久。
在一個實施例中，一種集成電路包括比較器，配置成將第一信號與代表流過電流路徑的電流的第二信號進行比較，並且基於比較來輸出在低邏輯電平與高邏輯電平之間可變的第三信號；驅動器級，配置成基於所述第三信號輸出驅動信號並且配置成耦合到電流路徑的開關；以及消隱設備，耦合於比較器與驅動器級之間並且配置成在切換周期開始時掩蔽第三信號持續第一時間段；基於第三信號檢測所述第二信號的前沿上的尖峰；並且在檢測到尖峰時選擇性地掩蔽所述第三信號持續第二時間段。在一個實施例中，消隱設備被配置成在所述消隱設備在第一時間段內檢測到所述第二信號的前沿上的尖峰時掩蔽所述第三信號持續第二時間段。在一個實施例中，消隱設備被配置成在所述第一時間段內所述第三信號從低邏輯電平上升至高邏輯電平時檢測所述第二信號的前沿上的尖峰。在一個實施例中，所述開關是功率電晶體。在一個實施例中，消隱設備被配置成使每個切換周期中的掩蔽第三信號的多個時間段限於第一時間段和第二時間段。在一個實施例中，所述第一時間段具有基於估計最大接通延遲的持續時間。在一個實施例中，所述第二時間段具有檢測到的尖峰的持續時間給定的持續時間。在一個實施例中，消隱設備被配置成響應於時鐘信號來開始第一時間段。在一個實施例中，所述第二時間段具有與第一時間段相等的最大持續時間。在一個實施例中，消隱設備包括設置重置觸發器，配置成在設置輸入接收所述時鐘信號；AND門，配置成接收來自設置重置觸發器的輸出以及所述第三信號；0R門，配置 成接收所述時鐘信號和來自AND門的輸出；以及可重新觸髮型的單穩器件，耦合到OR門的輸出並且配置成在每個切換周期中觸發第一時間段並且選擇性地觸發第二時間段。在一個實施例中，消隱設備包括非可重新觸髮型的第一單穩器件，配置成觸發第一時間段；以及非可重新觸髮型的第二單穩器件，配置成觸發第二時間段，所述第一時間段具有與所述第二時間段的持續時間不同的持續時間。在一個實施例中，消隱設備被配置成在所述驅動信號具有正沿時觸發所述第一時間段。在一個實施例中，消隱設備包括=AND門，配置成接收來自非可重新觸髮型的第一單穩器件的輸出的取反以及所述第三信號，其中第一單穩器件被配置成響應於所述驅動信號的正沿而激活，並且非可重新觸髮型的第二單穩器件被配置成響應於AND門的輸出的正沿而激活；以及控制邏輯，配置成接收從非可重新觸髮型的第一單穩器件和從非可重新觸髮型的第二單穩器件輸出的信號並且基於第一單穩器件和第二單穩器件的輸出信號來生成每個切換周期中的第三信號的掩蔽。在一個實施例中，控制邏輯被配置成接收第三信號並且基於第一單穩器件的輸出信號、第二單穩器件的輸出以及第三信號來生成第三信號的掩蔽。在一個實施例中，第二時間段具有基於尖峰的估計最大持續時間的持續時間。在一個實施例中，第一時間段具有基於接通時間段的估計最大持續時間的固定持續時間，並且第二時間段具有與檢測到的尖峰的持續時間基本上相等的持續時間。在實施例中，第一和第二時間段交疊。在一個實施例中，開關是具有輸入電壓和輸出電壓的切換功率供應的功率電晶體，所述電流路徑的電流與整流的輸入電壓成比例，並且所述第一信號與在參考電壓與代表輸出電壓的反饋電壓之間的誤差電壓成比例。在一個實施例中，一種系統包括整流器，配置成整流交變電流信號；功率電晶體，配置成斷開和閉合耦合到整流器的電流路徑；輸出；以及控制器，控制器包括比較器，配置成將代表輸出的電壓誤差的第一信號與代表流過電流路徑的電流的第二信號進行比較，並且基於比較來生成具有邏輯電平的第三信號；驅動器級，配置成基於所述第三信號輸出用於功率電晶體的驅動信號；以及消隱設備，耦合於比較器與驅動器級之間並且配置成在切換周期開始時掩蔽第三信號持續第一時間段；基於第三信號檢測所述第二信號的前沿上的尖峰；並且在檢測到尖峰時選擇性地掩蔽所述第三信號持續第二時間段。在一個實施例中，所述第一時間段具有比功率電晶體的估計最大接通時間更長的固定持續時間。在一個實施例中，第二時間段具有由檢測到的尖峰的持續時間給定的持續時間。在一個實施例中，一種設備包括用於將第一信號與第二信號比較並且基於比較來生成邏輯信號的裝置，第二信號代表經過電流路徑的電流；用於至少部分基於邏輯信號驅動電流路徑中的開關的裝置；以及用於掩蔽邏輯信號的裝置，耦合於用於比較的裝置與用於驅動的裝置之間，其中，用於掩蔽的裝置在切換周期開始時掩蔽邏輯信號持續接通時間段並且在檢測到尖峰時選擇性地掩蔽邏輯信號持續尖峰時間段。在一個實施例中，用於掩蔽的裝置包括用於檢測尖峰的裝置。在一個實施例中，所述接通時間段具有比開關的估計最大接通時間更長的固定持續時間。在一個實施例中，所述尖峰時間段具有基於尖峰的估計最大持續時間的固定持續時間。在一個實施例中，所述尖峰時間段具有檢測到的尖峰的持續時間給定的持續時間。在一個實施例中，一種方法包括將第一信號與第二信號進行比較，從而生成邏輯 信號，第二信號代表經過電流路徑的電流；至少部分基於邏輯信號來生成用於驅動電流路徑中的開關的驅動信號；在開關的每個周期中掩蔽邏輯信號持續接通時間段；並且基於邏輯信號選擇性地掩蔽邏輯信號持續尖峰時間段，其中比較、生成驅動信號和掩蔽由一個或者多個電子設備執行。在一個實施例中，所述接通時間段具有比開關的估計最大接通時間更長的固定持續時間。在一個實施例中，掩蔽每個切換周期中的邏輯信號限於一個接通時間段和一個尖峰時間段。在一個實施例中，所述尖峰時間段具有基於尖峰的估計最大持續時間的固定持續時間。在一個實施例中，所述尖峰時間段具有檢測到的尖峰的持續時間給定的持續時間。
各種實施例的例子特徵和優點將從在附圖中通過非限制例子示出的其例子實施例的下文具體描述中變得清楚，在附圖中圖I示出了根據已知技術的用於控制切換轉換器的電路；圖2示出了與圖I中的電路有關的信號的一些時間圖；圖3示出了根據已知技術的用於控制切換轉換器的另一電路；圖4示出了與圖3中的電路有關的信號的一些時間圖；圖5示出了根據一個實施例的用於利用用於消隱功率電晶體的電流信號的前沿的設備控制切換轉換器的集成電路；圖6是根據一個實施例的用於消隱功率電晶體的電流信號的前沿的設備的電路框圖；圖7是根據一個實施例的用於消隱功率電晶體的電流信號的前沿的設備的電路示意圖；圖8示出了與圖7中的設備被應用於的圖5中的電路有關的信號的一些例子時間圖；圖9是根據實施例的用於消隱功率電晶體的電流信號的前沿的設備的電路示意圖；圖10示出了圖9中的設備的邏輯電路的實施方式和與圖9中的設備與邏輯電路的實施方式一起被應用於的圖5中的電路有關的信號的一些時間圖；圖11示出了圖9中的設備的邏輯電路的實施方式和與圖9中的設備與邏輯電路的實施方式一起被應用於的圖5中的電路有關的信號的一些時間圖。
具體實施例方式在下文描述中，闡述某些細節以便提供對設備、方法和產品的各種實施例的透徹理解。然而本領域技術人員將理解，無這些細節仍可實現其它實施例。在其它實例中，已經在一些圖中尚未具體示出或者描述例如與功率電晶體、誤差放大器、比較器等關聯的公知結構和方法以避免不必要地模糊實施例的描述。
除非上下文另有需要，在以下說明書和權利要求書中，字眼「包括」及其變化、比如「包括」和「包括」將以開放包含意義來解釋、也就是「包括但不限於」。在本說明書全文引用「一個實施例」或者「實施例」意味著結合該實施例描述的特定特徵、結構或者特性包含於至少一個實施例中。因此，在說明書全文各處出現短語「在一個實施例中」或者「在實施例中」未必指代相同實施例或者所有實施例。另外，可以在一個或者多個實施例中以任何適當方式組合特定特徵、結構或者特性以獲得更多實施例。提供標題僅為了方便而未解釋本公開內容或者權利要求的範圍或者含義。附圖中的單元的尺寸和相對位置未必按比例繪製。例如，各種單元的形狀和角度可以未按比例繪製，並且可以放大和定位這些單元中的一些單元以提供附圖易讀性。另外，如繪製的單元的特定形狀未必旨在於傳達關於特定單元的實際形狀的任何信息並且已經被選擇僅為了在附圖中易於識別。參考、比如幾何形狀或者其它參考未旨在於指代理想實施例。其操作以感測流過功率電晶體的電流Ip為基礎的電路的問題是實際上未代表待控制的電流的寄生信號Sp可能引起誤激活感測所述電流的比較和/或保護電路。這一類型的條件可能在接通功率電晶體之後(也就是在電流信號Ip的前沿上)立即出現持續短時間區間。出於若干原因，比如寄生電容放電、功率電路中的整流器二極體的反向恢復等，通常有在電流信號Ip的前沿上疊加的尖峰Sp。這樣的尖峰的持續時間通常短，但是尖峰的幅度可能明顯高於電流信號Ip的操作幅度。這些尖峰Sp可能觸發功率電晶體的控制時段的過早結束，這可能使轉換器不規則地操作。通常以兩種不同方式解決電流信號的前沿上的尖峰Sp的問題。第一方式是通常通過在電流感測電阻器Rs與控制設備的感測輸入之間使用低通RC電路來實現的濾波方式。所述RC濾波器的時間常數應當長到足以減少尖峰幅度至有用信號的峰值以下。另一方面，時間常數不可太長，否則在有用信號上引入的延遲(等於時間常數)有使得電流保護裝置在實際過電流的情況下低效率的風險。通常，這一時間常數是數以百納秒計，但是發現在兩個上文提到的因素之間的恰當折衷並非總是容易。此外，還可以運用兩個附加外部部件。第二方式是在控制設備的電流感測輸入上引入尖峰抑制電流。一類這樣的尖峰抑制電路是通常稱為前沿消隱電路的尖峰抑制電路。圖3示出了圖I中的相同電路圖，其中已經添加尖峰消隱塊50以消隱與流過功率電晶體Ml的電流Ip成比例的信號Vcs的前沿的尖峰Sp (見圖4)。塊50消隱信號Vcs持續消隱時段Tleb，因此獲得信號Vcs_b。除此之外或者取而代之，接收PWM比較器4的輸出和塊50的信號Lb輸出作為輸入的AND門7防止PWM鎖存器的重置信號R在消隱時段Tleb中具有高電平。通常，這些電路在接通功率電晶體之前被立即激活並且操作以便在接通之後的短時間區間期間消隱在處理感測的信號的電路的感測輸入和/或輸出上的信號。這一短時間區間常稱為「消隱時段」。例如，感測輸入可以暫時被保持短路到接地或者從下遊比較和/或保護電路隔離，從而它們未接收尖峰；或者，取而代之或者除此之外，可以暫時掩蔽比較和/或保護裝置的輸出，從而在後者下遊的電路未接收誤信號。圖4示出了與圖3中的電路有關的信號的例子。消隱時間段的開始和結束通常取決於單穩、非可重新觸發的多諧振蕩器，該多諧振蕩器提供具有預設持續時間的脈衝。單穩電路由確定功率電晶體Ml的接通的相同信號QI激活；單穩電路確定消隱時段。
這一方式並非沒有問題。固定消隱時段可能嚴重限制其中可以使用控制設備的頻率範圍，這可能在通用設備中帶來麻煩。事實上，考慮消隱時段的持續時間的容差，最小持續時間必須長到足以消隱尖峰。另一方面，最大持續時間不應如此長以至於由於功率電晶體的最小接通時間太長而明顯減少保護電路在過電流情況下的有效性。另一方面涉及功率電晶體的接通延遲，該接通延遲依賴於功率電晶體本身、柵極驅動器6的特性並且也依賴於在控制設備的驅動輸出與電晶體的輸入端子(M0SFET或者IGBT的柵極)之間的接口電路。這一延遲可能難以或者不可能預測並且也可以被調整以減少在接通時生成的電磁噪聲。長接通延遲可以基本上減少消隱時段的有效持續時間。已經提出其它方式以克服上文提到的問題。美國專利No. 5，418，410描述一種電路，在該電路中，消隱時間段的結束取決於驅動電壓超過確定的值，使得預計功率電晶體全接通並且前沿尖峰消失。它是一種自適應前沿消隱形式，即該形式使消隱時段的持續時間適應功率電晶體的特性。然而可能未總是感測向電晶體的輸入端子實際施加的電壓(例如當電晶體是在控制設備以外的分立部件並且存在上文提到的接口電路時)。由於在電晶體的輸入端子上的電壓總是低於在驅動電路的輸出的電壓，所以它可能造成比所需更短的消隱時段。在美國專利No. 6，144，245中，描述一種系統，其中消隱時段在末驅動級提供的電流超過確定的閾值時開始，並且在所述電流降至該值以下時結束。這一方法形成即使驅動電壓未直接可獲得而仍然可應用的自適應前沿消隱，但是它的操作可能受驅動電流脈衝流過的寄生部件(電感和電容)存在於電路中所影響。這些寄生元件可能諧振並且生成可能在電晶體全接通之前暫時減少驅動電流至上文提到的閾值以下的振蕩。這將造成消隱時段的提早結束。另外，當驅動MOSFET或者IGBT時，應當保證驅動電路的供應電壓明顯高於平穩電壓，否則驅動電流減少至閾值以下可能由於具有低差分電壓的驅動器的電流容量的自然損耗而出現。在美國專利No. 7，151，679中，描述一種具有可變消隱時間段的電路。持續時間是轉換器的輸出負載的函數它在負載重時更長、在負載更輕時更短。這一系統中的問題是在負載輕時消隱時間段的減少可能容易使消隱無效事實上，在前沿尖峰主要歸因於寄生電容的放電的情況下，所述尖峰的持續時間幾乎獨立於負載條件。圖5示出了切換轉換器10，該切換轉換器包括用於開關的集成控制電路(如圖所示為功率電晶體Ml)，該開關適於閉合或者斷開電流Ip流的電流路徑。集成控制電路I包括設備，該設備如圖所示為消隱塊100，該消隱塊被配置成消隱與流過功率電晶體Ml的電流Ip成比例的信號Vcs的前沿。
集成電路I包括比較器4，該比較器適於將第一信號Ve與代表流過所述電流路徑的電流Ip的第二信號Vcs進行比較；比較器4適於根據所述第二信號Vcs是否低於所述第一信號Ve或者相反來輸出在低邏輯電平與高邏輯電平之間可變的第三信號Vc。集成控制電路包括驅動器6，該驅動器適於響應於第三信號Vc來輸出用於閉合或者斷開功率電晶體Ml的驅動信號G。另外，它包括設備10，該設備適於在從Ml接通起的第一時間段Tl內出現第二信號Vcs的前沿上存在尖峰Sp時消隱第三信號Vc持續如下時間段，該時間段依賴於所述尖峰Sp的持續時間的Tsmax。集成控制電路I具體適於控制電流Ip流過的電晶體MOS Ml的柵極端子，該電流與作為整流電壓Vac的輸入電壓Vin成比例。集成控制電路I接收反饋塊2生成的電流信號If。電流If是輸出電壓Vout的函數。從集成控制電流I的輸入汲取的電流If，從而造成生成誤差信號Ve。向PWM比較器4的反相輸入提供信號Ve，該PWM比較器在非反相輸入上具有電流Ip在連接於Ml的源極與接地GND之間的電流感測電阻器Rs兩端形成的電壓Vcs。比較器4的輸出是向設備10的輸入饋送的第三信號Vc，並且設備10的輸出是PWM鎖存器5的重置輸入,PWM鎖存器5在設置輸入S上具有時鐘信號CLOCK。向驅動器6輸入輸出信號Q，該驅動器如圖所示用信號G驅動電晶體Ml的柵極端子。Vdrain是在電晶體Ml的漏極端子與接地GND之間的電壓；Is是在變壓器T的次級側上流動的電流，而流過Ml的電流Ip流過變壓器初級側。可以向控制電路I的各種電路部件供應與共同供應電壓(未示出)相等或者更低的供應電壓，並且這些電路部件具有連接到與共同供應電壓關聯的接地GND的電路部分。圖6示出了設備10的實施例的示意框圖，該設備用於消隱功率電晶體Ml的電流信號Ip的前沿。所述設備10對PWM比較器4的輸出操作，並且在PWM鎖存器5的重置輸入生成信號R。設備10包括評估邏輯11，該評估邏輯適於評估信號Vc是否為有意義的信號或者擾動，比如尖峰。設備10包括擾動消隱器，該擾動消隱器包括塊12和AND門13，該擾動消隱器適於如果信號Vc的值是擾動並且只要所述信號Vc是擾動則利用信號Tl消隱信號Vc持續消隱時段。信號Vc和信號Tl耦合到AND門13的輸入，該AND門被配置成向PWM鎖存器5提供信號R。信號Vc是如下邏輯信號，該邏輯信號在信號Vcs達到信號Ve時處於高邏輯電平並且在信號Vcs低於信號Ve時保持於低邏輯電平，即接地GND。在信號Vcs的前沿上存在尖峰Sp (前沿尖峰Sp)時，信號Vc變成高邏輯電平持續所述尖峰的持續時間；這視為設備10的擾動並且被消隱。圖7示出了根據第一實施例的功率電晶體的電流信號的前沿消隱設備10 ;圖8示出了與圖5中的電路的實施例有關的波形，該實施例運用圖7的設備10的實施例。信號CLOCK是本地振蕩器或者檢測到功率電路中出現的特定事件的另一電路生成的很短持續時間的脈衝。如已經說明的那樣，時鐘信號是PWM鎖存器5的輸入信號S，並且使電晶體Ml接通。這一時鐘信號也去往OR門101的一個輸入和設置-重置觸發器FFl的設置輸入S。PWM比較器4的輸出是兩個AND門102和103的一個輸入。AND門102的另一輸入是觸發器FFl的輸出Q，而AND門102的輸出Al是觸發器FFl的重置輸入Rl和OR門101的另一輸入二者。評估邏輯11包括觸發器FFl和AND門102。向對正沿敏感的可重新觸髮型的單穩MFl饋送OR門101的輸出。單穩MFl的輸出LEB在向它的輸入施加變正沿時變低，即變成接地GND持續利用內部計數器固定的時間Tl。當施加CLOCK信號時，Vcs初始為零，因而Vc處於低電平、即為接地GND，並且門102的輸出為零。在OR門101的輸出上出現的脈衝的後續正沿激活單穩MF1，並且它的輸出LEB變成邏輯低電平持續時間Tl。將通常將時間Tl選擇成確實比功率電晶體的最大接通延遲Tdmax更長。在時鐘脈衝CLOCK到來時打開的持續時間為Tl的時間窗期間，如果信號Vc變成高邏輯電平，則門102允許這一信號通過，而AND門103朝著PWM鎖存器的重置阻塞它。然後，如果存在於信號Vcs中的前沿尖峰Sp具有充分幅度(即它是Vcs ^ Ve)，則它將在某一瞬間Td ( Tl觸發PWM比較器4，並且將通過AND門102在MFl的輸入施加另一正沿。由 於單穩MFl可重新觸發，所以將重置單穩MFl的內部計數並且將從這一瞬間再次對低輸出電平的時間段Tl計數，從而通過門103延長信號Vc的消隱。時間段T也應當長到足以覆蓋前沿尖峰的最大持續時間Tsmax以便抑制它。在單穩MF I的重新觸發操作期間，AND門102的輸出重置觸發器FF1，因此它不允許在該切換周期期間再一次重新觸發單穩MFl :事實上，為了重新實現單穩MFl的重新觸發，後繼CLOCK脈衝需要再次設置觸發器FFl。這一功能防止由於噪聲所致的信號Vcs的可能回彈反覆地觸發單穩MFl。這樣的回彈可能造成很長消隱時間，這些很長消隱時間可能容易損害整個轉換器的操作。因此，觸發器FFl執行去回彈動作。當時段Tb = Td+Tl結束時，信號LEB變成高電平，AND門103對信號Vc的消隱結束，並且所述信號然後能夠重置PWM鎖存器5以允許截止功率電晶體Ml。如果前沿尖峰Sp未大到足以觸發PWM比較器4(這在圖8中藉助虛線來示出)，則不會觸發MFl並且消隱時段將限於第一時間窗Tl。因此利用這一電路可以獲得在Tl與2*T1之間具有連續性的可變消隱時段。公開的電路使用應當比功率電晶體的最大接通延遲Tdmax和前沿尖峰的最大持續時間Tsmax 二者更長的單個消隱時段Tl,即Tl > max(Tdmax, Tsmax)。這可能在大規格功率電晶體的情況下成問題接通延遲可能比前沿尖峰的持續時間明顯更長，因此造成消隱時段的太長持續時間。圖9示出了根據第二實施例的用於對功率電晶體的電流信號的前沿消隱的設備10。信號Q是PWM鎖存器5的輸出。Q的高邏輯電平保持柵極驅動器6接通。因此當在接通時有信號Q的正沿，激活對正沿敏感的非可重新觸髮型的單穩MF10，並且它的輸出LEBl變低，即變成GND持續時間段T2。與圖7的先前電路相似，通常將時間T2選擇成確實比功率電晶體Ml的最大接通延遲Tdmax更長。將信號(即取反的信號LEB1)帶到AND門201的輸入，該AND門在另一輸入
上接收信號Vc，該信號是PWM比較器4的輸出。因此限定持續時間T2的時間窗，在該時間窗期間，如果信號Vc變高，則門201允許信號Vc通過。然後，如果信號Vcs中的前沿尖峰Sp具有充分幅度(即它高於Ve)，則在某一瞬間Td ( T2將藉助門201向非可重新觸髮型的單穩MF20的輸入施加正沿。由於MF20對正沿敏感，所以它的輸出LEB2將變低持續如下時間Tl，該時間長到足以覆蓋前沿尖峰Sp的持續時間。向功能塊202提供信號LEBl和LEB2，該功能塊也可以在其另一輸入上接收信號Vc0塊202生成信號MASK，該信號通過門203消隱PWM比較器4的輸出Vc，因此防止重置PWM鎖存器5持續時段Tb。在Tb結束時，將允許信號Vc通過重置PWM鎖存器5並且截止功率電晶體Ml。與處理信號LEB1、LEB2和Vc的邏輯網絡的不同內部配置對應的用於生成信號MASK的不同標準是可能的。在圖10中示出了功能塊202的第一例子實施方式以及與它一旦插入於圖5中的電路中時的操作有關的波形。在這一情況下，兩個信號LEBl和LEB2的邏輯AND給定信號MASK。如果所述尖峰 高於Ve持續充分時間段，則結果是可以從最小值T2向最大值T1+T2連續改變的消隱時段Tb = Td+Tl ο 因此T2 彡 Tb = Td+Tl ( T1+T2。值得注意的是，即使前沿尖峰在時間段T2內滅失，仍然有Tb = Td+Tl。如與第一實施例的設備10比較，優點是有可能分開地選擇Tl和T2，以便使它們適應對它們的選擇有影響的兩個不同現象的持續時間Td和Ts T2 > Tdmax, Tl > Tsmax。在圖11中示出了功能塊202的第二實施方式以及與它一旦插入於圖5中的電路中時的操作有關的波形。在這一情況下，信號LEBl與信號丙(即取反的Vc信號)和信號LEB2的邏輯OR的邏輯AND給定信號MASK。結果是將具有最小值T2的消隱時段Tb。同樣，如果尖峰Sp延伸超出時間段T2，則只要信號Vc保持高，即只要尖峰Sp在前述觸發電平以上而未超出，時段Tb的持續時間將延伸超出T2，然而持續時間不長於時間段Tl。因此T2彡Tb = Td+Ts彡T1+T2而Ts是尖峰Sp的持續時間、Ts低於或者等於Tsmax。因此，也在這一情況下，Tb的最大持續時間是T1+T2 ;然而優點是在中間情況下Tb的持續時間足以抑制尖峰而未比所需更長。也值得注意的是單穩MFl和MF2為非可重新觸發，因此在信號Vcs上的可能回彈不會影響電路操作。這使得防回彈觸發器不必要。也在這一情況下，可以選擇Tl和T2以便使它們適應Td和Ts的最大持續時間T2
>Tdmax, Tl > Tsmax。值得注意的是在將電流帶到信號Vcs總是在Ve以上這樣的值的轉換器超載的情況下，功率電晶體的最小接通時間將至少為Tbmax,該Tbmax在圖6中的設備的情況下為2*T1而在圖9中的設備的情況下為Tl+T2(有兩個選項)。也值得注意的是，在例子實施例中，信號Vcs在所有時間可用，因為操作原理基於從擾動弓I起的影響本身開始拒絕擾動。由於功率電晶體Ml的接通延遲，通過使用PWM比較器4下遊的設備10來減少實際消隱時間減少的影響。另外，消隱時段Tl的持續時間可以適應電路的需要。因此，抑制前沿尖峰的能力可以與維持高效限制穿過功率電晶體的電流的能力、甚至與相對高切換頻率組合。事實上，可以實現功率電晶體Ml的短最小接通時間。最後，如果如沿尖峰Sp的幅度使得它未引起PWM比較器4的非所需切換(如果功率電晶體在接通時在所謂的「軟切換」條件之下工作，則該非所需切換可能容易出現)，則減少前沿消隱的持續時間。可以組合上文描述的各種實施例以提供更多實施例。如果必要則可以修改實施例的方面以運用各種專利、申請和公開文獻的概念以提供更多實施例。可以按照上文詳述的描述對實施例進行這些和其它改變。一般 而言，在所附權利要求中，使用的術語不應解釋為使權利要求限於在說明書和權利要求書中公開的具體實施例而應解釋為包括所有可能實施例以及這樣的權利要求有權具有的等效含義的全範圍。因而，公開內容未限制權利要求。
權利要求
1.一種集成電路，包括 比較器，配置成將第一信號與代表流過電流路徑的電流的第二信號進行比較，並且基於所述比較來輸出在低邏輯電平與高邏輯電平之間可變的第三信號； 驅動器級，配置成基於所述第三信號輸出驅動信號並且配置成耦合到所述電流路徑的開關；以及 消隱設備，耦合於所述比較器與所述驅動器級之間並且配置成 在切換周期開始時掩蔽所述第三信號持續第一時間段； 基於所述第三信號檢測所述第二信號的前沿上的尖峰；並且 在檢測到尖峰時選擇性地掩蔽所述第三信號持續第二時間段。
2.根據權利要求I所述的集成電路，其中所述消隱設備被配置成在所述消隱設備在所述第一時間段內檢測到所述第二信號的所述前沿上的尖峰時掩蔽所述第三信號持續所述第二時間段。
3.根據權利要求2所述的集成電路，其中所述消隱設備被配置成在所述第一時間段內在所述第三信號從所述低邏輯電平上升至所述高邏輯電平時檢測所述第二信號的所述前沿上的尖峰。
4.根據權利要求I所述的集成電路，其中所述開關是功率電晶體。
5.根據權利要求I所述的集成電路，其中所述消隱設備被配置成使每個切換周期中的掩蔽所述第三信號的多個時間段限於所述第一時間段和所述第二時間段。
6.根據權利要求I所述的集成電路，其中所述第一時間段具有基於估計的最大接通延遲的持續時間。
7.根據權利要求I所述的集成電路，其中所述第二時間段具有由所檢測到的尖峰的持續時間給定的持續時間。
8.根據權利要求6所述的集成電路，其中所述消隱設備被配置成響應於時鐘信號來開始所述第一時間段。
9.根據權利要求8所述的集成電路，其中所述第二時間段具有與所述第一時間段相等的最大持續時間。
10.根據權利要求8所述的集成電路，其中所述消隱設備包括 設置重置觸發器，配置成在設置輸入處接收所述時鐘信號； AND門，配置成接收來自所述設置重置觸發器的輸出以及所述第三信號； OR門，配置成接收所述時鐘信號和來自所述AND門的輸出；以及可重新觸髮型的單穩器件，耦合到所述OR門的輸出並且配置成在每個切換周期中觸發所述第一時間段並且選擇性地觸發所述第二時間段。
11.根據權利要求I所述的集成電路，其中所述消隱設備包括 非可重新觸髮型的第一單穩器件，配置成觸發所述第一時間段；以及 非可重新觸髮型的第二單穩器件，配置成觸發所述第二時間段，所述第一時間段具有與所述第二時間段的持續時間不同的持續時間。
12.根據權利要求11所述的集成電路，其中所述消隱設備被配置成在所述驅動信號具有正沿時觸發所述第一時間段。
13.根據權利要求11所述的集成電路，其中所述消隱設備包括AND門，配置成接收來自所述非可重新觸髮型的所述第一單穩器件的輸出的取反以及所述第三信號，其中所述第一單穩器件被配置成響應於所述驅動信號的正沿而激活，並且所述非可重新觸髮型的所述第二單穩器件被配置成響應於所述AND門的輸出的正沿而激活；以及 控制邏輯，配置成接收從所述非可重新觸髮型的所述第一單穩器件和從所述非可重新觸髮型的所述第二單穩器件輸出的信號，並且基於所述第一單穩器件和所述第二單穩器件的輸出信號來生成每個切換周期中的所述第三信號的掩蔽。
14.根據權利要求13所述的集成電路，其中所述控制邏輯被配置成接收所述第三信號並且基於所述第一單穩器件的所述輸出信號、所述第二單穩器件的輸出以及第三信號來生成所述第三信號的所述掩蔽。
15.根據權利要求I所述的集成電路，其中所述第二時間段具有基於尖峰的估計的最大持續時間的持續時間。
16.根據權利要求I所述的集成電路，其中所述第一時間段具有基於接通時間段的估計最大持續時間的固定持續時間，並且所述第二時間段具有與所檢測到的尖峰的持續時間基本上相等的持續時間。
17.根據權利要求16所述的集成電路，其中所述第一時間段和所述第二時間段交疊。
18.根據權利要求I所述的集成電路，其中所述開關是具有輸入電壓和輸出電壓的切換功率供應的功率電晶體，所述電流路徑的所述電流與經整流的輸入電壓成比例，並且所述第一信號與在參考電壓與代表所述輸出電壓的反饋電壓之間的誤差電壓成比例。
19.一種系統,包括 整流器，配置成整流交變電流信號； 功率電晶體，配置成斷開和閉合電流路徑，耦合到所述整流器； 輸出；以及 控制器，所述控制器包括 比較器，配置成將代表所述輸出的電壓誤差的第一信號與代表流過所述電流路徑的電流的第二信號進行比較，並且基於所述比較來生成具有邏輯電平的第三信號； 驅動器級，配置成基於所述第三信號輸出用於所述功率電晶體的驅動信號；以及 消隱設備，耦合於所述比較器與所述驅動器級之間並且配置成 在切換周期開始時掩蔽所述第三信號持續第一時間段； 基於所述第三信號檢測所述第二信號的前沿上的尖峰；並且 在檢測到尖峰時選擇性地掩蔽所述第三信號持續第二時間段。
20.根據權利要求19所述的系統，其中所述第一時間段具有比所述功率電晶體的估計的最大接通時間更長的固定持續時間。
21.根據權利要求20所述的系統，其中所述第二時間段具有由所檢測到的尖峰的持續時間給定的持續時間。
22.—種設備,包括 用於將第一信號與第二信號進行比較並且基於所述比較來生成邏輯信號的裝置，所述第二信號代表經過電流路徑的電流； 用於至少部分基於所述邏輯信號驅動所述電流路徑中的開關的裝置；以及用於掩蔽所述邏輯信號的裝置，耦合於所述用於比較的裝置與所述用於驅動的裝置之間，其中所述用於掩蔽的裝置在切換周期開始時掩蔽所述邏輯信號持續接通時間段並且在檢測到尖峰時選擇性地掩蔽所述邏輯信號持續尖峰時間段。
23.根據權利要求22所述的設備，其中所述用於掩蔽的裝置包括用於檢測尖峰的裝置。
24.根據權利要求22所述的設備，其中所述接通時間段具有比所述開關的估計的最大接通時間更長的固定持續時間。
25.根據權利要求22所述的設備，其中所述尖峰時間段具有基於尖峰的估計的最大持續時間的固定持續時間。
26.根據權利要求22所述的設備，其中所述尖峰時間段具有由所檢測到的尖峰的持續時間給定的持續時間。
27.—種方法,包括 將第一信號與第二信號進行比較，生成邏輯信號，所述第二信號代表經過電流路徑的電流； 至少部分基於所述邏輯信號來生成用於驅動所述電流路徑中的開關的驅動信號；在所述開關的每個周期中掩蔽所述邏輯信號持續接通時間段；並且基於所述邏輯信號選擇性地掩蔽所述邏輯信號持續尖峰時間段，其中所述比較、所述生成所述驅動信號和所述掩蔽由一個或者多個電子設備執行。
28.根據權利要求27所述的方法，其中所述接通時間段具有比所述開關的估計的最大接通時間更長的固定持續時間。
29.根據權利要求27所述的方法，其中所述掩蔽每個切換周期中的所述邏輯信號限於一個接通時間段和一個尖峰時間段。
30.根據權利要求27所述的方法，其中所述尖峰時間段具有基於尖峰的估計的最大持續時間的固定持續時間。
31.根據權利要求27所述的方法，其中所述尖峰時間段具有由所檢測到的尖峰的持續時間給定的持續時間。
全文摘要
描述一種開關的集成控制電路，該集成控制電路適於斷開或者閉合電流路徑；所述集成電路包括用於將第一信號與代表流過所述電流路徑的電流的第二信號進行比較的比較器。比較器根據所述第二信號是否低於所述第一信號或者相反輸出在低邏輯電平與高邏輯電平之間的第三可變信號；集成電路具有用於響應於第三信號生成用於驅動所述開關的信號的驅動器並且配置成檢測所述第二信號的前沿上的尖峰以消隱所述第三信號持續第一消隱時間段和第二消隱時段，第一消隱時間段依賴於所述開關的接通延遲，第二消隱時段依賴於所述第二信號的前沿上的所述尖峰的持續時間。
文檔編號H02M3/335GK102948060SQ201180030370
公開日2013年2月27日 申請日期2011年5月2日 優先權日2010年5月4日
發明者C·斯皮尼, C·亞德朗納 申請人:意法半導體股份有限公司