矽外延晶片的製造方法
2023-04-28 03:25:31
矽外延晶片的製造方法
【專利摘要】本發明提供一種矽外延晶片的製造方法，該矽外延晶片的製造方法是在通過摻雜砷而使電阻率為1.0～1.7mΩcm，並進一步摻雜碳、或氮、或碳和氮而製造的N型單晶矽晶片上形成矽外延層。由此，提供一種在摻雜有砷的超低電阻單晶矽晶片上進行外延生長時，能夠抑制堆垛層錯的產生的矽外延晶片的製造方法。
【專利說明】矽外延晶片的製造方法
【技術領域】
[0001] 本發明涉及一種在單晶矽晶片表面形成外延層的矽外延晶片的製造方法。
【背景技術】
[0002] 在製造半導體電子元件的大部分方法中，成為初始材料的單晶矽通過所謂的切克 勞斯基（CZ)法等製造。例如，在CZ法中，使單晶種在熔化的矽中浸漬之後緩慢地提拉而培 養單晶。而且，在將這種單晶矽切片而製作的單晶矽晶片上使例如外延層生長，而能夠製造 娃外延晶片。
[0003] 這裡，說明利用現有技術製造矽外延晶片的方法的一例。單晶矽晶棒一般通過切 克勞斯基（CZ)法或懸浮區熔（FZ)法等而生長。就所生長的單晶矽晶棒而言，被切割，並為 使其具有直徑而實施倒圓加工（外圓磨削工序）。接著，從該單晶矽晶棒切出晶片狀的單晶 矽晶片（切片加工工序），為了去除所切出的單晶矽晶片的周邊部的角而實施倒角（倒斜角 加工工序）。進而，為了消除該單晶矽晶片表面的凹凸、提高平坦度、使表面的傷痕最小，而 實施機械磨削（研磨加工工序：在該階段稱為已研磨晶片），利用混合酸蝕刻去除機械磨削 時形成於單晶矽晶片的表面的變形層（蝕刻工序：在該階段稱為已蝕刻晶片）。
[0004] 接著，實施用於去除氧供體的供體消除熱處理，或在晶片的背面形成低電阻晶片 所需的用於防止自動摻雜的保護膜（摻雜劑揮發防止用保護膜）。其後，對於以機械磨削就 不能去除的表面傷痕，實施旨在通過化學且機械的研磨（化學機械研磨：CMP)使得晶片的 表面成為鏡面狀的鏡面研磨（鏡面拋光工序：在該階段稱為已拋光晶片），經在該所研磨的 單晶矽晶片的表面形成外延層的工序而製造矽外延晶片。這種矽外延晶片的製造方法，記 載在例如專利文獻1中。
[0005] 現有技術文獻
[0006] 專利文獻
[0007] 專利文獻1 :日本特開2003-59933號公報
【發明內容】
[0008] 發明所要解決的問題
[0009] 在成為這種外延生長用單晶矽晶片的初始材料的單晶矽中，對於M0SFET等某種 功率器件，出於減少開關動作的電阻成分的目的，也是要求摻雜了大量的砷或磷的超低電 阻率的單晶。尤其，在如實施高溫熱處理的器件工藝流程中，更需要摻雜有熱擴散的影響比 磷更小的砷的超低電阻晶體。
[0010] 然而，在使用於外延生長用單晶矽晶片的摻砷晶體為超低電阻的情況下，若以過 去的工序條件製造矽外延晶片，則有時在所生長的外延層產生大量的堆垛層錯（Stacking Fault，SF)，導致器件特性變差。
[0011] 本發明是鑑於上述問題而完成的，其目的在於提供一種矽外延晶片的製造方法， 該方法在摻雜有砷的超低電阻單晶矽晶片上進行外延生長時，能夠抑制堆垛層錯的產生。
[0012] 用於解決問題的方案
[0013] 為了達到上述目的，本發明提供一種矽外延晶片的製造方法，該矽外延晶片的制 造方法其特徵在於，在通過摻雜砷而使電阻率為1.0?1.7m Ω cm，並進一步摻雜碳、或氮、 或碳和氮而製造的N型單晶矽晶片上形成矽外延層。
[0014] 這樣一來，能夠抑制成為外延層形成時所產生的堆垛層錯的核的晶體缺陷的形 成，其結果，能夠有效且可靠地防止在外延層產生的堆疊層錯。
[0015] 即、根據本發明的矽外延晶片的製造方法，在以過去的方法就會產生大量的堆垛 層錯的摻雜有砷的超低電阻單晶矽晶片（電阻率為1. 7m Ω cm以下）上，以簡單的方法形成 幾乎不存在堆垛層錯的外延層，從而能夠製造高質量的矽外延晶片。
[0016] 這裡，在上述N型單晶矽晶片摻雜碳時，能夠將所摻雜的碳的濃度設為0. 2? 5ppma〇
[0017] 若這樣將碳濃度設為〇· 2ppma以上，則能夠更可靠地抑制成為矽晶體中的堆垛層 錯的核的晶體缺陷的形成，其結果，能夠更有效且可靠地防止在外延層產生的堆垛層錯。而 且，摻雜5ppma之多也足以防止堆垛層錯的核的形成。
[0018] 而且，在上述N型單晶矽晶片摻雜氮時，能夠將所摻雜的氮的濃度設為IX 1013? 2 X 1014atoms/cm3。
[0019] 若這樣將氮濃度設為lX1013at〇mS/cm 3以上，則能夠更可靠地抑制成為矽晶體中 的堆垛層錯的核的晶體缺陷的形成，其結果，能夠更有效且可靠地防止在外延層產生的堆 垛層錯。而且，摻雜2X10 14atomS/cm3之多也足以防止堆垛層錯的核的形成。
[0020] 發明效果
[0021] 根據如上所述的本發明的矽外延晶片的製造方法，由於在摻雜有砷的超低電阻的 N型單晶矽晶片上，以簡單的方法形成幾乎不存在堆垛層錯的外延層，從而能夠製造高質量 的娃外延晶片。
【專利附圖】
【附圖說明】
[0022] 圖1是表示本發明的矽外延晶片的製造方法的實施方式的一例的流程圖。
[0023] 圖2是表示外延生長用晶片的電阻率與在外延層產生的堆垛層錯數的關係的曲 線圖。
[0024] 圖3是表示從摻砷晶體切出的晶片的電阻率的實績的曲線圖。
[0025] 圖4(a)、（b)、（c)分別是表示在實施例1、實施例2、比較例中所製造的矽外延晶片 的堆垛層錯的分布的觀察圖。
【具體實施方式】
[0026] 過去，即使在摻雜有砷的單晶矽晶片（例如，電阻率為1. 8?6. Οι?Ω cm)進行外延 生長也沒有產生多少堆垛層錯。
[0027] 但是，伴隨著摻砷單晶矽晶片的低電阻化，開始出現在外延層產生堆垛層錯之類 的問題。
[0028] 對此，本發明人等進行了專心研討，其結果，調查到外延生長用單晶矽晶片的電阻 率與在外延層產生的堆垛層錯數的關係。調查結果示於圖2。如圖2所示，本發明人等發 現，若成為電阻率為1. 7m Ω cm以下的晶片，則堆垛層錯數開始增加，且在1. 65m Ω cm以下大 幅度增加。
[0029] 而且，這種超低電阻率的摻砷晶體的電阻率的下限為1. Οι?Ω cm。圖3表示從摻砷 晶體切出的晶片的電阻率的實績。圖3的縱軸表示晶體晶棒數。如圖3所示，難以製作電 阻率為1. ΟπιΩ cm的晶片，實際上未能製作電阻率不到1. ΟπιΩ cm的摻砷單晶矽晶片。
[0030] 進一步研討結果發現，就這種在外延層產生的堆垛層錯而言，在如上所述的重摻 有砷的電阻率為1.7mQcm以下的單晶矽形成成為堆垛層錯的核的晶體缺陷，以該晶體缺 陷為核在外延層成膜時形成堆垛層錯。而且發現，若對於這種單晶矽摻雜碳、或氮、或碳和 氮雙方，則上述成為堆垛層錯的核的晶體缺陷的形成被抑制。其結果發現，通過將這種單晶 矽作為外延晶片的基片，在後續的外延生長時，就能防止在外延層內產生堆垛層錯，並完成 了本發明。
[0031] 下面，參照附圖詳細說明本發明的矽外延晶片的製造方法的實施方式的一例，但 本發明並不限定於此。
[0032] 圖1是表示本發明的矽外延晶片的製造方法的實施方式的一例的流程圖。
[0033] 本發明的矽外延晶片的製造方法，在將單晶矽切片所得到的單晶矽晶片的表面 形成外延層而製造矽外延晶片的方法中，在製造至少首先摻雜砷而使電阻率為1.0? 1. 7mΩ cm尤其為1. 0?1. 65mΩ cm的N型單晶娃晶片時，將碳、或氮、或碳和氮也進一步摻 雜。
[0034] 而且，本發明是在從所製造的單晶矽切出並實施了鏡面研磨等的處理的單晶矽晶 片的表面形成外延層的娃外延晶片的製造方法。
[0035] 下面更具體地進行說明。
[0036] 首先，培養N型單晶矽（圖1(a))。這裡，說明通過CZ法培養單晶的場合，但該培 養方法本身並無特別限定，可以適當決定。
[0037] 培養該單晶矽時，將砷以高濃度（大致8X1019?4X1019atoms/cm 3)摻雜，而將單 晶矽的電阻率控制在1. 〇?1. 7mΩ cm的範圍。此時，在單晶矽還摻雜碳或氮、或碳和氮雙 方。
[0038] 如上所述，若摻雜砷使得電阻率成為1. 7mQcm以下，則在外延層形成時堆垛層錯 的數量增加。在1.65πιΩ cm以下尤其劇增。這些現象如之前在圖2所示。
[0039] 然而，除了摻雜砷之外，還僅將碳、或僅將氮、或將碳和氮雙方一併摻雜，由此能夠 抑制成為堆垛層錯的核的晶體缺陷在晶體內形成。基於這樣抑制了晶體缺陷的單晶矽而制 造超低電阻的單晶矽晶片，並在該單晶矽晶片表面形成矽外延層，由此能夠有效且可靠地 防止在外延層產生的堆垛層錯的產生。
[0040] 另外，由於單晶原本就難以製造，因而電阻率的下限就定為1. ΟπιΩ cm。
[0041] 此時所摻雜的碳或氮的濃度並無特別限定，但例如，碳濃度可以設為0.2? 5ppma，氣濃度可以設為 1 X 1013 ?2 X 1014atoms/cm3。
[0042] 若為這些濃度範圍，則不必增加必要以上的成本等，且能夠更為高效且可靠地防 止形成了外延層時的堆垛層錯的產生。
[0043] 摻雜砷、碳、氮的方法，雖無特別限定，但可以是例如將含有它們的矽晶片預先放 入坩堝內的熔液中的方法，還可以是預先將碳粉等直接放入坩堝內的方法，或者以氣體添 加。
[0044] 接著，例如外圓磨削所培養的單晶矽，其後，用線鋸進行切片（圖1(b))，做成晶片 狀而得到單晶矽晶片。
[0045] 接著，磨邊而進行倒角（圖1 (c))，研磨（圖1 (d))，並進行蝕刻（圖1 (e))。
[0046] 接著，形成用於防止自動摻雜的背面保護氧化膜（圖1(f))，對晶片表面進行鏡面 研磨（圖1 (g))。
[0047] 接著，將單晶矽晶片放入外延反應室，並向反應室內供給SiCl4、SiHCl 3、SiH2Cl2、 3以4等通常使用的原料氣體，形成所期望厚度的外延層（圖1(h))。
[0048] 通過以如上所述的工序進行本發明的矽外延晶片的製造方法，能夠製造形成有不 存在堆垛層錯的外延層的矽外延晶片。而且，用於防止產生堆垛層錯的工序並不複雜，單單 將成為規定電阻率的濃度的砷和碳或氮摻雜即可，例如，如上所述那樣在培養單晶時預先 在坩堝內的熔液中一併添加即可，因而實際上能夠簡單且有效地製造。
[0049] 上述各工序，並無特別限定，可以使用公知的技術，而且，在工序之間還可進行例 如清洗、熱處理等其它工序。
[0050] 實施例
[0051] 下面示出實施例和比較例而更具體地說明本發明，但本發明並不限定於這些例 子。
[0052] (實施例1)
[0053] 將直徑為150mm(6英寸）、摻雜有砷、電阻率為1. 53mQcm、碳濃度為0. 56? 0. 63ppma的N型單晶矽通過CZ法提拉，利用線鋸切片，並進行了磨邊、研磨、蝕刻工序。
[0054] 接著，使用常壓CVD裝置，並使用SiH4和02氣體形成厚度大致為500nm的氧化膜 作為背面保護氧化膜。
[0055] 接著，對那些單晶矽晶片的表面一側進行鏡面研磨而去除了凹坑。此時的研磨餘 量為5 μ m。
[0056] 以此製造了娃外延晶片用基片。
[0057] 接著，將單晶矽晶片放入外延反應室，並將SiHCl3作為原料氣體與氫載氣一起供 給，而形成了矽外延層。
[0058] 將在這樣製造的矽外延晶片的外延層中所產生的堆垛層錯的分布，利用光散射式 粒子計數器SP-1 (科磊（KLA Tencor)公司制）進行了觀察。其觀察圖示於圖4(a)。
[0059] 檢查了尺寸大於0. Ιμπι的堆垛層錯，觀察到晶片面內有27個。如在圖4(a)中也 所示，確認出極為抑制了堆垛層錯的產生，從而形成了良好的外延層。
[0060] (實施例2)
[0061] 將直徑為150mm(6英寸）、摻雜有砷、電阻率為1.47ι?Ω cm、碳濃度為0.45? 0· 50ppma、氮濃度為6. 00 X 1013?6. 66 X 1013atoms/cm3的N型單晶娃通過CZ法提拉，並與 實施例1相同地製造了矽外延晶片用基片，而製造了矽外延晶片。
[0062] 將在這樣製造的矽外延晶片的外延層中所產生的堆垛層錯的分布，以與實施例1 相同的方式進行了觀察。其觀察圖示於圖4(b)。
[0063] 檢查了尺寸大於0. Ιμπι的堆垛層錯，確認出晶片面內有20個。如在圖4(b)中也 所示，確認出極為抑制了堆垛層錯的產生，從而形成了良好的外延層。
[0064] (實施例3)
[0065] 將直徑為150mm (6英寸）、摻雜有砷、電阻率為1.47m Ω cm、氮濃度為6. 00 X1013? 6. 66Χ 1013atoms/cm3的Ν型單晶娃通過CZ法提拉，並與實施例1相同地製造了娃外延晶片 用基片，而製造了矽外延晶片。
[0066] 將在這樣製造的矽外延晶片的外延層中所產生的堆垛層錯的分布，以與實施例1、 2相同的方式進行了觀察。
[0067] 檢查了尺寸大於0. 1 μ m的堆垛層錯，觀察到晶片面內有29個。得到了與實施例1 的圖4(a)和實施例2的圖4(b)大致相同的觀察圖。確認出極為抑制了堆垛層錯的產生， 從而形成了良好的外延層。
[0068] (比較例）
[0069] 將直徑為150mm(6英寸）、摻雜有砷、電阻率為1. 50m Ω cm的N型單晶矽在未摻雜 碳也未摻雜氮的情況下通過CZ法提拉，並與實施例1相同地製造了矽外延晶片用基片，而 製造了娃外延晶片。
[0070] 將在這樣製造的矽外延晶片的外延層中所產生的堆垛層錯的分布，以與各實施例 相同的方式進行了觀察。其觀察圖示於圖4(c)。
[0071] 檢查了尺寸大於0. 1 μ m的堆垛層錯，確認出晶片面內有1010個。如圖4(c)所示， 可知由於存在於基片的晶體缺陷，因而產生很多堆垛層錯。
[0072] 另外，本發明並不限定於上述實施方式。上述實施方式是例示，具有與本發明的權 利要求書中所記載的技術思想實質上相同的構成並帶來同樣的作用效果的技術，無論怎樣 也均包括在本發明的技術範圍。
【權利要求】
1. 一種矽外延晶片的製造方法，其特徵在於， 在通過摻雜砷而使電阻率為1. 0?1. 7m Ω cm，並進一步摻雜碳、或氮、或碳和氮而製造 的N型單晶矽晶片上形成矽外延層。
2. 根據權利要求1所述的矽外延晶片的製造方法，其特徵在於， 在上述N型單晶矽晶片摻雜碳時，將所摻雜的碳的濃度設為0. 2?5ppma。
3. 根據權利要求1或2所述的矽外延晶片的製造方法，其特徵在於， 在上述N型單晶矽晶片摻雜氮時，將所摻雜的氮的濃度設為1X1013?2X1014atoms/ cm3。
【文檔編號】C30B29/06GK104106126SQ201380007643
【公開日】2014年10月15日 申請日期:2013年1月21日 優先權日:2012年2月14日
【發明者】吉田知佐, 樫野久壽 申請人:信越半導體株式會社