轉換後備緩衝器的鎖定指示符的製作方法

2023-04-28 13:28:26 1

專利名稱：轉換後備緩衝器的鎖定指示符的製作方法
技術領域：
本發明一般涉及處理器領域，且明確地說涉及一種鎖定一個或一個以上轉換後備 緩衝器中的條目以防替換的系統和方法。
背景技術：
微處理器在各種應用(包括可攜式電子裝置)中執行計算任務。在大多數情況中， 將處理器性能最大化是主要的設計目標，以準許在可攜式電子裝置和其它應用中實施 額外的功能和特徵。同樣，在許多應用中， 一些計算任務具有優先其它任務的優先級， 且對於系統來說保證將計算資源保留用於高優先級任務將是有利的。
許多程序的寫入都仿佛執行程序的計算機具有極大量的(理想的，無限的)快速 存儲器。大多數的現代處理器通過採用存儲器類型的層次結構來模擬這種理想條件， 每個存儲器類型具有不同的速度和成本特性。所述層次結構中的存儲器類型從位於頂 部處的極快且極貴的存儲類型變化為位於低層中的逐漸減慢但是更為經濟的存儲類型 典型的處理器存儲器層次結構可包含位於頂層處的處理器中的寄存器(門)；輔之以
一個或一個以上晶片上高速緩存器(SRAM);可能有晶片外高速緩存器(SRAM); 主存儲器(DRAM);磁碟存儲裝置(帶電磁存取的磁媒體)；及位於最低層的磁帶或 CD (磁媒體或光學媒體)。大多數可攜式電子裝置具有有限的(如果有)磁碟存儲裝
置，且因此主存儲器(通常大小有限)在存儲器層次結構中的最低層。
在計算機存儲器層次結構中，每個低層均維持駐留在高層級中的數據的完整(但
可能失效)拷貝。即，存儲在高層中的數據複製低層中的數據。由於較小的高層存儲 裝置可映射到較大的低層存儲器中的多個位置，因此需要映射方案，以在層次結構的 層級之間轉換地址。大多數處理器在極大的、概念上連續的虛擬地址空間中操作。主 存儲器的存取在由硬體和系統參數約束的物理地址空間中進行。置於處理器核心與主 存儲器之間的高速緩存器(高速存儲器)可完全通過虛擬地址、完全通過物理地址或 組合方式(例如通過使用虛擬索引和物理標籤)來存取。然而，無論高速緩存器的配 置如何，必須將地址由虛擬地址空間轉換到物理地址空間。
許多大的虛擬地址空間(每個正在運行的程序或上下文一個空間)映射和轉換到 一個有限的物理存儲器地址空間被稱為存儲器管理。由作業系統進行的存儲器管理通
過防止程序蓋寫彼此的數據來確保適當的性能；通過禁止一個用戶存取另一個用戶的 數據來提供安全性；及通過禁止用戶層程序存取管理程序層數據結構(例如作業系統分配表和參數)來提升可靠性。
可以稱為頁的固定大小段為單位來管理存儲器，所述頁可(例如)包含4K字節。 一個地址的上部、或最高有效部分稱為頁號，其識別特定的存儲器頁。所述頁號從虛 擬地址空間轉換到物理地址空間。所述地址的較低或最低有效部分稱為頁偏移，是頁
內偏移，對於虛擬地址和物理地址都是相同的；頁偏移位不進行轉換。作為實例，對
於4K頁的32位地址，頁號將包含地址位[31:12]和頁偏移位[11:0〗
31 頁號 12
11 頁偏移 0
表l:地址的頁欄位
在一個或一個以上稱為頁表的數據結構中由作業系統軟體控制虛擬頁號到物理 頁號的映射。頁表可以是單個表，或分層或樹狀的系列表，每一表將虛擬頁號的一部 分或段映射到物理存儲器的對應範圍。另外，頁表還存儲所述物理頁的屬性，例如讀 取、寫入及執行許可，所述頁是共享還是由單個過程專用，等等。最初，處理器必須 "漫步"，或遍歷頁表來將新的虛擬地址轉換到對應的物理地址，以存取主存儲器(或 高速緩存存儲器，如果其進行了物理索引或標記)。通過將虛擬頁號和物理頁號以及頁
屬性存儲在TLB中，可加速後續地址轉換。TLB可存儲用於數據頁和指令頁兩者的地 址轉換和頁屬性。另外，可包含一子組統一 TLB的指令TLB (ITLB)可單獨地存儲用 於指令的地址轉換和頁屬性。
TLB可包含內容可尋址存儲器(CAM)和相關聯的隨機存取存儲器(RAM)，每一者 均具有固定數目的條目，例如32、 64或128。 CAM執行經呈現用於轉換的虛擬頁號 與所有經存儲的先前已轉換虛擬頁號的平行比較。CAM的輸出是匹配所施加虛擬頁號 的經存儲的虛擬頁號的位置。所述位置對RAM進行索引，所述RAM提供對應於所述 虛擬頁號的經存儲的物理頁號，以及頁屬性。施加到高速緩存器及/或主存儲器的物理 地址然後是從TLB檢索且並置有來自虛擬地址的頁偏移的物理頁號。
當呈現新的虛擬頁號進行轉換時，會發生TLB未命中，且處理器必須遍歷頁表 來執行轉換。當頁表漫步完成時，虛擬頁號和物理頁號以及頁屬性被存儲在TLB中的 空位置中。如果TLB已滿，那麼必須用新條目替換現有條目。在所屬技術領域中已熟 知各種替換算法，例如隨機算法、循環算法、最近未使用算法、先進先出(FIFO)算法、 第二次機會FIFO算法、最近最少使用算法、不常使用算法、老化算法等等。對於與 關鍵任務相關聯的存儲器頁，許多TLB實施方案允許作業系統鎖定一個或一個以上 TLB條目以防替換，以確保所述條目始終駐留在所述TLB中以針對所述關鍵任務執行 快速轉換。當必須替換TLB條目時，已鎖定的TLB條目不參與TLB替換算法。然而， 並不是所有處理器指令集合均包括TLB管理指令，例如用於鎖定TLB條目以防替換 的指令。在這些情況中，所述TLB由硬體管理，且作業系統可能缺少直接鎖定TLB條目的方式。
對於更高的性能，處理器可包括具有(例如)4、 8或16個條目的較小但更快的 TLB，所述TLB稱為層0或LOTLB (其中主TLB稱為層1或Ll TLB)。在所屬技術 領域中，LOTLB又稱為微TLB。 L0TLB利用大多數程序的時間和空間局部性原理來 存儲較少的最近最常使用的地址轉換，以便可再次提取來自最近被存取的存儲器頁的 指令或數據。為了轉換虛擬地址，處理器首先向L0 TLB呈現所述虛擬頁號。如果所 述虛擬頁號在L0 TLB中命中，那麼提供對應的物理頁號和頁屬性。如果所述虛擬頁 號在L0TLB中未命中，那麼向L1TLB呈現所述虛擬頁號以進行轉換。
通常，L0 TLB是硬體實施方案，其不由軟體辨識或不直接受軟體控制。g卩，軟 件不能直接讀取和寫入LOTLB條目；L0TLB的管理由硬體執行。這種情況的一個後 果是作業系統不能將LO TLB中的條目指定為被鎖定以防替換。鎖定一個或一個以上 L0TLB條目以防替換的能力將是有利的，因為其將確保最快的轉換始終可用於關鍵任 務。

發明內容
在一個實施例中，對於硬體管理的L1TLB，頁表條目包括指示符，例如L1鎖定 (L1L)位，所述指示符指示當對應的條目存儲在L1TLB中時是否應對其進行鎖定以防 替換。在另一實施例中，如果L1TLB由作業系統管理(且包括鎖定條目的能力)，那 麼L1 TLB條目包括指示符，例如L0鎖定(L0L)位，所述指示符指示當所述條目存儲 在LOTLB中時是否應對其進行鎖定以防替換。在此實施例中，當虛擬地址在LOTLB 中未命中而在L1 TLB中命中時，將所述虛擬地址、物理地址及頁屬性寫入到L0TLB。 響應於Ll TLB條目中的LOL位，在L0 TLB中鎖定所述條目以防替換或不鎖定。
一個實施例涉及一種管理分層轉換後備緩衝器(TLB)的方法。將來自上層TLB的 條目複製到低層TLB。響應於上層TLB條目中的指示符，將所述低層TLB中的條目 鎖定以防替換。
另一實施例涉及一種處理器。所述處理器包括指令執行管線和分層轉換後備緩衝 器(TLB)，所述分層轉換後備緩衝器包含高層TLB和低層TLB。低層TLB中的條目復 制高層TLB中的條目。所述處理器還包括TLB控制器，所述TLB控制器操作以便在 地址轉換中首先存取低層TLB，且如果在低層TLB中沒有找到匹配的條目，那麼存取 高層TLB。所述控制器進一步操作以響應於高層TLB中對應的條目中的指示符來鎖定 低層TLB中的條目。
另一實施例涉及一種在處理器中將虛擬地址轉換到物理地址的方法。執行存儲器 存取指令以產生虛擬地址。使用所述虛擬地址的一部分來存取層0轉換後備緩衝器(LO TLB)。如果所述虛擬地址在LOTLB中未命中，那麼使用所述虛擬地址的一部分來存 取層1TLB (Ll TLB)。如果所述虛擬地址在Ll TLB中命中，那麼從Ll TLB獲得物理地址的一部分和頁屬性，檢查LTLB條目中的層0鎖定(L0L)指示符，將所述虛擬地 址的一部分、所述物理地址的一部分以及所述頁屬性作為條目寫入LO TLB中，並響 應於L0L指示符將所述L0 TLB條目鎖定以防替換。
另一實施例涉及一種管理轉換後備緩衝器(TLB)的方法。當TLB未命中虛擬地址 時，執行頁表漫步以獲得對應的物理地址和鎖定指示符。將包含至少所述虛擬地址和 物理地址的條目寫入到所述TLB。響應於所述鎖定指示符，將所述TLB中的條目鎖定 以防替換。


圖1是L0TLB、 LITLB及頁表的功能框圖。
圖2是描繪LO TLB中的條目鎖定的功能框圖。
圖3是處理器的功能框圖。
圖4是虛擬地址到物理地址轉換的流程圖。
具體實施例方式
圖1是描繪LO TLB 100、 LI TLB 102以及頁表104的功能框圖。LO TLB 100和 LI TLB 102是處理器中的電路，而頁表104是存儲器中的邏輯數據結構。向L0TLB 100 呈現虛擬地址或虛擬地址的一部分(例如頁號)。如果所述虛擬地址命中，那麼LOTLB 100提供對應的物理地址和頁屬性，且高速緩存器或主存儲器存取可繼續。這是最快 的地址轉換，且因此優選用於高性能。.
如果所述虛擬地址在LOTLB 100中未命中，那麼存取LI TLB 102。由於LI TLB 102的大小較大，所以其存取花費的時間長於LOTLB 100的存取。如果所述虛擬地址 在LITLB 102中命中，那麼提供對應的物理地址和頁屬性，並將所述對應的物理地址 和頁屬性寫入到LO TLB 100,以根據LO TLB 100操作所遵循的任何替換算法來替換 LOTLB 100中的現有條目。
如果所述虛擬地址在Ll TLB 102中未命中，那麼存取頁表104以斷定虛擬到物 理的映射。儘管在圖1中描繪為單個功能方塊，但頁表104可包含嵌套數據結構中的 多個頁表，且全頁表104遍歷可包含若干迭代存取。當頁表104遍歷完成時，將物理 地址和頁屬性寫入到LI TLB 102，如有必要，那麼根據當前操作的替換算法來替換現 有的L1TLB102條目。如果在頁表104中沒有找到地址轉換信息，那麼產生錯誤。
在頁表104漫步和將條目寫入到L1 TLB 102之後，可再執行產生地址轉換的指 令，且所述虛擬地址將在LO TLB 100中未命中而在LI TLB 102中命中。LI TLB 102 提供物理地址和頁屬性，所述物理地址和頁屬性與虛擬地址一起作為條目寫入到LO TLB 100中。在一些實施方案中，可在頁表漫步完成時與將條目寫入到L1 TLB平行 地將物理地址和頁屬性直接寫入到LOTLB。這在圖1中由虛線來指示。當虛擬地址在L0 TLB 100中未命中而在LI TLB 102中命中時，將條目寫入到LO TLB 100。如果LOTLB 100已滿，那麼必須替換條目。能夠鎖定LO TLB 100中的一 個或一個以上條目以防替換將是有利於確保某些關鍵任務的最大性能。然而，在現有 技術的處理器中，作業系統軟體不能直接存取LOTLB 100，且無法規定應將哪些或任 何L0TLB100條目鎖定以防替換。對於硬體管理的L1TLB也發生類似的情形，其中 作業系統無法鎖定LI TLB條目以防替換。
根據一實施例，將LO鎖定或LOL指示符添加到LI TLB 102條目。LOL指示符可 包含(例如)l個位。LOL位的狀態向處理器傳達是否應在LOTLB 100中鎖定所述條 目以防替換。可將L0L位與頁屬性一起維持在頁表104中。或者，在作業系統將條目 直接寫入到Ll TLB 102的實施方案中，軟體可在創建和存儲TLB 102條目時設置或 不設置LOL位。當虛擬地址在LOTLB 100中未命中而在LI TLB 102中命中時(包括 在由頁表104遍歷導致的LI TLB 102更新之後)，檢査LOL位以確定是否應在LO TLB IOO中鎖定所述條目。如果設置了LOL位，那麼將條目寫入到LOTLB 100並進行鎖定 以防替換。
類似地，在具有硬體管理的L1TLB102的處理器中，L1鎖定或L1L指示符維持 在頁表中且指示是否應在LITLB 102中鎖定對應的條目。通常，本文關於鎖定LOTLB IOO條目以防替換的所有論述適用於在硬體管理的LI TLB 102的情況中鎖定Ll TLB 102條目以防替換。
圖2是功能框圖，其根據一實施例描繪一種在由LI TLB 102條目中的LOL位指 示時對LO TLB 100條目進行鎖定的方式。LO TLB 100包括w個條目，編號為0到"-7 。 FLOOR寄存器101保持表示LOTLB 100的"基底"的條目號，或可用於正常分配的 最低LO TLB 100條目。低於基底的LO TLB 100條目不可進行替換，並因此"被鎖定"。 如果沒有條目被鎖定，那麼FLOOR寄存器101含有0，並在整個LOTLB 100上操作 替換算法。如圖2中所描繪，如果響應於對應的Ll TLB 102條目中的L0L位將底部 的兩個條目鎖定，那麼處理器將會使FLOOR寄存器101遞增到2，第一LOTLB 100 條目可用於重新分配。正常的高速緩存器重新分配算法在此種情況下在LO TLB 100 的從"基底"或2到LO TLB 100的頂部的那部分中操作。可通過使FLOOR 寄存器101遞減將條目解鎖。
將鎖定的LOTLB IOO條目聚集到一個地方可簡化替換算法。舉例來說，如果在 循環基礎上替換LOTLB 100條目，那麼只有"翻轉"點受到經鎖定條目的影響(即， 當遞增超出"-7時，下一個條目是由FLOOR寄存器101指向的條目，而不是0)。不 存在循環分配必須"跳過"的分散在LOTLB 100空間上的非連續的經鎖定條目。注意， 聚集和鎖定LOTLB 100條目的FLOOR方法僅僅是代表性的，而不是限制性的。可根 據各種方法來鎖定LOTLB IOO條目以防重新分配。類似地，可在軟體控制下或如頁表 104中所述使用FLOOR寄存器或以所屬技術領域中所已知的其它方式來在LI TLB 102中鎖定條目。圖3描繪採用管線式架構和分層存儲器結構的代表性處理器10的功能框圖。處 理器10根據控制邏輯14執行指令執行管線12中的指令。所述管線包括組織成管道階 段的各種寄存器或鎖存器16，以及一個或一個以上算術邏輯單元(ALU) 18。通用寄 存器(GPR)堆20提供構成存儲器層次結構的頂部的寄存器。
管線從指令高速緩存器(I-高速緩存器)22提取指令，其中存儲器尋址和許可由 層0指令側轉換後備緩衝器(LO ITLB) 24和Ll ITLB 25來管理a從數據高速緩存器(D-高速緩存器)26存取數據，其中存儲器尋址和許可由主LO TLB 100和Ll TLB 102來 管理。在各種實施例中，LUTLB24可包含L1TLB102的一部分的拷貝。或者，可集 成Ll ITLB 24和Ll TLB 102。類似地，在處理器10的各種實施例中，可集成或統一 I-高速緩存器22和D-高速緩存器26。在存儲器接口 30的控制下，I-高速緩存器22及 /或D-高速緩存器26中的未命中導致對主(晶片外)存儲器32的存取。頁表104存 儲在存儲器32中。
處理器10可包括輸A/輸出(I/O)接口34，從而控制對各外圍裝置36的存取。 所屬技術領域的技術人員將認識到，可能對處理器10進行多種變化。舉例來說，處理 器10可包括第二層(L2)高速緩存器以用於I-高速緩存器和D-高速緩存器22、 26中 的一者或兩者。另外，可從特定實施例中省去處理器IO中所描繪的功能方塊中的一者 或多者。
圖4是流程圖，其根據一個實施例描繪大致以200指示的存儲器地址轉換過程。 執行存儲器存取指令(方塊202),並向LOTLB 100呈現虛擬地址或其一部分(方塊 204)。如果所述虛擬地址在LOTLB 100中命中(方塊206)，那麼LOTLB 100提供物 理地址或其一部分以及頁屬性(方塊208)，且高速緩存器22、 26或主存儲器32存取 繼續(未示出)。如果所述虛擬地址在LO TLB 100中未命中(方塊206)，那麼向Ll TLB 102呈現所述虛擬地址以進行轉換。
如果所述虛擬地址在L1TLB102中命中(方塊212)，那麼核查Ll TLB 102條目 中的L0L位(方塊214)。如果未設置LOL位，那麼將所述條目添加到LOTLB 100 (方 塊216)，並提供物理地址和頁屬性(方塊208)。如果設置了LOL位，那麼將所述條 目添加到LOTLBIOO，且在L0TLB100中鎖定以防替換(方塊218)，並提供物理地 址和頁屬性(方塊208)。
如果所述虛擬地址在L1TLB102中未命中(方塊212)，那麼對頁表104進行存 取(方塊220)以獲得地址轉換。如果在頁表104中沒有找到轉換(方塊222),那麼 產生錯誤(方塊224)。如果從頁表104獲得了轉換(方塊222)，那麼將所述轉換作為 條目寫入到L1 TLB 102 (方塊226)，包括指示是否應在LO TLB 100中鎖定所述條目 以防替換的LOL位。然後再執行存儲器存取指令202 (方塊202)以重新開始地址轉 換過程。此時，所述虛擬地址將在LOTLB 100中未命中(方塊206)而在L1TLB 102 中命中(方塊212)。然後，將所述條目寫入到LOTLB 100，並視Ll TLB 102條目中 的LOL位的狀態而定鎖定或不鎖定(方塊214、 216、 218)。儘管圖4的流程圖按順序描繪步驟，但在一個實施例中，L0 TLB 100和LI TLB 102存取可平行發生。
定義Ll TLB 102條目中的一個或一個以上L0L位為作業系統提供一種用於指定 應在LO TLB 100中鎖定哪些條目以防替換的方式。這允許作業系統能夠在無法直接存 取LO TLB 100的情況下確保針對某些關鍵任務的最快的可能存儲器地址轉換。類似 地，在硬體管理的LI TLB 102的情況下，可在頁表104中維持指示是否應鎖定對應的 LI TLB 102條目以防替換的L1L位。
儘管本文中已針對本發明的特定特徵、方面和實施例對本發明進行了描述，但顯 而易見的是，在本發明的廣泛範圍內可實現大量的變化、修改和其它實施例，且因此， 所有的變化、修改和實施例均視為在本發明的範圍內。因此，應以所有說明性而非限 制性的方面來解釋本發明的實施例，且所有屬於隨附權利要求書的含義及等效範圍內 的改變均打算包含於本權利要求書的範圍中。
權利要求
1、一種管理分層轉換後備緩衝器(TLB)的方法，其包含將條目從上層TLB複製到低層TLB；及響應於所述上層TLB條目中的指示符，鎖定所述低層TLB中的所述條目以防替換。
2、 如權利要求l所述的方法，其中所述指示符是所述上層TLB條目中的位。
3、 如權利要求1所述的方法，其中由軟體對包括所述指示符的所述上層TLB條 目進行設置。
4、 如權利要求1所述的方法，其中由軟體將所述指示符設置在存儲器頁表中， 且其中在硬體頁表擴展操作期間將所述指示符設置在所述上層TLB條目中。
5、 如權利要求1所述的方法，其中所述低層TLB是指令TLB。
6、 如權利要求l所述的方法，其中所述低層TLB是數據TLB。
7、 如權利要求6所述的方法，其進一步包含將所述上層TLB條目複製到低層指 令TLB,並響應於所述指示符鎖定所述低層指令TLB條目以防替換。
8、 一種處理器，其包含 指令執行管線；分層轉換後備緩衝器(TLB)，其包含高層TLB和低層TLB,所述低層TLB中的 條目複製所述高層TLB中的條目；及TLB控制器，其操作以在地址轉換中首先存取所述低層TLB，且如果在所述低層 TLB中沒有找到匹配的條目，那麼存取所述高層TLB，所述控制器進一步操作以響應 於所述高層TLB中的所述對應條目中的指示符來鎖定所述低層TLB中的條目。
9、 一種在處理器中將虛擬地址轉換到物理地址的方法，其包含-執行存儲器存取指令以產生虛擬地址；使用所述虛擬地址的一部分來存取層0轉換後備緩衝器(LO TLB); 如果所述虛擬地址在所述L0 TLB中未命中，那麼使用所述虛擬地址的一部分來 存取層1 TLB (LI TLB);及如果^f述虛擬地址在所述Ll TLB中命中，那麼從所述L1 TLB獲得物理地址的一部分和頁屬性， 檢査所述LI TLB條目中的層0鎖定(L0L)指示符，將所述虛擬地址的一部分、所述物理地址的一部分以及所述頁屬性作為條目 寫入到所述LOTLB中，及響應於所述L0L指示符鎖定所述LO TLB條目以防替換。
10、 如權利要求9所述的方法，其進一步包含如果所述虛擬地址在所述LI TLB 中未命中，那麼執行頁表遍歷以獲得與所述虛擬地址相關聯的物理地址和頁屬性；及 將所述虛擬地址的一部分、所述物理地址的一部分、所述頁屬性以及LOL指示符 作為條目寫入到所述LI TLB中。
11、 一種管理轉換後備緩衝器(TLB)的方法，其包含-當TLB未命中虛擬地址時，執行頁表漫步以獲得對應的物理地址和鎖定指示符； 將包含至少所述虛擬地址和所述物理地址的條目寫入到所述TLB;及 響應於所述鎖定指示符，鎖定所述TLB中的所述條目以防替換。
12、 如權利要求12所述的方法，其中所述TLB是L1TLB，且其中所述鎖定指示 符是L1鎖定(L1L)指示符。
全文摘要
本發明涉及一種包括分層轉換後備緩衝器(TLB)的處理器，所述分層轉換後備緩衝器包含層1 TLB和小且高速的層0 TLB。所述L0 TLB中的條目複製所述L1 TLB中的條目。所述處理器在地址轉換中首先存取所述L0 TLB，且如果虛擬地址在所述L0TLB中未命中，那麼存取所述L1 TLB。當所述虛擬地址在所述L1 TLB中命中時，將所述虛擬地址、物理地址以及頁屬性寫入到所述L0 TLB，如果所述L0 TLB已滿，那麼替換現有條目。可響應於所述L1 TLB條目中的L0鎖定(L0L)指示符，而在所述L0TLB中鎖定所述條目以防替換。類似地，在硬體管理的L1 TLB中，可響應於在對應頁表條目中的L1鎖定(L1L)指示符來鎖定條目以防替換。
文檔編號G06F12/10GK101292228SQ200680038815
公開日2008年10月22日 申請日期2006年8月22日 優先權日2005年8月23日
發明者託馬斯·安德魯·薩託裡烏斯, 傑弗裡·託德·布裡奇斯, 維克託·羅伯茨·奧格斯堡, 詹姆斯·諾裡斯·迪芬德爾費爾 申請人:高通股份有限公司