一種CVSD數字壓擴增量調製原理解析實驗方法及系統與流程

2023-04-25 14:36:41

本發明涉及通訊領域，特別涉及一種CVSD數字壓擴增量調製原理解析實驗方法及系統，是一種基於STM32微處理器的CVSD數字壓擴增量調製原理解析實驗方法及系統。

背景技術：

連續可變斜率增量調製CVSD也稱為數字檢測音節壓擴增量調製，其量化階隨著輸入模擬信號斜率和幅度的不同而自動改變，即根據輸入信號變化的不同採用不同的量化階。

對於CVSD數字壓擴增量調製原理的學習是現代數字通信技術的一個重要的知識點，如何通過實驗的方法直觀顯示在一個音節周期內輸入模擬信號、量化階信號、二進位編碼信號之間在相位、數值之間一一對應關係及信號間的跟隨變化關係，以幫助學生理解CVSD編碼調製的原理和過程一直是教學中亟需解決的問題。

學生只有理解了量化階隨著輸入模擬信號斜率和幅度的變化而自動跟隨改變的過程，並在此基礎上一方面通過分析一個音節周期內輸入模擬信號和積分器輸出信號幅度大小的比較結果。另一方面通過分析二進位編碼輸出連碼數據跟隨輸入信號頻率和幅度變化的對應關係。最後得出量化階的變化和編碼信號之間的對應關係，以達到理解和掌握CVSD編碼調製原理的目的，為此，必須保證一個音節周期內量化階信號、輸入模擬信號、二進位編碼信號在時間軸上的對應位置相對固定，保證三者之間在相位和邏輯上的一一對應的跟隨關係，即要求在同一個時鐘控制下同屏顯示量化階信號、輸入模擬信號、二進位編碼信號和音節周期的同時量化階信號需疊加顯示於輸入模擬信號上以方便分析量化階信號跟隨輸入信號頻率和幅度變化的相互關係。

通常CVSD數字壓擴增量調製實驗是通過增量調製編解碼集成晶片構成的實驗模塊電路來實現的，用示波器觀察CVSD編碼過程，一般僅能同時觀察兩個信號，雖可以用示波器同時觀測輸入模擬信號和量化階信號，由於量化階信號沒有疊加於輸入模擬信號上顯示，所以不能準確分析量化階信號和輸入模擬信號在幅度上的比較結果，也不能準確反應量化階信號跟隨輸入模擬信號變化的過程，同時不能同時在同一個顯示屏觀測到同一音階周期內二進位編碼信號，無法分析二進位編碼輸出連碼數據跟隨輸入信號頻率和幅度變化的對應關係。或者可以用示波器同時觀測輸入模擬信號和二進位編碼信號的波形，來分析編碼信號與輸入模擬信號的對應關係，即僅能觀測到編碼輸出數據信號跟隨輸入模擬信號基本同步變化過程，不能同時在同一個顯示屏觀測到在同一音階周期內量化階發生的同步變化；由於無法看到在一個音節周期內輸入模擬信號、量化階信號、編碼信號三者之間在相位和數值上的一一對應的跟隨關係，同時不能準確顯示量化階信號和輸入模擬信號在幅度上的比較關係，無法直觀反映出量化階和編碼信號跟隨輸入模擬信號幅度和斜率的變化時對應的量化階和編碼信號同步變化的編碼過程，所以通常的CVSD數字壓擴增量調製實驗方法對理解和掌握CVSD數字壓擴增量調製原理的幫助作用不明顯。

技術實現要素：

本發明目的在於提供一種CVSD數字壓擴增量調製原理解析實驗方法及系統。通過STM32軟體同步算法確保輸入模擬信號、量化階信號、二進位編碼信號三者之間在一個音節周期內絕對同步，同時通過控制STM32，在同一塊液晶顯示屏上同時觀測到模擬信號波形、時間軸上的音節周期、量化階信號、編碼信號4個信號，可以準確觀察輸入模擬信號頻率和幅度變化引起的編碼輸出數據、量化階電平、連碼位數的變化及量化階信號和輸入模擬信號在幅度上的比較關係。

為了實現上述目的，本發明的方案是：

一種CVSD數字壓擴增量調製原理解析實驗方法，包括對輸入音頻模擬信號進行帶限、抽樣、相減比較、判決差值編碼、脈幅調製、平滑和積分處理獲得音頻模擬信號、量化階信號、二進位編碼信號，通過STM32微處理器在液晶顯示器上建立一個同步水平軸，所述水平軸是基於所述處理器工作頻率設定音節周期的時間軸，以設定的A/D抽樣頻率對輸入音頻模擬信號進行抽樣，並在所述液晶顯示器上顯示出抽樣信號的包絡，包絡形成對應時間軸輸入的音頻模擬信號波形；其中，將獲取的量化階信號、二進位編碼信號動態跟隨音頻模擬信號波形與具有音節周期的時間軸同步顯示；

所述獲取二進位編碼信號同步顯示的過程是：按照音節周期對抽樣信號與積分處理輸出信號比較後輸出的差值信號進行判斷，差值信號>0輸出1碼， 差值信號0輸出1碼， 差值信號0輸出1碼， d(n)<0輸出0碼，得到輸出二進位數字編碼信號c(n)，c(n)為單極性脈衝信號，其中：幅度大於零的正脈衝表示1碼，脈衝幅度為零表示0碼，碼元寬度為一個音節周期，將c(n)同步顯示在音節周期時刻標記的下方或上方。微處理器對編碼c(n)進行連「1」和連「0」碼檢測，並對應連碼同步產生相應寬度的脈衝，脈衝寬度與連碼位數成正比。

微處理器對上述脈衝進行平滑處理，取出其平均值作為平滑處理後輸出信號的電壓值。當連「1」和連「0」碼多時，電壓值增大；反之當連碼少時，電壓值減小，平滑的作用相當於將上述脈衝輸入 (RC接近10ms) RC充放電電路，電路輸出的平均值即為所需電壓信號值。

微處理器對上述平滑處理後的輸出電壓進行脈幅調製，產生一個雙極性脈衝，當連「1」碼多，積分輸出正脈衝的幅度增大輸出的是隨模擬信號波形向上的連續階長階梯波；當連「0」碼多，積分輸出負脈衝的幅度增大輸出的是隨模擬信號波形向下的連續階長階梯波。反之當連碼少為「0」、「1」 交替時，積分輸出脈衝的幅度減小是隨模擬信號波形平行的連續階長上下交替波。

其中：連碼檢測判斷與二進位碼的顯示也關聯，檢測二進位編碼連碼數量的多少，對應連碼同步產生相應寬度的脈衝，脈衝寬度與連碼位數成正比。微處理器對上述脈衝進行平滑處理，取出其平均值作為平滑處理後輸出信號的電壓值。當連「1」和連「0」碼多時，電壓值增大；反之當連碼少時，電壓值減小；微處理器對上述平滑處理後的輸出電壓進行脈幅調製，產生一個雙極性脈衝，當連「1」碼多，輸出正脈衝的幅度增大；當連「0」碼多，輸出負脈衝的幅度增大。反之當連碼少時，輸出脈衝的幅度減小。脈衝幅度是隨信號斜率變化的。

由於脈幅調製器輸出的脈衝幅度是隨信號斜率變化的，因此，經積分電路以後，每個抽樣周期內斜變電壓上升或下降的量化階也就隨著變化。微處理器對上述雙極性的脈衝進行積分處理產生量階信號，量階信號同步顯示在音節周期時刻標記的下方或上方。本實施例是將量化階信號波形隨音頻模擬信號波形同步疊加顯示在音頻模擬信號波形上，在同一個音節周期內，若數字編碼c(n)輸出為「1」，積分處理輸出上升一個量階；若數字編碼c(n)為「0」，積分處理輸出下降一個量階。

初始階段，系統設定一個默認的量化階電平也稱為預測值（例如使c(n)輸出為「1」或為「0」的一個值），輸入模擬信號經過 AD抽樣得到抽樣信號值，將抽樣信號值與預測值比較，當抽樣信號值大於預測值,則系統判決輸出二進位數字編碼為「1」，同時積分器輸出上升一個量階，作為下一個音節周期的預測值。 當抽樣信號值小於預測值, 則系統判決輸出二進位數字編碼為「0」，同時積分器輸出下降一個量階，作為下一個音節周期的預測值。預測值因為一直通過和採樣值對比來決定增減，所以預測值總是比較接近採樣值，具有良好的跟隨性。預測值的變化過程形成所述量化階信號。

為了降低誤差，量階需要一直自適應調節，使得輸入信號幅值範圍發生變化時，量階自適應的變化，提高編碼器的動態範圍，如果信號增加，那麼對應編碼位為「1」，如果信號連續增加使得編碼為連續出現了3個1，那麼系統通過一致性脈衝檢測到這種情況之後，自動的增加量化階電平，爭取信號的增加在量化階電平的範圍之內。如果之後信號的增加小於了量化階電平，那麼對應的編碼輸出為「0」，如果信號的增加仍然大於量化階電平，那麼對應編碼輸入仍為「1」，系統仍要增加量化階電平，直到信號的增加小於量化階電平為止。信號連續減小對應調整過程類似。

實施例中：所述音節周期為10毫秒。

實施例中：所述量化階信號是積分處理產生的 ，在同一個音節周期內，二進位編碼為「1」，積分處理輸出上升一個量階；若數字編碼為「0」，積分處理輸出下降一個量階。

實施例中：所述方法進一步包括：所述STM32微處理器在輸出模擬信號波形、量化階信號、二進位編碼信號和時間軸上的音節周期信號至顯示器的同時，還將二進位編碼信號同步對外輸出，用於「增量調製編解碼模塊」的輸入信號，經解碼後還原模擬語音輸入信號。

實施例2：

一種實現實施例1多數方法的CVSD數字壓擴增量調製原理解析實驗系統，如圖3所示，包括STM32微處理器晶片5，所述STM32微處理器晶片中包含有如圖2所示的減法器、判決器、脈幅調製積分器、連碼檢測以及對音頻模擬信號抽樣和連碼檢測抽樣的處理模塊；圍繞所述微處理器晶片設置有一個頻率範圍在300HZ-3400HZ的帶寬限制電路6和數字液晶顯示器7；所述帶寬限制電路的輸入端連接音頻模擬信號採集電路8，所述帶寬限制電路的輸出端連接微處理器晶片的A/D轉換輸入接口，液晶顯示器通過接口電路9連接所述微處理器晶片的數據輸出線，在所述帶寬限制電路的輸出設置有一個帶限音頻模擬信號測試埠10；其中，圍繞所述微處理器晶片還設置有一個解碼電路11，所述解碼電路如圖4所示，包括一個用作增量調製解碼的集成芯12（MC34115）、一個運算放大器13和一個用作低通濾波的集成晶片14（TP3057），集成晶片MC34115通過第一隔直電容C1連接STM32微處理器晶片的二進位編碼信號輸出接口，二進位編碼信號經集成晶片MC34115解碼後通過第二隔直電容C2連接集成晶片TP3057進行低通濾波，運算放大器的正極輸入端通過第三電容C3連接TP3057晶片的輸出端，運算放大器的正極輸入端同時連接一個由第一電阻R1和第二電阻R2並聯，兩個並連電阻的一端分別連接正負1.65伏電源VDD、-VDD組成的直流電平變換電路，將以1.65V電平對稱的交流信號變換為以0電平對稱的交流信號，運算放大器的負極輸入端與運算放大器的輸出端短路，解碼信號輸出電路的輸出端是一個解碼信號測試埠15。

實施例中：所述帶寬限制電路如圖5所示，包括一個用作濾波器的集成晶片16（TP3057）和一個運算放大器17，運算放大器的負極輸入端與輸出端短路，運算放大器的正極輸入端通過一個電容連接TP3057晶片的輸出端，運算放大器的正極輸入端同時連接一個由第三電阻R3和第四電阻R4並聯，兩個並聯電阻的一端分別與正1.65伏電源VDD和地GND連接組成的直流電平變換電路，帶限後的模擬信號經運算放大器驅動和電平變換後從運算放大器的輸出端輸出；運算放大器的輸出端連接至微處理器晶片的A/D轉換輸入接口，直流電平變換電路使得運算放大器的輸出信號從以0電平對稱的交流信號變換為以1.65V電平對稱的交流信號，1.65V作為STM32微處理器進行A/D變換的直流供電，所述音頻信號測試埠18通過一個電阻連接在TP3057晶片的輸出端。

實施例中：所述微處理器晶片還設置有連接示波器的二進位編碼波形輸出接口19。