用於並行turbo解碼的擴展turbo交織器的製作方法

2023-04-25 07:23:01

專利名稱：用於並行turbo解碼的擴展turbo交織器的製作方法
技術領域：
本發明的示例性而非限制性實施例一般地涉及無線通信系統、方法、設備和電腦程式，並且更具體地，涉及用於對用於前向糾錯的信道代碼進行解碼的技術。
背景技術：
本節旨在於提供在權利要求書中記載的本發明的背景或者環境。這裡的描述可以包括如下概念，這些概念可以被探求、但是未必是先前已經設想或者探求的概念。因此，除非這裡另有明示，在本節中描述的內容並非在本申請中的說明書和權利要求書之前的現有技術、也不因為包含於本節中而承認為現有技術。在無線通信系統在發送數據時的操作期間，有必要對用於前向糾錯的各種信道代碼進行解碼。這些保護髮送的信號免受幹擾並且也消除信號中的由幹擾引起的錯誤。一種廣泛使用的編碼方法是卷積編碼。在卷積編碼中，將由符號構成的待發送信號編碼成以原始信號與代碼多項式的卷積為基礎的碼字。卷積代碼取決於編碼速率和編碼多項式。編碼速率(k/n)是指產生的編碼符號的數目(η)與待編碼符號的數目(k)之比。根據卷積代碼進一步開發的一種編碼方法是也稱為turbo代碼的並行級聯卷積代碼PCCC。可以從兩個遞歸系統卷積編碼器和交織器生成PCCC。卷積編碼器可以相同或者不同。所得代碼包括與在編碼器輸入的符號直接對應的系統部分和作為並行卷積編碼器的輸出的兩個奇偶位分量。典型信道代碼(比如在3G系統和WiMAX中使用的信道代碼) 是turbo代碼、duo-turbo代碼和低密度奇偶位校驗(LDPC)代碼。各種不同無線通信系統將解碼器和交織器(有時稱為解交織器)運用於對信道代碼的解碼。相關解碼器經常設置於數據機(調製器/解調器)內，儘管在一些實施例中，它們可以是與數據機本身分離的硬體部件。隨著吞吐量增加，需要提供更快解碼。

發明內容
通過使用本發明的示例實施例來克服前述和其它問題，並且實現其它優點。在本發明的一個示例實施例中，提供一種方法，該方法包括為接收的碼字的系統 (軟)位生成第一分組存儲器空間地址；為接收的碼字的第一組(軟)編碼位生成第二分組存儲器空間地址，其中第一組編碼位包括遞增順序；並且為接收的碼字的第二組(軟)編碼位生成第三分組存儲器空間地址，其中第二組編碼位包括交織順序。該方法繼續通過使用第二分組存儲器空間中的地址訪問第一組(軟)編碼位來對接收的碼字的(第一)子碼字並行進行解碼並且輪流通過使用第三分組存儲器空間中的地址訪問第二組(軟)編碼位來對接收的碼字的另一(第二)子碼字並行進行解碼。在本發明的另一示例實施例中，提供一種裝置。該裝置包括存儲器，該存儲器包括第一分組存儲器空間地址，在第一分組存儲器空間地址處，存儲接收的碼字的系統 (軟)位；第二分組存儲器空間地址，在該第二分組存儲器空間地址處按照遞增順序存儲接收的碼字第一組(軟)編碼位；以及第三分組存儲器空間地址，在該第三分組存儲器空間地址處按照交織順序存儲接收的碼字的第二組(軟)編碼位。該裝置也包括第一解碼器 (例如第一解碼器模式)，配置成使用從第二分組存儲器空間取回的第一組(軟)編碼位對接收的碼字的(第一)子碼字並行進行解碼；以及第二解碼器(例如第二解碼器模式)，配置成與第一解碼器/模式輪流並且在對存儲器空間地址的並行訪問中(例如在子碼字內並行)使用從第三分組存儲器空間取回的第二組(軟)編碼位對接收的碼字的另一(第二) 子碼字進行解碼。在本發明的又一示例實施例中，提供一種存儲可執行指令程序的計算機可讀存儲器，這些可執行指令在由處理器執行時，執行與對碼字進行解碼有關的動作，這些動作包括為接收的碼字的系統位生成第一分組存儲器空間地址；為接收的碼字的第一組編碼位生成第二分組存儲器空間地址，其中第一組編碼位包括遞增順序；為接收的碼字的第二組編碼位生成第三分組存儲器空間地址，其中第二組編碼位包括交織順序；並且通過使用第二分組存儲器空間中的地址訪問第一組編碼位來對接收的碼字的子碼字並行進行解碼，並且輪流通過使用第三分組存儲器空間中的地址訪問第二組編碼位來對接收的碼字的另一子碼字並行進行解碼。在又一示例實施例中，提供一種包括存儲裝置(例如計算機可讀存儲器)和解碼裝置(例如兩個或者更多解碼器模式或者兩個或者更多解碼器)的裝置。存儲裝置用於存儲第一分組存儲器空間地址，存儲接收的碼字的系統位；第二分組存儲器空間地址，按照遞增順序存儲接收的碼字的第一組編碼位；以及第三分組存儲器空間地址，按照交織順序存儲接收的碼字的第二組編碼位。解碼裝置用於使用從第二分組存儲器空間取回的第一組編碼位對接收的碼字的子碼字並行進行解碼並且用於與對第一子碼字的解碼輪流並且在對存儲器空間地址的並行訪問中使用從第三分組存儲器空間取回的第二組編碼位對接收的碼字的另一子碼字進行解碼。


圖1示出了適合於在實施本發明的示例實施例時使用的各種電子設備的簡化框圖。圖加示出了發送器中的常規turbo編碼器布置。圖2b示出了將turbo碼字分割成七個內部部分。圖2c圖示了在將本發明的一個示例實施例應用於turbo交織器之後可以使用的示例並行訪問子turbo解碼器。圖3是來自圖1的發送器和接收器的更詳細示意圖。圖如是示出了根據本發明一個示例實施例的兩個擴展地址空間的更多細節的示意圖。圖4b示出了根據本發明一個示例實施例的如下原理，該原理用於擴展turbo交織器，從而擴展交織器可以與圖如中的擴展地址空間協作。圖如是示出了根據本發明示例實施例的將四元訪問用於解碼來填充交織器的擴展存儲器空間的四種不同情況的表。圖4d是示出了根據本發明示例實施例的將8元訪問用於解碼來填充交織器的擴展存儲器空間的八種不同情況的表。
圖5是圖示了根據本發明示例實施例的方法操作和在計算機可讀存儲器上實施的電腦程式指令的執行結果的過程流程圖。
具體實施例方式根據這裡呈現的本發明示例實施例的turbo交織器可以運用於使用無線協議(如例如3G (例如cdma2000、寬帶碼分多址(WCDMA))、WiMAX (全球微波訪問互操作性)、LTE和高速下行/上行分組訪問(HSDPA/HSUPA))來操作的網絡中。本發明的實施例並不限於特定無線協議，並且可以運用於行動裝置/用戶設備和/或諸如基站/節點B等網元中。在turbo解碼器中，內部並行處理/訪問的程度可以是二的冪、也就是η = 2m，其中m=l、2、3等等。turbo交織器的長度可以不是應用的並行處理程度的倍數。然後問題是如何將turbo交織器的長度調節成並行處理程度的倍數。另外，尾部數據值需要特別關注，因為它們不在turbo交織器的範圍內。本發明的示例實施例涉及將turbo交織器的長度調節成並行處理程度的倍數。這樣的示例實施例用於高速數據連接的turbo解碼器、比如具有幹擾消除的基於3G系統(例如3GPP TS 25.212)的解碼器。該規範規定從40至5114 的5075個turbo交織器。需要用尾部數據值將它們調節成並行處理程度η的倍數。本發明的示例實施例構造長度為η(並行處理/訪問程度)的倍數的輔助turbo 交織器，從而兩組尾部樣本在不同η元組中。然後有可能用擴展turbo交織器求解並行訪問爭用並且同時恰當對待尾部數據值。另外，可以用相同方式對turbo代碼的兩個子碼字進行解碼。先考慮圖1，該圖示出了發送器10和接收器12，該發送器和接收器作為本發明的實施例可以運用於其中的示例環境。發送器10和接收器12藉助無線電信道11來通信。發送器10包括控制器(比如計算機或者數據處理器(DP)) 10A，計算機可讀存儲器介質(實施為存儲計算機指令程序(PROG) 10C的存儲器(MEM) 10B)以及用於經由一個或者多個天線 (在圖1中示出了一個天線)來與發送器12雙向無線通信的適當射頻(RF)收發器10D。發送器10還包括作為非限制例子可以是話音編碼器的數據源10G。數據源10G的輸出提供向信道編碼器10E施加的信號，該信道編碼器在這一情況下為卷積編碼器、優選為turbo編碼器。從信道編碼器10E輸出的編碼符號向調製器10-F施加，其以已知方式調製信號。然後向射頻RF前端10D施加調製信號，在該RF前端放大並且藉助天線向無線電路徑11發送該信號。在某些實施例中，調製器10F可以併入於RF前端10D中。在無線電路徑11上，信號受到幹擾和噪聲。接收器12也包括控制器(比如計算機或者數據處理器(DP) 12A)、計算機可讀存儲器介質(實施為存儲計算機指令程序 (PROG) 12C的存儲器(MEM) 12B)以及用於經由一個或者多個天線(未示出)來與發送器10 通信的適當RF收發器12D。接收器12從它的天線接收信號並且向射頻前端12D和解調器 12F施加該信號(與發送器一樣，接收器12中的解調器在一些實施例中可以是RF前端12D 的部分)。向信道解碼器12E施加解調信號，根據下文詳述的本發明示例實施例在該信道解碼器對信號進行解碼。從解碼器12E向接收器的其它部件(未示出)進一步施加解碼信號。在一個實施例中，發送器和接收器之一實施為用戶設備UE，而發送器和接收器中的另一個實施為訪問節點、如例如基站、WLAN訪問點等。在另一實施例中，發送器和接收器均實施為UE。假設PROG IOC和12C中的至少一個包括如下程序指令，這些程序指令在由關聯DP 執行時，使設備能夠根據如下文將更具體討論的本發明示例實施例來操作。也就是說，可以至少部分通過可由發送器10的DP IOA和/或接收器12的DP 12A 執行的計算機軟體或者通過硬體或者通過軟體與硬體(以及固件)的組合來實施本發明的示例實施例。一般而言，發送器10和/或接收器12的各種實施例可以包括但不限於蜂窩電話、 具有無線通信能力的個人數字助理(PDA)、具有無線通信能力的可攜式計算機、具有無線通信能力的圖像捕獲設備如數字相機、具有無線通信能力的遊戲設備、具有無線通信能力的音樂存儲和回放裝置、允許無線網際網路訪問和瀏覽的網際網路裝置以及併入這樣的功能的組合的可攜式單元或者終端。計算機可讀MEM IOB和12B可以是適合於本地技術環境的任何類型並且可以使用任何適當數據存儲技術(比如基於半導體的存儲器設備、快閃記憶體、磁存儲器設備和系統、光學存儲器設備和系統、固定存儲器和可拆卸存儲器)來實施。DP IOA和12A可以是適合於本地計算環境的任何類型並且可以包括作為非限制例子的通用計算機、專用計算機、微處理器、數位訊號處理器(DSP)和基於多核處理器架構的處理器中的一種或者多種。圖加圖示了典型turbo編碼器的結構的更多細節。編碼器包括兩個編碼器200、 202和T表示的交織器204。這樣向編碼器輸出施加待編碼信號(來自發送器數據源10G)。 這一分量稱為代碼的系統部分S。這樣向第一編碼器A 200和交織器204施加待編碼信號。 向第二編碼器B 202施加交織信號。第一編碼器200的輸出信號Pl和第二編碼器202的輸出信號P2稱為代碼的奇偶位分量；Pl為遞增順序的奇偶位而P2為交織順序的奇偶位。 遞增順序是位進入編碼器A 200的地址順序。交織順序是位進入編碼器B 202的順序。編碼器A和B可以相同或者不同。它們具有現有技術的結構。除了系統分量S 220以及奇偶位分量Pl 222和P2 224之外，兩個turbo編碼器在分量編碼器返回到零狀態時輸出兩組尾部位2沈、2觀和230、232。將兩個turbo編碼器200、202逐個取讀成零狀態，從而一個 turbo編碼器在另一個被取讀成零狀態時被禁用。例如在3GPP TS 25. 212中說明關於一種用於將編碼器取讀成零狀態的方法的更多細節。假設待編碼原始信號&等於N位(k = 0、l、2*"、N-l)並且有每個編碼器200、 202添加的三個尾部位。換而言之，每個分量編碼器為8態系統遞歸卷積編碼器。發送的碼字可以如圖2b中所示視為在七個部分或者分量中。系統分量，該分量為未編碼系統位 Sk 220並且長度為N位；來自第一編碼器200的遞增順序的系統尾部部分226，該部分由 Slail ;N> Slail ;N+1和&山，2表示的三位構成；來自第二編碼器202的交織順序系統尾部部分 232，該部分由N+3、N+5表示的三位構成；遞增順序的奇偶位分量，該分量為來自第一編碼器200的輸出位Plk 222並且長度為N位；來自第一編碼器200的遞增順序的奇偶位尾部部分228，該部分的長度為三位並且由PlTail:N、PlTail:N+1和PlTail:N+2表示； 交織順序的奇偶位分量，該分量為來自第二編碼器202的輸出位P2k 2 並且長度也為N 位；以及來自第二編碼器202的交織順序的奇偶位尾部部分230，該部分的長度為三位並且由P2Tail:N、P2Tail:N+1和P2Tail:N+2表示。發送器在turbo編碼之後具有的全碼字然後長度為 (N)+ (3)+ (3)+ (N)+ (3)+ (N)+ (3) = 3N+12，其中不同分量的長度以與如上文說明的順序相同的順序並且編碼率為N/(3N+12)。在圖2b中圖示了碼字的七個分量。發送器還可以在發送碼字之前進一步處理它。根據分量編碼器可知turbo碼字可以由兩個子碼字構成。第一子碼字為遞增順序的系統位220、奇偶位222、系統尾部位2 和奇偶位尾部位228。第一子碼字由第一編碼器200生成。第二子碼字為交織順序的系統位(在圖2b中未示出)、奇偶位224、系統尾部位232和奇偶位尾部位230。第二子碼字由第二編碼器202生成。忽略並且因此未發送交織系統位&[k]，因為可以通過交織根據遞增順序的系統位重新生成它們。圖3在平面圖(左)和截面圖(右)中圖示了實施為UE的示例發送器10和/或接收器12的更多細節。本發明的示例實施例可以實施於這些更多具體功能的部件之一或者某一組合中。在圖3，UE具有圖形顯示接口 20和用戶接口 22，該用戶接口圖示為鍵區、 但是理解為也涵蓋在圖形顯示接口 20的觸屏技術和在麥克風M接收的語音識別技術。功率致動器沈控制設備由用戶接通和關斷。示例UE 10可以具有表示為面向前方(例如用於視頻呼叫)的相機觀、但是取而代之或者除此之外還可以面向後方(例如用於捕獲圖像和視頻進行本地儲存)。相機觀由快門致動器30並且可選地由縮放致動器30控制，該縮放致動器可以代之以在相機觀未處於活躍模式時作為用於揚聲器34的音量調節來工作。在圖3的截面圖內可見通常用於蜂窩通信的多個發送/接收天線36。天線36可以是用於與UE中的其它無線電一起使用的多頻帶。用於天線36的可操作地平面由影線表示為跨域UE機殼所包圍的整個空間，儘管在一些實施例中地平面可以限於比如在功率晶片38形成於其上的印刷布線板上設置的更小區域。功率晶片38控制對發送的信道和/或越過同時發送的天線(其中使用空間分集)的功率放大並且放大接收的信號。功率晶片38 向射頻(RF)晶片40輸出放大的接收信號，該RF晶片解調和下變頻該信號用於基帶處理。 基帶(BB)晶片42檢測信號，該信號然後被轉換成位流並且最終被解碼。針對在裝置10中生成並且從該裝置發送的信號相反出現相似處理。去往和來自相機觀的信號穿過對各種圖像幀進行編碼和解碼的圖像/視頻處理器44。也可以存在單獨音頻處理器46，該處理器控制去往和來自揚聲器34和麥克風M的信號。如用戶接口晶片50控制的那樣從幀存儲器48刷新圖形顯示接口 20，該用戶接口晶片可以處理去往和來自顯示接口 20的信號和/或還處理來自鍵區22和別處的用戶輸入。UE 10的某些實施例也可以包括一個或者多個輔助無線電、比如無線區域網無線電WLAN 37和藍牙 無線電39，該輔助無線電可以併入片上天線或者耦合到片外天線。各種存儲器遍布該裝置、比如隨機存取存儲器RAM 43、只讀存儲器ROM 45以及在一些實施例中為可拆卸存儲器(比如各種程序IOC存儲於其上的所示記憶卡47)。UE 10內的所有這些部件通常由可攜式電源如電池49供電。前述處理器38、40、42、44、46、50如果實施為發送器10或者接收器12 (任一個可以是UE或者網絡接入節點/中繼節點)中的單獨實體可以在與主處理器10A、12A的從屬關係下操作，該該主處理器然後可以與它們有主控關係。本發明的實施例與基帶處理器42 最相關，儘管注意其它實施例無需設置於此而是可以被設置遍及如圖所示各種晶片和存儲器或者設置於將上文針對圖3描述的一些功能描述的另一處理器內。圖3的這些各種處理器中的任何或者所有處理器存取可以與處理器一起在晶片上或者與之分離的各種存儲器中的一個或者多個存儲器。當發送器10和/或接收器12實施為可以具有塔裝天線陣列而不是在圖3所示兩個天線的網絡接入節點時也可以設置與通過比微微網更廣的網絡的通信有關的相似具體功能部件(例如部件36、38、40、42-45和47)。注意上文描述的各種晶片(例如38、40、42等)可以組合成比描述的數目更少的數目，並且在更緊湊情況下，可以全部物理實施於單個晶片內。通常，接收器12處理接收的信號，從而它能夠檢測和重建發送器在若干編碼步驟 (其中一個編碼步驟可以是turbo編碼器)之後發送的原始數據位。turbo編碼的逆操作是如下turbo解碼，接收器可以執行該turbo解碼以根據接收的數據推斷原始數據位。通常用如下軟位代表接收的碼字，這些軟位是用於每個接收數據位的量化值。因此可以在接收器用軟值代表發送器的碼字的位。一種用於對turbo編碼數據進行解碼的常用算法稱為 MaxLogApp0 MaxLogApp算法的指導原則是對turbo碼字的兩個子碼字輪流進行解碼並且根據子碼字和先前外賦值導出將作為向下一輪子解碼的輸入來傳遞的新外賦值。在圖2c 中用並行數據訪問的蝴蝶網絡BFN示出了這樣的子碼字解碼器。當應用具有內部並行處理/訪問的turbo解碼器時必須求解按照兩個訪問順序的並行訪問爭用遞增順序和交織順序。可以在2007年6月4日提交並且標題為「Multiple Access for Parallel Turbo Decoder」的第11/810，119號共有美國專利申請中看到就這一點而言的相關教導。然而， turbo交織器的長度可以不是應用的並行處理的程度的倍數，即，N興cn，c是常數並且η = 2m，其中m= 1，2，3並且依次類推。此外，有利的是同時考慮接收到的turbo碼字的軟尾部位。圖如描繪了用於擴展原始遞增順序的地址空間的布置。按照遞增順序的系統尾部位416的地址空間跟隨系統位& (這些位未穿過圖2中所示發送器10的任一編碼器200、 202)的地址444。系統位&的地址數目410為N。如果最後尾部樣本的η元組未滿，則額外數據值420可以用來填充η元組直至數據值的下一 η元組開始。N1表示第一擴展地址空間412的長度。按照交織順序的系統尾部位的地址空間418從下一空閒η元組開始跟隨按照遞增順序的系統尾部位的地址。也在該情況下，如果需要，通過額外數據值422來填充最後的η元組。第二擴展地址空間400的長度由隊來表示。在兩個擴展地址空間中可以有未用儲存器空間(因為長度N對於不同碼字可以不同)，在該情況下，在這些擴展地址空間的全長度內有由額外數據值佔據填充直至數據值的下一η元組開始的附加存儲器空間，其中 η為並行訪問程度。原始地址空間410具有N個地址，第一擴展地址空間412具有N1個地址，而第二擴展地址空間400具有隊個地址。因而第一和第二地址空間的長度N1和N2為應用的並行處理程度的倍數，也就是說，對於一些常數C1和C2而言N1 = C1Ii並且N2 = c2n。 另夕KNSN1SNy —般而言，可以通過以下過程計算數目&和隊。數目N1為最小整數， 從而N1為並行處理/訪問程度的倍數並且N1-N大於或者等於子碼字的尾部位的最大數目。 數目N2為最小整數，從而N2為並行處理/訪問程度的倍數並且N2-N1大於或者等於子碼字的尾部位的最大數目。由於遞增順序的子碼字以遞增順序的尾部數據值為終結，所以可以使用N1個地址的第一擴展地址空間來執行對遞增順序的子碼字的解碼。下一步驟是擴展 turbo交織器以與第一和第二擴展地址空間匹配。具體而言，要求擴展turbo交織器能夠恰當取讀原始交織子碼字的數據值和交織尾部值，用於對交織順序的子碼字的解碼。圖4b圖示了擴展長度的交織器的地址空間和填充這些地址空間的值的布置。假設如下用於如下數據機的並行訪問turbo解碼器作為具體而非限制例子，該數據機支持3G無線系統(例如3GPPTS 25. 212)。如果常規turbo交織器T的長度表示為N 430 並且還假設有向每個編碼子碼字(從如圖加中的編碼器輸出的整個碼字的每個分量)附加的三個尾部位，則可以將擴展交織器TE的長度表示為N2434。因而擴展(turbo)交織器 TE應用於第二擴展地址空間。N為系統位的整數數目(在圖加的鏈路&上輸出的數目)。擴展長度隊434的交織器TE的地址的實際數目依賴於運用的並行訪問程度、尾部位數並且如下文更具體描述的那樣也依賴於長度N。如在圖4b所見，原始turbo交織器440 的N個地址放置於擴展長度為總長度隊的交織器TE的前N個地址位置430。在原始交織器地址空間的長度為N的部分430之後是長度為N2-N的另一部分436。然後在緊接於原始交織器之後的位置放置按照交織順序的尾部值442和一些額外值446的地址以將η元組填滿。在那些地址之放置按照遞增順序的尾部值444和另一組可能額外值448的地址以將η 元組填滿。圖4b中的長度N1和N2分別等於圖如中的第一和第二擴展地址空間的長度。如上文指出的那樣，具有內部並行處理/訪問的turbo解碼器需要求解按照兩個訪問順序的並行訪問爭用遞增順序和交織順序。現在已經限定具有如下長度隊的兩類擴展地址方案，該長度為並行處理程度的倍數。因此可以例如通過調用2007年6月4日提交並且標題為"Multiple Access for Parallel Turbo Decoder，，的第 11/810，119 號美國專利申請的方法，用第二擴展地址空間和擴展turbo交織器建立η元組並行訪問turbo解碼器。並行訪問子turbo解碼器可以應用用於對遞增順序的子碼字進行解碼的第一擴展地址空間412並且應用擴展交織器TE直至第N1個地址432。因而並行訪問子turbo解碼器將 N2地址之中的N1個地址用於數據訪問。這樣做的原因在於生成兩類尾部位而未使用原始 turbo交織器這樣的事實。如果用η元組並行訪問恰當解碼，則遞增順序的值& 220,226 在順序上匹配於從發送器10的第一編碼器200輸出的那些奇偶位值222、2觀而交織順序的值和232在順序上匹配於從發送器10的第二編碼器202輸出的那些奇偶位值224、 230。從圖4b可見，對於範圍為0、1、2、…、N-I的原始(turbo)交織器存儲器地址，擴展長度的turbo交織器434等於T (對於i = 0、1、2、…、N_l，TE[i] =T[i])。交織順序的子碼字的系統尾部數據值的地址如在442所見恰好放在N個系統數據值的地址之後。換而言之，假設三個尾部位，對於k = 0、l、2，TE[N+k] =Ni+k。如果需要則插入一些額外數據地址值446以將最後的η元組填滿。在圖4b中，這些額外數據值將是向標號446所示存儲器空間中插入的空值。然後，如在圖4b的標號444所示，按照對於k = 0、1、2(也假設三個尾部位)而言，TE[Ni+k] =N+k，從下一空閒η元組開始放入遞增順序的子碼字的系統尾部數據值的地址。如果需要，則也插入一些額外數據值以將最後η元組填滿，這些數據值在圖 4b中將為存儲器空間中的在444右側、但是仍然在擴展長度的交織器434的總長度隊內的空值448。分配額外空地址有若干可能性。所有可能性必須滿足擴展長度的turbo交織器 TE具有逆交織器這樣的要求。作為具體例子，先考慮並行訪問程度為η = 2的情況。當並行訪問程度為二時基於系統位數N有兩種情況待考慮在N為偶數時和在N為奇數時。如果N為偶數時，擴展交織器TE的總長度434Ν2為N2 = Ν+8並且N1 = Ν+4。因此， 交織順序的軟尾部位的三個地址由TE[N+k] = N^k = N+4+k(對於k = 0、1、2)給定；而遞增順序的軟尾部位的三個地址為TE[Ni+k] = N+k(對於k = 0、1、2)。在這一情況下需要兩
1個空地址以將剩餘2元組填滿。可以按照TE[N+3] = K+3 = N+7設置遺漏空地址，並且可以按照TE[Ni+3] =N+3給定其它遺漏空地址。其它重置兩個空地址的可能性為TE[N+3]= N+3和TEtN^S] = Ni+3 = N+7。當N為奇數時，TE的總長度為N2 = N+7和N1 = N+3。擴展 turbo交織器的後七個值為TE[N+k]=貼3+1^(對於1^ = 0、1、幻；以及TEtN1+k] =N+k(對於k = 0、1、2)和按照TE[N+6] = N+6的空地址。這些給定用於尾部位的遞增順序和交織順序的地址，從而訪問範圍為{0，1，…，NJ的擴展長度交織器434的相應組442、446的在圖2c中的2元組並行訪問子解碼器可以按照恰當順序讀取恰當尾部值以便對它們的相應子碼字輪流進行解碼。在下表1中概括針對n = 2元組訪問的交織器擴展部分的值。在表1中用黑體字示出了交織順序的軟尾部位的地址。在表1中用斜體字示出了遞增順序的軟尾部位的地址。
權利要求
1.一種方法，包括為接收的碼字的系統位生成第一分組存儲器空間地址；為所述接收的碼字的第一組編碼位生成第二分組存儲器空間地址，其中所述第一組編碼位包括遞增順序；為所述接收的碼字的第二組編碼位生成第三分組存儲器空間地址，其中所述第二組編碼位包括交織順序；以及通過使用所述第二分組存儲器空間中的地址訪問所述第一組編碼位來對所述接收的碼字的子碼字並行進行解碼，並且輪流通過使用所述第三分組存儲器空間中的地址訪問所述第二組編碼位來對所述接收的碼字的另一子碼字並行進行解碼。
2.根據權利要求1所述的方法，其中所述編碼位包括軟尾部位，並且所述存儲器空間地址設置於交織器內，從而所述第三分組中的所述軟尾部位的地址落在所述第二分組中的所述軟尾部位的地址與所述第一分組中的所述系統位的地址之間。
3.根據權利要求1或2中的任一權利要求所述的方法，其中所述第一分組的地址在交織器內的位置0、1、…、N-I處，所述第三分組的地址在所述交織器內的位置N、N+1、…、 N1-I處，而所述第二分組的地址在所述交織器內的位置K、K+1、…、N2-I處，其中N1為最小整數，從而N1為並行處理/訪問程度的倍數；並且N1-N大於或者等於所述子碼字的尾部位的最大數目；並且其中N2為最小整數，從而N2為並行處理/訪問程度的倍數；並且N2-N1大於或者等於所述子碼字的尾部位的最大數目。
4.根據權利要求3所述的方法，其中存儲於所述存儲器空間的所述第三分組中的軟尾部位的地址在所述交織器內的位置N、N+UN+2處，而存儲於所述存儲器空間的所述第二分組中的軟尾部值的地址在所述交織器內的位置NpNi+LNi+2處。
5.根據權利要求1或2中的任一權利要求所述的方法，其中在兩重並行訪問中對所述子代碼字進行解碼；有N個系統軟位；對於N為偶數的情況而言，N1 = N+4並且所述存儲器空間的長度N2等於N+8 ；並且對於N為奇數的情況而言，N1 = N+3並且存儲器空間的長度 N2等於N+7 ；並且其中存儲於所述存儲器空間的所述第三分組中的軟尾部位的地址在所述交織器內的位置N、N+1、…、N2-5處，而存儲於所述存儲器空間的所述第二分組中的所述軟尾部值的地址在所述交織器內的位置N2-4、N2-3、…、N2-I處。
6.根據權利要求1或2中的任一權利要求所述的方法，其中在四重並行訪問中對所述子碼字進行解碼；有N個系統位；所述存儲器空間的長度N1和長度隊選自於以下之一對於 N mod 4 = 2 的情況，N1 = N+6 並且 N2 = N+10 ；對於N mod 4 = 3的情況，N1 = N+5並且N2 = N+9 ；對於N mod 4 = 0的情況，N1 = N+4並且N2 = N+8 ；並且對於N mod 4 = 1的情況，N1 = N+3並且N2 = N+7 ；並且其中存儲於所述存儲器空間的所述第三分組中的軟尾部位的地址在交織器內的位置N、N+1、…、隊-5處，而存儲於所述存儲器空間的所述第二分組中的所述軟尾部位的地址在所述交織器內的位置N2-4、N2-3、…、N2-I處。
7.根據權利要求1或2中的任一權利要求所述的方法，其中在八重並行訪問中對所述子碼字進行解碼；有N個系統位；所述存儲器空間的長度N1和長度隊選自於以下之一對於 N mod 8 = 0 的情況，N1 = N+8 並且 N2 = N+16 ； 對於 N mod 8 = 1 的情況，N1 = N+7 並且 N2 = N+15 ； 對於 N mod 8 = 2 的情況，N1 = N+6 並且 N2 = N+14 ； 對於 N mod 8 = 3 的情況，N1 = N+5 並且 N2 = N+13 ； 對於 N mod 8 = 4 的情況，N1 = N+4 並且 N2 = N+12 ； 對於 N mod 8 = 5 的情況，N1 = N+3 並且 N2 = N+11 ； 對於N mod 8 = 6的情況，N1 = N+10並且N2 = N+18 ；並且對於 N mod 8 = 7 的情況，N1 = N+9 並且 N2 = N+17 ；並且其中存儲於所述存儲器空間的所述第三分組中的軟尾部位的地址在交織器內的位置N、N+1、…、隊-9處，而存儲於所述存儲器空間的所述第二分組中的軟尾部位的地址在所述交織器內的位置N2-S、N2-7、…、N2-I處。
8.一種裝置，包括存儲器，包括第一分組存儲器空間地址，在該第一分組存儲器空間地址處存儲接收的碼字的系統位；第二分組存儲器空間地址，在該第二分組存儲器空間地址處按照遞增順序存儲所述接收的碼字的第一組編碼位；以及第三分組存儲器空間地址，在該第三分組存儲器空間地址處按照交織順序存儲所述接收的碼字的第二組編碼位；第一解碼器，配置成使用從所述第二分組存儲器空間取回的所述第一組編碼位對所述接收的碼字的子碼字並行進行解碼；以及第二解碼器，配置成與所述第一解碼器輪流並且在對所述存儲器空間地址的並行訪問中，使用從所述第三分組存儲器空間取回的所述第二組編碼位對所述接收的碼字的另一子碼字進行解碼。
9.根據權利要求8所述的裝置，其中編碼位包括軟尾部位，並且所述存儲器空間的地址設置於交織器內，從而所述第三分組中的所述軟尾部位的地址落在所述第二分組中的所述軟尾部位的地址與所述第一分組中的所述系統位的地址之間。
10.根據權利要求8或9中的任一權利要求所述的裝置，其中所述第一分組的地址在交織器內的地址0、1、…、N-I處，所述第三分組的地址在所述交織器內的位置N、N+1、…、 N1-I處，而所述第二分組的地址在所述交織器內的位置K、K+1、…、N2-I處，其中N1為最小整數，從而N1為並行處理/訪問程度的倍數；並且N1-N大於或者等於所述子碼字的尾部位的最大數目；並且其中N2為最小整數，從而N2為並行處理/訪問程度的倍數；並且N2-N1大於或者等於所述子碼字的尾部位的最大數目。
11.根據權利要求10所述的裝置，其中存儲於所述存儲器空間的所述第三分組中的軟尾部位的地址在所述交織器內的位置N、N+UN+2處，而存儲於所述存儲器空間的所述第二分組中的軟尾部值的地址在所述交織器內的位置&、&+1、&+2處。
12.根據權利要求8或9中的任一權利要求所述的裝置，其中所述第一和第二解碼器被配置成在兩重並行訪問中對所述子碼字進行解碼；有N個系統軟位；對於N為偶數的情況而言,N1 = N+4並且所述存儲器空間的長度N2等於N+8 ；對於N為奇數的情況而言，N1 = N+3並且存儲器空間的長度N2等於N+7 ；並且其中存儲於所述存儲器空間的所述第三分組中的軟尾部位的地址在所述交織器內的位置N、N+1、…、N2-5處，而存儲於所述存儲器空間的所述第二分組中的所述軟尾部值的地址在所述交織器內的位置N2-4、N2-3、…、N2-I處。
13.根據權利要求8或9中的任一權利要求所述的裝置，其中所述第一和第二解碼器被配置成在四重並行訪問中對所述子碼字進行解碼；有N個系統位；所述存儲器空間的長度 N1和長度隊選自於以下之一對於 N mod 4 = 2 的情況，N1 = N+6 並且 N2 = N+10 ； 對於N mod 4 = 3的情況，N1 = N+5並且N2 = N+9 ； 對於N mod 4 = 0的情況，N1 = N+4並且N2 = N+8 ；並且對於N mod 4 = 1的情況，N1 = N+3並且N2 = N+7 ；並且其中存儲於所述存儲器空間的所述第三分組中的軟尾部位的地址在交織器內的位置N、N+1、…、隊-5處，而存儲於所述存儲器空間的所述第二分組中的所述軟尾部位的地址在所述交織器內的位置N2-4、N2-3、…、N2-I處。
14.根據權利要求8或9中的任一權利要求所述的裝置，其中所述第一和第二解碼器被配置成在八重並行訪問中對所述子碼字進行解碼；有N個系統位；所述存儲器空間的長度 N1和長度隊選自於以下之一對於 N mod 8 = 0 的情況，N1 = N+8 並且 N2 = N+16 ； 對於 N mod 8 = 1 的情況，N1 = N+7 並且 N2 = N+15 ； 對於 N mod 8 = 2 的情況，N1 = N+6 並且 N2 = N+14 ； 對於 N mod 8 = 3 的情況，N1 = N+5 並且 N2 = N+13 ； 對於 N mod 8 = 4 的情況，N1 = N+4 並且 N2 = N+12 ； 對於 N mod 8 = 5 的情況，N1 = N+3 並且 N2 = N+11 ； 對於N mod 8 = 6的情況，N1 = N+10並且N2 = N+18 ；並且對於 N mod 8 = 7 的情況，N1 = N+9 並且 N2 = N+17 ；並且其中存儲於所述存儲器空間的所述第三分組中的軟尾部位的地址在交織器內的位置N、N+1、…、隊-9處，而存儲於所述存儲器空間的所述第二分組中的軟尾部位的地址在所述交織器內的位置N2-S、N2-7、…、N2-I處。
15.一種存儲可執行指令程序的計算機可讀存儲器，所述可執行指令在由處理器執行時，執行與對碼字進行解碼有關的動作，所述動作包括為接收的碼字的系統位生成第一分組存儲器空間地址；為所述接收的碼字的第一組編碼位生成第二分組存儲器空間地址，其中所述第一組編碼位包括遞增順序；為所述接收的碼字的第二組編碼位生成第三分組存儲器空間地址，其中所述第二組編碼位包括交織順序；並且通過使用所述第二分組存儲器空間中的地址訪問所述第一組編碼位來對所述接收的碼字的子碼字並行進行解碼，並且輪流通過使用所述第三分組存儲器空間中的地址訪問所述第二組編碼位來對所述接收的碼字的另一子碼字並行進行解碼。
16.根據權利要求15所述的計算機可讀存儲器，其中所述編碼位包括軟尾部位，並且所述存儲器空間地址設置於交織器內，從而所述第三分組中的所述軟尾部位的地址落在所述第二分組中的所述軟尾部位的地址與所述第一分組中的所述系統位的地址之間。
17.根據權利要求15或16中的任一權利要求所述的計算機可讀存儲器，其中所述第一分組的地址在交織器內的位置0、1、…、N-I處，所述第三分組的地址在所述交織器內的位置N、N+1、…、N1-I處，而所述第二分組的地址在所述交織器內的位置Np K+1、…、N2-I 處，其中N1為最小整數，從而N1為並行處理/訪問程度的倍數；並且N1-N大於或者等於所述子碼字的尾部位的最大數目；並且其中N2為最小整數，從而N2為並行處理/訪問程度的倍數；並且N2-N1大於或者等於所述子碼字的尾部位的最大數目。
18.根據權利要求17所述的計算機可讀存儲器，其中存儲於所述存儲器空間的所述第三分組中的軟尾部位的地址在所述交織器內的位置Ν、Ν+1、Ν+2處，而存儲於所述存儲器空間的所述第二分組中的軟尾部值的地址在所述交織器內的位置&、&+1、&+2處。
19.根據權利要求15或者16中的任一權利要求所述的計算機可讀存儲器，其中在兩重並行訪問中對所述子碼字進行解碼；有N個系統軟位；對於N為偶數的情況而言，N1 = N+4 並且所述存儲器空間的長度N2等於N+8 ；並且對於N為奇數的情況而言，N1 = N+3並且存儲器空間的長度隊等於N+7;並且其中存儲於所述存儲器空間的所述第三分組中的軟尾部位的地址在所述交織器內的位置N、N+1、…、N2-5處，而存儲於所述存儲器空間的所述第二分組中的所述軟部位值的地址在所述交織器內的位置N2-4、N2-3、…、N2-I處。
20.根據權利要求15或者16中的任一權利要求所述的計算機可讀存儲器，其中在四重並行訪問中對所述子碼字進行解碼；有N個系統位；所述存儲器空間的長度N1和長度隊選自於以下之一對於 N mod 4 = 2 的情況，N1 = N+6 並且 N2 = N+10 ；對於N mod 4 = 3的情況，N1 = N+5並且N2 = N+9 ；對於N mod 4 = 0的情況，N1 = N+4並且N2 = N+8 ；並且對於N mod 4 = 1的情況，N1 = N+3並且N2 = N+7 ；並且其中存儲於所述存儲器空間的所述第三分組中的軟尾部位的地址在交織器內的位置N、N+1、…、隊-5處，而存儲於所述存儲器空間的所述第二分組中的所述軟尾部位的地址在所述交織器內的位置N2-4、N2-3、…、N2-I處。
全文摘要
為接收的碼字的系統位生成第一分組存儲器空間地址；為接收的碼字的第一組編碼位生成第二分組存儲器空間地址，其中第一組編碼位包括遞增順序；並且為接收的碼字的第二組編碼位生成第三分組存儲器空間地址，其中第二組編碼位包括交織順序。通過使用第二分組存儲器空間中的地址訪問第一組編碼位來對接收的碼字的子碼字並行進行解碼。輪流通過使用第三分組存儲器空間中的地址訪問第二組編碼位來對接收的碼字的另一子碼字並行進行解碼。也詳述一種裝置和存儲電腦程式的存儲器。
文檔編號H03M13/29GK102405599SQ201080017424
公開日2012年4月4日 申請日期2010年2月18日 優先權日2009年2月19日
發明者E·J·尼米南 申請人:諾基亞公司