水聲通信處理平臺的製作方法

2023-04-26 02:57:21

專利名稱：水聲通信處理平臺的製作方法
技術領域：
本發明涉及一種用於實時水聲通信的新型處理平臺結構。(二) 背景技術水聲通信是利用水聲信道進行數據或控制信息的傳輸。水聲通信的歷史可以追 溯到1914年，水聲電報系統研製成功，可以看作是水下無線通信的雛形。真正有可 靠性保證的水聲模擬通信系統出現在二戰之後，系統採用了調製技術，用於潛艇間 的通信。1945年，美國研製出第一套運行良好的水下電話系統，用於潛艇間的通信。 但是該時期的水聲通信系統結構性能較低，通信技術不完善，作用距離短，遠遠不 能滿足實時水聲通信的要求。在近20年間，隨著其它通信領域的飛速發展，水聲通 信技術取得了長足的進步。各種通信技術，如擴頻技術、相位相干檢測、自適應均 衡技術、OFDM技術等都在水聲通信系統中得到了廣泛的應用。例如美國西北大學和 冊OI海洋研究所聯合研製了一種採用絕對相位相干調製QPSK的系統。英國 Birmingham大學提出的方法是使用長發射陣，激勵單條傳播路徑，同時使用接收陣 來抵消剩餘的碼間幹擾。中科院聲學所研製出採用QPSK調製和DFE的樣機，樣機中 還採用空間分集和糾錯編碼，該樣機己經進行了湖試。但是這些技術大多都停留在 仿真試驗階段，而且所採用的水聲通信技術比較落後，通信系統功能結構簡單，對 目前實時高速水聲通信的要求來說，遠遠不夠。2004年美國WH0I海洋研究所成功研 制一種用於多平臺的水聲通信和導航系統，這是一個密集的、低電壓、微型水聲通 信數據機和導航系統。它由模擬輸入輸出、通信和導航軟體系統、串行通信端 口、 A/D精度12Bit、浮點C6713處理晶片等組成，採用FH-FSK調製方式，這是目前水 聲通信系統中比較完整的水下數據機。雖然近年來水聲通信技術有了很快的進步，但是總的針對目前水聲通信系統來 說，還存在幾個明顯的不足首先目前的水聲通信技術國內國外成型的系統不多， 並且所使用的水聲通信調製解調技術都比較落後，更談不上把水聲通信技術很好的 實際應用了；其次目前出現的水聲通信系統主要完成水下簡單通信任務，模數採樣 精度低，使用低速率的串口通信，不適合實時、高速水聲通信；再次針對目前新的水聲通信技術面臨的運算量大、實時性強、高速度等要求，現在的水聲通信機系統 處理能力大多遠遠不能滿足需求。
發明內容本發明的目的在於提供一種可以方便的用於水下通信機和水下通信網等水下 通信系統的水聲通信處理平臺。 本發明的目的是這樣實現的它包括現場可編程邏輯器件FPGA2，處理板前端模數轉換電路1通過--組數據 總線以並行接口方式和FPGA2的通用I/O 口相連，處理板前端D/A8數模轉換晶片 通過並行數據線和FPGA2的通用I/O 口連接，DSP3通過片內外設EMIFA接口的數據 總線和FPGA2相連，EMIFA接口的片選、讀寫控制線、部分地址線都和FPGA2的通 用I/O相連，128M的兩片DDR2 13外部動態存儲器(SDRAM)通過數據總線和DSP3 片上DDR2專用控制接口相連，網絡傳輸模塊4的數據總線以及地址線和DSP3的 EMIFA接口互聯，片選、讀寫控制信號和FPGA2的通用1/0管腳相連，DSP3通過FPGA2 控制網絡的傳輸，串行通信電路6和DSP3的MCBSP接口互聯。本發明還可以包括1、 DSP3的外部包括調試接口 JTAGll，通過DSP3的DDR2專用數據總線連接 的兩片DDR2 13外部動態存儲器、它和DSP3專用DDR2存儲器控制接口相連，用於 自引導啟動的通過DSP3的數據總線連接的外部只讀存儲器10，用於與網 絡傳輸模塊接口的接口程序14和用於與串行通信接口的接口程序12。2、 所述處理板前端模數轉換電路l由三路A/D8通過並行數據線和鎖存器9互 聯，它們以一組總線和FPGA2的通用I/O 口相連。3、 所述的FPGA2內部和外部包括模數採集電路的控制邏輯17，數模轉換電 路的控制邏輯18，網絡傳輸的控制邏輯16，以及用於引導FPGA2片內程序的配置 晶片5。4、 所述網絡傳輸模塊主要組成包括與DSP3主處理晶片的接口程序14負責數 據讀寫，DSP3的EMIF接口和晶片的MCU接口 19硬體上互聯，通過TCP/IP協議核 20實現網絡傳輸協議，片內16KByte存儲器21是TCP/IP緩存，硬體協議棧片上的 乙太網接口 22和外部乙太網通信埠 23完成硬體連接和本地網絡傳輸。本發明的工作原理處理板前端高精度低噪聲的A/D8模數轉換晶片，它通過並行方式連接到鎖存器9上，A/D8的讀信號和鎖存器9的輸出使能信號都由FPGA2控 制。三路鎖存器9共用一組數據總線和FPGA2互聯，FPGA2分別讀取鎖存器9輸出 總線上的數位訊號存儲在FPGA2內部的FIF0中。高性能的DSP3主處理晶片，它通過 EMIFA接口的數據總線讀取FPGA2內存儲的數據，進行調製解調等水聲通信處理。當 DSP3完成相關數位訊號處理任務後，通過FPGA2內部數模轉換電路的控制邏輯18 以並行方式發送出去。同時，當DSP3完成相關數位訊號處理任務後，DSP3可以通 過網絡傳輸模塊4傳輸數據進行本地網絡通信；通過爭行通信電路6以同歩串行方 式，負責發送或接收命令以及傳輸數據。 本處理板的優點在於1、 本發明水聲通信處理板可以最大限度的發揮DSP3主處理晶片的結構和功能 特性，它有豐富的片內外設，其中包括Turbo碼、增強的巻積碼編解碼協處理器， 主頻達到1.2GHz，處理能力高達9600/MIPS，可以進行複雜的調製解調等水聲通信 處理。2、 此處理板上的DSP內部帶有專用DDR2控制器，使用了兩片DDR213外部動態 存儲器(SDRAM)，總容量128M的此DDR2存儲器時鐘速度最高可達800MHz，處理速 度非常快，保證了此處理板具有強大的運算能力和較大的運算冗餘。3、 此處理板硬體協議棧網絡傳輸功能，使用DSP3內部時鐘和其自身內部時鐘 匹配時序，傳輸速率達到每秒25MB，保證了高速的、大的數據量傳輸，其內部固化 了TCP/IP協議核，從而簡化了程序設計，使系統能以方便的與本地乙太網進行互連。4、 此處理板串行通信功能，DSP3通過MCBSP接口和MAX3111E晶片相連，實現 RS232串行通信功能，它能很好的和上位機的TTL電平兼容，簡化了硬體結構。6、此處理板體積小，應用靈活多變，可以工作在半雙工或全雙工方式。全雙 工方式電路板通過A/D8採樣數據，同時將需發送的數據通過D/A7數模轉換電路 發送出去，完成全雙工水聲通信過程；半雙工方式電路板通過A/D8採樣數據， 接收數據處理完成後，數據通過D/A7數模轉換電路發送出去，完成半雙工水聲通 信過程。本發明針對目前水聲通信機系統功能結構簡單、運算速度慢、處理能力低、體 積大等不足，設計了一塊完整的用於水聲通信機和水聲通信網等水下通信系統的水 聲通信處理平臺。此水聲通信處理板採用一塊高性能DSP，包括Turbo碼、增強的巻積碼編解碼協處理器，可完成複雜結構的水聲調製解調通信技術。與以前的水聲 通信機相比，此處理板有高速的網絡傳輸功能，大大提高了通信能力。此處理板可 以實現單板全雙工通信。此處理板以其高速處理能力，體積小，應用靈活多變等特 點，很適合目前高速實時水聲通信系統，可以在水下目標探測和導航，水下語音通 信，超高速實時水聲通信等方面發揮作用。(四)


圖1用於實時水聲通信處理板平臺結構的原理框圖； 圖2用於水聲通信的處理板DSP小系統原理框圖； 圖3用於處理板的前端模數採樣電路原理框圖； 圖4用於處理板互聯的FPGA內部邏輯結構框圖； 圖5用於處理板的網絡傳輸模塊原理框圖； 圖6用於水聲通信的處理板電路框圖。
具體實施方式
下面結合附圖舉例對本發明做更詳細地描述-結合圖l，現場可編程邏輯器件FPGA2是處理板的各個功能模塊電路的連接結 點，主要完成各個功能模塊邏輯控制，它有豐富的片上資源和I/0管腳，起到互聯 電路和存儲控制的作用。處理板前端模數轉換電路l，通過一組數據總線以並行接 口方式和FPGA2的通用I/0口相連，主要完成模擬信號的數字量化。處理板前端高精 度、低噪聲D/A8數模轉換晶片，通過並行數據線和FPGA2的通用I/0口連接，主要完 成處理板數位訊號轉化成模擬信號。高性能DSP3是整個處理板的核心處理晶片，它 通過片內外設EMIFA接口的數據總線和FPGA2相連，EMIFA接口的片選、讀寫控制線、 部分地址線等都和FPGA2的通用I/0相連，起到擴展DSP3資源空間的作用。128M的兩 片DDR2 13外部動態存儲器(SDRAM)通過數據總線和DSP3片上DDR2專用控制接口相 連，保證了處理板具有強大的運算能力和大的運算冗餘。網絡傳輸模塊4的數據總 線以及地址線和DSP3的EMIFA接口互聯，片選、讀寫控制信號和FPGA2的通用I/0管 腳相連，DSP3通過FPGA2控制網絡的傳輸，速度高達25MB，主要完成數據傳輸任務 和本地網絡通信。串行通信電路6和DSP3的MCBSP接口互聯，以SPI方式工作，單片 實現MCBSP轉RS232功能，硬體連接電路簡單，主要完成串口通信。結合圖2，處理板以一塊高速的信號處理晶片DSP3為處理內核，其外部包括調試接口 JTAGll，通過DSP3的DDR2專用數據總線連接的兩片DDR2 13外部動態存 儲器，它和DSP3專用DDR2存儲器控制接口相連，用於自引導啟動的通過DSP3的 數據總線連接的外部只讀存儲器10。用於與網絡傳輸模塊接口的接口程序14和用 於與串行通信接口的接口程序12。結合圖3，所述處理板前端模數轉換電路1由三路高精度A/D8通過並行數據線 和鎖存器9互聯，根據FPGA2輸出的時鐘信號，實現數據採集和鎖存，它們以一組 總線和FPGA2的通用I/O 口相連，FPGA2通過內部邏輯控制分別讀取每路的數據， 存儲在FPGA2內部的FIFO中。結合圖4，所述處理板用於板內互聯的FPGA2內部和外部包括模數採集電路 的控制邏輯17，數模轉換電路的控制邏輯18，網絡傳輸的控制邏輯16，以及用於 引導FPGA2片內程序的配置晶片5。結合圖5，所述處理板網絡傳輸模塊主要由與DSP3主處理晶片的接口程序14 負責數據讀寫，DSP3的EMIF接口和晶片的MCU接口 19硬體上互聯，通過TCP/IP協議 核20實現網絡傳輸協議，片內16KByte存儲器21是TCP/IP緩存，硬體協議棧片上 的乙太網接口 22和外部乙太網通信埠 23完成硬體連接和本地網絡傳輸。結合本發明設計並實現了一塊完整的用於水聲通信機和水聲通信網的處理板。 其中信號處理由一片高性能DSP完成，互聯電路由FPGA完成，由硬體協議棧晶片 實現網絡傳輸功能。結合圖6，圖中按照電路實現功能劃分了層次電路，圖中所示的為幾個大的功 能電路。各功能電路通過現場可編程邏輯器件FPGA實現互聯，三路模數轉換電路 和D/A數模轉換電路通過並行接口方式和FPGA相連，由FPGA控制它們的時鐘信號 以及讀寫等控制信號。DSP通過EMIFA接口和FPGA相連，TMS320C6455處理晶片 外圍包括SDRAM， FLASH以及網絡接口電路和串行通信電路。網絡傳輸模塊通過MCU 接口和DSP的EMIFA接口相連，其控制信號和FPGA連接，DSP通過EMIFA接口程序 控制網絡晶片的讀寫。串行通信電路是由DSP的MCBSP接口和MAX3111E相連，以 SPI模式工作，實現RS232串行通信功能。
權利要求
1、一種水聲通信處理平臺，其特徵是它包括現場可編程邏輯器件FPGA(2)，處理板前端模數轉換電路(1)通過一組數據總線以並行接口方式和FPGA(2)的通用I/O口相連，處理板前端D/A(8)數模轉換晶片通過並行數據線和FPGA(2)的通用I/O口連接，DSP(3)通過片內外設EMIFA接口的數據總線和FPGA(2)相連，EMIFA接口的片選、讀寫控制線、部分地址線都和FPGA(2)的通用I/O相連，128M的兩片DDR2(13)外部動態存儲器通過數據總線和DSP(3)片上DDR2專用控制接口相連，用於自引導啟動的通過DSP(3)的數據總線連接的外部只讀存儲器(10)，網絡傳輸模塊(4)的數據總線以及地址線和DSP(3)的EMIFA接口互聯，片選、讀寫控制信號和FPGA(2)的通用I/O管腳相連，DSP(3)通過FPGA(2)控制網絡的傳輸，串行通信電路(6)和DSP(3)的MCBSP接口互聯。
2、 根據權利要求l所述的水聲通信處理平臺，其特徵是DSP (3)的外部 包括調試接口 JTAG (11)，通過DSP (3)的DDR2專用數據總線連接的兩片 DDR2 (13)外部動態存儲器、它和DSP (3)專用DDR2存儲器控制接口相連， 用於自引導啟動的通過DSP (3)的數據總線連接的外部只讀存儲器(10)，用於與網絡傳輸模塊接口的接口程序(14)和用於與串行通信接口的 接口程序(12)。
3、 根據權利要求1或2所述的水聲通信處理平臺，其特徵是所述處理板 前端模數轉換電路(1)由三路A/D (8)通過並行數據線和鎖存器(9)互聯， 它們以一組總線和FPGA (2)的通用I/O 口相連。
4、 根據權利要求1或2所述的水聲通信處理平臺，其特徵是所述的FPGA (2)內部和外部包括模數採集電路的控制邏輯(17),數模轉換電路的控制邏輯(18)，網絡傳輸的控制邏輯(16)，以及用於引導FPGA (2)片內程序的 配置晶片(5)。
5、 根據權利要求3所述的水聲通信處理平臺，其特徵是所述的FPGA(2) 內部和外部包括模數採集電路的控制邏輯(17)，數模轉換電路的控制邏輯(18)，網絡傳輸的控制邏輯(16)，以及用於引導FPGA (2)片內程序的配置晶片(5)。
6、 根據權利要求1或2所述的水聲通信處理平臺，其特徵是所述網絡傳 輸模塊主要組成包括與DSP (3)主處理晶片的接口程序(14)負責數據讀寫， DSP (3)的EMIF接口和晶片的MCU接口 (19)硬體上互聯，通過TCP/IP協議 核(20)實現網絡傳輸協議，片內16KByte存儲器(21)是TCP/IP緩存，硬體 協議棧片上的乙太網接口 (22)和外部乙太網通信埠 (23)完成硬體連接和 本地網絡傳輸。
7、 根據權利要求3所述的水聲通信處理平臺，其特徵是所述網絡傳輸模 塊主要組成包括與DSP (3)主處理晶片的接口程序(14)負責數據讀寫，DSP(3)的EMIF接口和晶片的MCU接口(19)硬體上互聯，通過TCP/IP協議核(20) 實現網絡傳輸協議，片內16KByte存儲器(21)是TCP/IP緩存，硬體協議棧片 上的乙太網接口 (22)和外部乙太網通信埠 (23)完成硬體連接和本地網絡 傳輸。
8、 根據權利要求4所述的水聲通信處理平臺，其特徵是所述網絡傳輸模 塊主要組成包括與DSP (3)主處理晶片的接口程序(14)負責數據讀寫，DSP(3)的EMIF接口和晶片的MCU接口 (19)硬體上互聯，通過TCP/IP協議核(20) 實現網絡傳輸協議，片內16KByte存儲器(21)是TCP/IP緩存，硬體協議棧片 上的乙太網接口 (22)和外部乙太網通信埠 (23)完成硬體連接和本地網絡 傳輸。
9、 根據權利要求5所述的水聲通信處理平臺，其特徵是所述網絡傳輸模 塊主要組成包括與DSP (3)主處理晶片的接口程序(14)負責數據讀寫，DSP(3)的EMIF接口和晶片的MCU接口 (19)硬體上互聯，通過TCP/IP協議核(20) 實現網絡傳輸協議，片內16KByte存儲器(21)是TCP/IP緩存，硬體協議棧片 上的乙太網接口 (22)和外部乙太網通信埠 (23)完成硬體連接和本地網絡 傳輸。
全文摘要
本發明提供的是一種水聲通信處理平臺。它包括FPGA，處理板前端模數轉換電路和FPGA的通用I/O口相連，處理板前端D/A數模轉換晶片和FPGA的通用I/O口連接，DSP通過片內外設EMIFA接口的數據總線和FPGA相連，EMIFA接口的片選、讀寫控制線、部分地址線都和FPGA的通用I/O相連，128M的兩片DDR2外部動態存儲器通過數據總線和DSP片上DDR2專用控制接口相連，網絡傳輸模塊的數據總線以及地址線和DSP的EMIFA接口互聯，片選、讀寫控制信號和FPGA的通用I/O管腳相連，DSP通過FPGA控制網絡的傳輸，串行通信電路和DSP的MCBSP接口互聯。本發明大大提高了通信能力，體積小，應用靈活多變，可以在水下目標探測和導航，水下語音通信，超高速實時水聲通信等方面發揮作用。
文檔編號H04B13/00GK101404545SQ200810137409
公開日2009年4月8日 申請日期2008年10月29日 優先權日2008年10月29日
發明者鋼 喬, 峰 周, 孫宗鑫, 徐小卡, 蔣超華, 馬雪飛 申請人:哈爾濱工程大學