Si襯底上的Ⅲ‑N半導體層的製作方法

2023-04-25 16:17:01

本發明一般來講涉及在矽襯底上生長III-N材料的半導體層，並且更具體地涉及在矽襯底上的改性REO緩衝層上外延生長III-N。

背景技術：

GaN或其它基於III-N半導體的電子器件和光電子器件需要低成本和可擴展(scalable)的襯底。生長在矽襯底上的GaN或其它III-N半導體通常被視作是最有成本效率的技術。然而，已知的是，在很大程度上由於大的晶格失配(-16.9％)以及在矽和GaN之間熱膨脹係數的巨大差距(56％)，在矽襯底上生長III-N材料諸如GaN是困難的。同樣，在矽上生長III-N以及隨後結構冷卻期間出現最終金屬箔應力。因此，通常在矽襯底上形成一個或多個某種類型的緩衝層並且在緩衝層上生長III-N材料。

通常，由於晶格失配，現有技術的緩衝層諸如AlN緩衝層並未充分地減小矽襯底或III-N中的應變。在現有技術中，公開了各種嘗試以用於在矽和其它襯底上生長包括III-V材料的不同器件。在一些同時待審的美國專利申請中，在緩衝層中使用稀土氮化物和稀土氮氧化物，所有這些至少部分地是成功的。一些具體的申請和專利包括：(A31)2011年8月3日提交的名稱為「矽上稀土氮氧化物緩衝的III-N(Rare Earth Oxy-Nitride Buffered III-N On Silicon)」序列號為13/196,919；(A41)2013年3月18日提交的名為「在REO模板上III-N的成核(Nucleation of III-N On REO Templates)」序列號為13/845,426；(A62)2013年8月6日頒發的名為「通過後續III-N EPI工藝改性REO(Modification Of REO By Subsequent III-N EPI Process)」的專利序列號8,501,635；(A65)2013年7月11日提交的名為「在Si襯底上的REN外延緩衝層上生長的III-N材料(III-N Material Grown On REN Epitaxial Buffer On Si Substrate)」，序列號為13/939,721；以及(A67)2014年1月23日提交的名為「在Si襯底上的REAlN/REO緩衝層上外延生長的REN半導體層(REN Semiconductor Layer Epitaxially Grown on REAlN/REO Buffer on Si Substrate)」，序列號為14/161,925，並且所有這些通過引用併入本文。

因此更加有利的是彌補在現有技術和同時待審申請中固有的前述和其它不足。

技術實現要素：

根據在矽襯底上生長III-N半導體材料的優選方法來實現本發明的期望目的和方面，所述方法包括在單晶矽襯底上生長外延稀土氧化物層以及利用氮等離子體改性外延稀土氧化物表面的步驟。所述方法進一步包括在外延稀土氧化物層的改性表面上生長低溫外延氮化鎵層、以及在低溫外延氮化鎵層上生長體(bulk)外延III-N半導體材料層的步驟。

進一步根據在矽襯底上的III-N半導體材料的具體實施例來實現本發明的期望目的和方面，所述實施方式包括位於單晶矽襯底上的稀土氧化物的單晶層並且稀土氧化物單晶層的表面用氮原子終止而形成氮原子模板。低溫GaN的單晶層位於氮原子模板上並且單晶外延體半導體III-N層位於低溫GaN的單晶層上。

進一步根據在矽襯底上生長III-N半導體材料的具體方法來實現本發明的期望目的和方面，所述方法包括在矽襯底上外延生長稀土氧化物的第一層，所述稀土氧化物的第一層基本上與矽襯底晶格匹配。在稀土氧化物的第一層上外延生長稀土氧化物的第二層，稀土氧化物的第二層具有不同於稀土氧化物的第一層的晶格常數，從而在稀土氧化物的第二層中產生應力。利用氮等離子體將外延稀土氧化物的第二層氮化以形成成核層並且在外延稀土氧化物的成核層上外延生長III-N材料層。

附圖說明

結合附圖從本發明優選實施例的以下詳細說明將使得本發明的前述和其它以及更具體的目的和優點對於本領域技術人員容易變得明顯，其中：

圖1是示出根據本發明採用新模板在矽襯底上生長單晶III-N材料的方法和結構的簡化層圖；

圖2示出了氮等離子體的發光光譜的特性發光波長。

圖3是示出了鑭系氧化物(稀土氧化物)的晶格常數(晶體間距)的圖；

圖4是根據本發明的在矽襯底上生長單晶III-N材料的另一方法和結構中的第一步驟的簡化層圖；

圖5是示出了在圖4的REO II層中應力的在倒易空間(reciprocal space)中的RHEED最大值曲線；

圖6是示出了圖4的REO II層的厚度vs倒易間距(reciprocal spacing)的圖；

圖7是示出了圖4的REO II層的氮化的簡化層圖；

圖8是在所述方法中並且在圖6中示出的另外步驟的簡化層圖；

圖9示出了圖8中所示結構的XRD掃描；以及

圖10是根據本發明的對圖8中所示結構修改的簡化層圖。

具體實施方式

參照圖1，簡化層圖示出了根據本發明的描繪在矽襯底12上生長單晶III-N材料的方法中設備和若干步驟的結構10。應該理解的是襯底12是或者可以是半導體行業中通常已知並使用的標準公知單晶晶片或者其一部分。同樣，術語「襯底」簡單地涉及支撐結構並且可以是位於其它材料諸如氧化物等的基底層上的含矽材料層。應該理解的是，單晶襯底不限於任何特定晶向而是可以包括(111)矽、(110)矽、(100)矽、其斜切料(offcut)，或者本領域中已知並使用的任何其它取向或變化。然而，因為進一步操作的簡化，遍及本公開中採用優選的(111)取向示出襯底12。

在本發明中，如圖1中所示，在矽襯底12上外延生長單晶稀土氧化物(REO)的緩衝層14。緩衝層14可以包括基本上與矽襯底12晶格匹配的REO的單層，或者被進行工程設計以將矽襯底12與III-N半導體材料更緊密匹配的多層。例如，至少緩衝層14的下部部分可以包括單晶立方REO材料，諸如Er2O3，其上部部分逐漸地或者以階梯函數而改變至六邊形REO。例如，如圖3的圖表中所示，Gd2O3具有的晶格間距(a)，Er2O3具有的晶格間距(a)，Nd2O3具有的晶格間距(a)，以及矽具有的雙間距(2a)。在該實例中在Er2O3和矽之間的晶格失配大約為-2％，在本文中稱作「基本上」晶格匹配。

通過利用氮等離子體改性REO緩衝層14的表面而形成用於III-N半導體材料生長的成核層或模板16。氮等離子體通過利用氮原子終止REO表面(即氮原子貼附以解開鍵)改性REO緩衝層14的表面以形成用於在其上生長III-N的模板16。在優選實施方式中，氮等離子體具有在範圍2至4中的原子比分子的比率，並且在氮等離子體改性期間襯底溫度在550℃至850℃的範圍中。在該具體方法中，例如如圖2中所示，從氮等離子體的發光光譜的特性發光波長確定原子比分子的比率。

一旦完成了氮等離子改性，在模板16上外延生長低溫GaN的薄層18。在該優選實施方式中使用以下參數生長低溫GaN的層18：在450℃至650℃範圍(定義為「低溫」)中的襯底溫度；在2至4範圍中的等離子體中原子比分子氮的比率；以及大約1×10-6Torr的鎵蒸氣分壓。低溫GaN的層18有助於隨後在更高溫度下體III-N材料的外延生長。

完成了低溫GaN的薄層18，在層18上外延生長體III-N半導體材料的層20。在該優選實施方式中並且使用GaN作為III-N材料的實例，使用以下參數生長外延生長層18：在800℃至950℃的範圍中的襯底溫度；大約2.5×10-6Torr的鎵分壓；以及在2至4的範圍中的等離子體中原子比分子氮的比率。

因為模板16和低溫GaN層18的晶格匹配，體III-N半導體材料層20可以外延生長相對較厚而具有非常低的或者沒有斷裂或應力。因此，結構10可以用於在例如光子器件中使用的III-N(例如GaN，AlN)半導體層的生長。作為示例，III-N LED結構(未示出)可以形成在層20中/上。層20為了方便而示出為單層，但是應該理解的是III-N LED結構可以包括一個或多個典型層的生長，包括例如i-GaN、n-GaN、諸如InGaN/GaN的有源層、電子阻擋層、p-GaN，以及用於LED(尤其是光子LED)器件的形成和性能的其它層間層。

因此，在本創新方法中，首先在矽襯底12上外延生長包含單晶REO的一個或多個層的緩衝層14。將氮等離子體用於通過利用氮原子終止REO表面而改性REO緩衝層14的表面以形成用於III-N材料生長的模板16。在模板16上外延生長低溫GaN的薄層18，並且在層18上外延生長體III-N材料的層20。層20可以是用於形成各種半導體器件的有源半導體層，或者可以在層20上外延生長另外的層。同樣，因為減小的應力，層20可以生長得足夠厚以在其中形成光子器件的電子器件。

現在參照圖4，簡化層圖示出了根據本發明的在矽襯底上生長單晶III-N材料的另一方法和結構中的第一步驟。在利用N等離子體改性REO表面期間，斷開金屬鍵並且利用氮原子替換氧。通常，氧-金屬離子鍵是堅固的，並且為此原因氮化工藝需要顯著的處理時間。已經發現，可以通過將應力引入REO層中而弱化氧-金屬離子鍵。

作為引入應力至REO層中的示例，氧化釓晶格常數大於氧化鉺的晶格常數，如圖3中所示。在達到臨界厚度之後在其弛豫之前，在氧化釓(Gd2O3)上生長的氧化鉺(Er2O3)處於張應力下。層的臨界厚度取決於應力以及層生長工藝條件(例如溫度，生長速率等)。

再次參照圖4，示出了應變氧化物層的生長速率。提供了單晶矽襯底42。如上所述，單晶襯底不限於任何具體晶向而是可以包括(111)矽、(110)矽、(100)矽、其斜切料，或者本領域中已知並使用的任何其它取向或變化。在襯底42上外延生長第一稀土氧化物(REO I)層44以便於成為具有＞50 nm厚度的弛豫氧化物層。應該理解的是，層44可以是單層，或者可以是多層弛豫REO模板。

接著，在層44上外延生長第二稀土氧化物(REO II)層46。REO II層46是具有不同於REO I 44晶格常數的晶格常數的應變氧化物層。如上所述，具有不同晶格常數的稀土氧化物的典型實例是在氧化釓(Gd2O3)上生長的氧化鉺(Er2O3)，其處於張應力下。REO II層46的厚度必須低於10nm以便於在其晶體結構中維持應力。如圖5中所示通過由倒易空間中RHEED(反射高能電子衍射)最大值之間的距離指示的其晶格常數的改變來評估REO II層46中應力。採用箭頭47表示最大值之間的距離。最大值之間距離越大對應於實空間中晶格常數越小。在圖6的圖中REO II層46的厚度與倒易間距之間的相互關係示出，利用未飽和曲線指示未弛豫層。

另外參照圖7，利用N等離子體氮化或改性受應力的REO II層46。REO II層46的氮化改性在圖7中示出為REON II、標註46』以指示改性。如上所述，因為REO II層46受應力，與弛豫REO層相比，氮化更容易。

可以在REON II層46』上直接外延生長III-N半導體材料的層48。REON II層46』的晶體結構足夠接近III-N半導體材料如GaN的晶體結構，使得可以在可容忍的應力量下生長相對較厚層。另外參照圖9，示出圖8中所示結構的XRD掃描。X射線衍射2Θ-ω掃描是GaN(0002)峰值的FWHM結構的掃描：0.46度。

現在參照圖10，示出了根據本發明對圖8中所示結構修改的簡化層圖。在該修改中，在已氮化REON II層46』上外延生長稀土氮化物(REN)和稀土III氮化物(RE-III-N)層49，並且形成了後續用作用於III-N層48諸如GaN半導體材料的外延生長的襯底的成核-緩衝層。應該理解的是，如果希望的話，結合圖1中所示和所述的由GaN結構的體外延層隨後接續的低溫GaN也可以包括在本發明結構、或者圖8的結構中。

因此，公開了用於在矽襯底上生長單晶半導體III-N、以及任選地隨後生長III-N材料和新且改進的結構的新且改進的方法。用於III-N材料的新且改進的方法具體地包括使用氮等離子體對REO緩衝層的表面進行氮終止。此外，已經發現，可以在受應力的稀土氧化物層中更容易地並快速地進行成核工藝。低溫GaN層的後續外延生長幫助了體III-N半導體材料的後續生長。

對於為了說明目的而在本文中選擇的實施方式的各種修改和改變對於本領域技術人員是易於發生的。在這些修改和改變並未脫離本發明主旨的方面來說，它們旨在包括在僅由權利要求書的公平解釋估定的本發明的範圍內。

通過以這種清晰和簡明的術語完全描述本發明以便於本領域技術人員能夠理解並實行本發明。