利用電容延時特性實現有源rc濾波器的自動頻率校準電路的製作方法

2023-04-25 16:23:36

專利名稱：利用電容延時特性實現有源rc濾波器的自動頻率校準電路的製作方法
技術領域：
本發明涉及一種有源RC濾波器的頻率校準電路，特別涉及一種利用電容延時特性實現有源RC濾波器的頻率校準電路。
背景技術：
現有的有源RC濾波器中，由於片上電阻阻值和電容容值會隨著工藝、溫度等的變化而變化，從而導致有源RC濾波器的截止頻率的漂移，因此有必要對有源RC濾波器的截止頻率進行校準，以得到所需要的截止頻率。

發明內容
本發明的目的是實現一種能夠利用電容延時特性實現有源RC濾波器的頻率校準電路。為了實現本發明的發明目的，通過採用如下技術方案來實現
一種利用電容延時特性實現有源RC濾波器的自動頻率校準電路，包括延時單元和數字部分，其中延時單元中的電容陣列完全複製有源RC濾波器電路中的電容陣列，且兩者具有相同的控制字信號；數字部分生成的分頻信號，經過所述延時單元的延時作用，得到延時信號，反饋到數字部分，計數器在此延時時間內進行計數，並將所得計數量與期望的參考計數量窗口進行比較，相應地調整電容陣列的控制字信號，通過調整後的電容陣列的控制字信號對有源RC濾波器頻率響應進行自動校準。特別地，所述數字部分包括S_IN生成電路、計數器和比較/補償電路，其中S_IN生成電路的輸入端連接時鐘信號，以時鐘信號為參考進行分頻，得到分頻信號，分頻信號輸出到所述延時單元；計數器具有三個輸入端，分別連接所述S_IN生成電路的分頻信號、所述延時單元的延時信號、以及時鐘信號，計數器的輸出端連接到所述比較/補償電路的輸入端；比較/補償電路具有兩個輸入端，分別連接所述計數器的輸出端、以及時鐘信號，比較/補償電路的輸出端輸出控制字信號，控制字信號同時送到所述延時單元的電容陣列控制字端、以及有源RC濾波器電路中電容陣列的控制字端。特別地，所述延時單元包括電容陣列、NMOS開關管、模擬比較器和充電電流源，其中電容陣列，其容值跟蹤有源RC濾波器電路中電容陣列容值的變化，其負端接地，並且其容值由控制字信號進行控制；NM0S開關管的源極接地，柵極與分頻信號電相連，漏極連接所述電容陣列的正端；模擬比較器具有正輸入端和負輸入端，所述正輸入端與所述電容陣列的正端相連，所述負輸入端與參考電壓電相連；充電電流源其正端接供電電源，負端與電容陣列正端相連接。特別地，上述所述充電電流源包括運算放大器、電阻、PMOS電晶體和電流鏡，其中運算放大器具有正輸入端和負輸入端，所述正輸入端與帶隙基準電壓電相連；電阻採用與有源RC濾波器電路中相同的單元電阻，其阻值的變化反映有源RC濾波器電路中電阻值的變化情況，其負端接地；PMOS電晶體柵極與所述運算放大器的輸出端相連，漏極與所述運算放大器的負輸入端相連，且同時與電阻的正端連接；電流鏡的IN端與所述PMOS電晶體的源極相連，以所述電阻上電流Is為基準，按M: I比例生成所述充電電流Ic，從電流鏡的OUT端輸出，其中M為電流鏡CM的電流Is與充電電流Ic之間的比例關係。本發明的有益效果在於克服了有源RC濾波器電路由於工藝、電源電壓和溫度等的影響而造成的頻率響應的變化，防止了有源RC濾波器的截止頻率的漂移對電路的影響。


圖I是本發明利用電容延時特性實現有源RC濾波器的自動頻率校準電路結構示意 圖2是本發明中延時單元電路結構示意 圖3是本發明中充電電流源電路結構示意 圖4是本發明利用電容延時特性實現有源RC濾波器的自動頻率校準時序 圖5是本發明利用電容延時特性實現有源RC濾波器的自動頻率校準流程圖。其中，圖I至圖3的符號說明如下
A、本發明的自動頻率校準電路，I、數字部分，11、S_IN生成電路，12、計數器，13、比較/補償電路，2、延時單元，21、電容陣列，B、有源RC濾波器電路，BI、電容陣列，Ml、NMOS開關管，I、充電電流源，C0MP、模擬比較器，0PA、運算放大器，M2、PMOS電晶體，CM、電流鏡，RES、電阻；CLK、時鐘信號，S〈5: 0>、控制字信號，S_IN、分頻信號，S_0UT、延時信號，VREF、參考電壓，VBG、帶隙基準電壓，Tl、第一判斷周期，T2、第二判斷周期。
具體實施例方式如圖I至圖3所示，分別為本發明利用電容延時特性實現有源RC濾波器的自動頻率校準電路、及其中的延時單元電路、充電電流源電路結構示意圖。一種利用電容延時特性實現有源RC濾波器的自動頻率校準電路，包括延時單元2和數字部分1，其中延時單元2中的電容陣列21完全複製有源RC濾波器電路B中的電容陣列BI，且兩者具有相同的控制字信號S〈5:0> ;數字部分I生成的分頻信號S_IN，經過所述延時單元2的延時作用，得到延時信號S_0UT，反饋到數字部分1，計數器12在此延時時間內進行計數，並將所得計數量與期望的參考計數量窗口進行比較，相應地調整電容陣列的控制字信號S〈5:0>，通過調整後的電容陣列的控制字信號S〈5:0>對有源RC濾波器頻率響應進行自動校準。所述數字部分I包括S_IN生成電路11、計數器12和比較/補償電路13，其中S_IN生成電路11的輸入端連接時鐘信號CLK，以時鐘信號CLK為參考進行分頻，得到分頻信號S_IN，分頻信號S_IN輸出到所述延時單元2 ;計數器12具有三個輸入端，分別連接所述S_IN生成電路11的分頻信號S_IN、所述延時單元2的延時信號S_0UT、以及時鐘信號CLK，計數器12的輸出端連接到所述比較/補償電路13的輸入端；比較/補償電路13具有兩個輸入端，分別連接所述計數器12的輸出端、以及時鐘信號CLK，比較/補償電路13的輸出端輸出控制字信號S〈5:0>，控制字信號S〈5:0>同時送到所述延時單元2的電容陣列21控制字端、以及有源RC濾波器電路B中電容陣列BI的控制字端。
所述延時單元2包括電容陣列21、NMOS開關管Ml、模擬比較器COMP和充電電流源I，其中電容陣列21，其容值跟蹤有源RC濾波器電路B中電容陣列BI容值的變化，其負端接地，並且其容值由控制字信號S〈5:0>進行控制；NM0S開關管Ml的源極接地，柵極與分頻信號S_IN電相連，漏極連接所述電容陣列21的正端；模擬比較器COMP具有正輸入端和負輸入端，所述正輸入端與所述電容陣列21的正端相連，所述負輸入端與參考電壓VREF電相連；充電電流源I其正端接供電電源，負端與電容陣列21正端相連接。所述充電電流源I包括運算放大器0PA、電阻RES、PM0S電晶體M2和電流鏡CM，其中運算放大器OPA具有正輸入端和負輸入端，所述正輸入端與帶隙基準電壓VBG電相連；電阻RES採用與有源RC濾波器電路B中相同的單元電阻，其阻值的變化反映有源RC濾波器電路B中電阻值的變化情況，其負端接地；PM0S電晶體M2柵極與所述運算放大器OPA的輸出端相連，漏極與所述運算放大器OPA的負輸入端相連，且同時與電阻RES的正端連接；電流鏡CM的IN端與所述PMOS電晶體M2的源極相連，以所述電阻RES上電流Is為基準，按M: I比例生成所述充電電流I C，從電流鏡CM的OUT端輸出，其中M為電流鏡CM的電流I s 與充電電流Ic之間的比例關係。如圖4所示，是本發明利用電容延時特性實現有源RC濾波器的自動頻率校準時序圖，包括第一判斷周期Tl和第二判斷周期T2，以下以第一判斷周期Tl為例進行說明。在圖I中本發明的自動頻率校準電路A，其數字部分的S_IN生成電路實質為分頻電路，輸入為時鐘信號CLK，以時鐘信號CLK為參考進行分頻，得到分頻信號S_IN，時鐘信號CLK與分頻信號S_IN之間的時序關係圖如圖4所不。分頻信號S_IN同時被送到數字部分I的計數器12，以及延時單元2中。送到數字部分I的分頻信號S_IN，其下降沿作為計數器12的復位信號，如圖4所示，在緊接的下一個時鐘信號CLK的上升沿，計數器12開始計數。而同時送到延時單元2的分頻信號S_IN，其下降沿經延時單元2後，得到一個經歷長延時的上升沿，對應圖4中延時信號S_0UT的上升沿。具體的工作情況如圖2所示，在分頻信號S_IN為高電位時，電容陣列21正端電位通過導通的NMOS開關管Ml放電到地電位；電容陣列正端電位，此時為地電位，與參考電壓VREF進行比較，經模擬比較器COMP後得到低電位輸出。當分頻信號S_IN經下降沿到低電位時，NMOS開關管Ml截止，電容陣列21正端通過充電電流源I進行充電。當該電位超過參考電壓VREF時，模擬比較器COMP輸出翻轉，得到高電位，從而實現分頻信號S_IN下降沿到延時信號S_0UT上升沿的延時，如圖4中分頻信號S_IN下降沿到延時信號S_0UT上升沿的延時。而為了實現一長時間的延時，使計數器能在一定時間內精確計數，需要一個小的電流源，作為充電電流Ic，該充電電流Ic可以通過圖3中的電路實現。由於運算放大器OPA和PMOS電晶體M2形成電壓跟隨電路，電阻RES正端的電壓將跟隨帶隙基準電壓VBG，從而在電阻RES上形成電流Is。由於運算放大器OPA的輸入端具有虛斷特性，電流Is流經PMOS電晶體M2，且完全由電流鏡CM的輸入端IN來提供，該電流經過電流鏡CM的鏡像作用，得到輸出電流，作為延時單元2的充電電流Ic。圖3中，帶隙基準電壓VBG，電阻RES的阻值R和電流Is滿足如下關係
VlG
Is=~r而充電電流Ic與電流Is之間滿足如下關係
,- Js VBG
Ic =——=-
Af M*R
其中M為電流鏡CM的電流Is與充電電流Ic之間的比
權利要求
1.一種利用電容延時特性實現有源RC濾波器的自動頻率校準電路，其特徵在於包括延時單元(2)和數字部分(1)，其中延時單元(2)中的電容陣列(21)完全複製有源RC濾波器電路(B)中的電容陣列(BI)，且兩者具有相同的控制字信號(S〈5:0>);數字部分(I)生成的分頻信號(S_IN)，經過所述延時單元(2)的延時作用，得到延時信號(S_OUT)，反饋到數字部分(1)，計數器(12)在此延時時間內進行計數，並將所得計數量與期望的參考計數量窗口進行比較，相應地調整電容陣列的控制字信號(S〈5:0>)，通過調整後的電容陣列的控制字信號(S<5: O〉)對有源RC濾波器頻率響應進行自動校準。
2.如權利要求I所述的利用電容延時特性實現有源RC濾波器的自動頻率校準電路，其特徵在於所述數字部分(I)包括S_IN生成電路(11)、計數器(12)和比較/補償電路(13)， 其中S_IN生成電路(11)的輸入端連接時鐘信號(CLK )，以時鐘信號(CLK )為參考進行分頻，得到分頻信號(S_IN)，分頻信號(S_IN)輸出到所述延時單元(2)； 計數器(12)具有三個輸入端，分別連接所述S_IN生成電路(11)的分頻信號(S_IN)、所述延時單元(2)的延時信號(S_OUT)、以及時鐘信號(CLK)，計數器(12)的輸出端連接到所述比較/補償電路(13)的輸入端； 比較/補償電路(13)具有兩個輸入端，分別連接所述計數器(12)的輸出端、以及時鐘信號(CLK)，比較/補償電路(13)的輸出端輸出控制字信號(S〈5:0>)，控制字信號(S<5:0 同時送到所述延時單元(2)的電容陣列(21)控制字端、以及有源RC濾波器電路(B)中電容陣列(BI)的控制字端。
3.如權利要求I所述的利用電容延時特性實現有源RC濾波器的自動頻率校準電路，其特徵在於所述延時單元(2)包括電容陣列(21)、NMOS開關管(Ml)、模擬比較器(COMP)和充電電流源(I)， 其中電容陣列(21)，其容值跟蹤有源RC濾波器電路(B)中電容陣列(BI)容值的變化，其負端接地，並且其容值由控制字信號(S〈5: 0> )進行控制； NMOS開關管(Ml)的源極接地，柵極與分頻信號(S_IN)電相連，漏極連接所述電容陣列(21)的正端； 模擬比較器(COMP)具有正輸入端和負輸入端，所述正輸入端與所述電容陣列(21)的正端相連，所述負輸入端與參考電壓(VREF)電相連； 充電電流源(I)其正端接供電電源，負端與電容陣列(21)正端相連接。
4.如權利要求3所述的利用電容延時特性實現有源RC濾波器的自動頻率校準電路，其特徵在於:所述充電電流源⑴包括運算放大器(0PA)、電阻(RES)、PMOS電晶體(M2)和電流鏡(CM)， 其中運算放大器(OPA)具有正輸入端和負輸入端，所述正輸入端與帶隙基準電壓(VBG)電相連； 電阻(RES)採用與有源RC濾波器電路(B)中相同的單元電阻，其阻值的變化反映有源RC濾波器電路(B)中電阻值的變化情況，其負端接地； PMOS電晶體(M2)柵極與所述運算放大器(OPA)的輸出端相連，漏極與所述運算放大器(OPA)的負輸入端相連，且同時與電阻(RES)的正端連接； 電流鏡(CM)的IN端與所述PMOS電晶體(M2)的源極相連，以所述電阻(RES)上電流Is為基準，按M: I比例生成所述充電電流Ic，從電流鏡(CM)的OUT端輸出，其中M為電流鏡CM的電流Is與充電電流Ic之間的比例關係。
全文摘要
本發明公開了一種利用電容延時特性實現有源RC濾波器的自動頻率校準電路，包括延時單元和數字部分，其中延時單元中的電容陣列完全複製有源RC濾波器電路中的電容陣列，且兩者具有相同的控制字信號；數字部分生成的分頻信號，經過所述延時單元的延時作用，得到延時信號，反饋到數字部分，計數器在此延時時間內進行計數，並將所得計數量與期望的參考計數量窗口進行比較，相應地調整電容陣列的控制字信號，通過調整後的電容陣列的控制字信號對有源RC濾波器頻率響應進行自動校準。其優點在於克服了有源RC濾波器電路由於工藝、電源電壓和溫度等的影響而造成的頻率響應的變化。
文檔編號H03L1/00GK102751980SQ20121024277
公開日2012年10月24日 申請日期2012年7月14日 優先權日2012年7月14日
發明者葉靜, 尹莉, 馬傑, 黃磊 申請人:中科芯集成電路股份有限公司