基於eda技術的電子系統多目標可靠性容差設計方法
2023-05-11 08:19:16
專利名稱：基於eda技術的電子系統多目標可靠性容差設計方法
技術領域：
本發明涉及電子技術，具體說就是一種基於EDA技術的電子系統多目標可靠性容 差設計方法。
背景技術：
隨著現代科技工業的迅速發展，對系統進行可靠性設計已成為產品質量設計中不 可缺少的一部分，而在產品的三次設計(系統設計、參數設計和容差設計)過程中，容差設 計又是進一步提高產品質量，降低其對設計參數和噪聲偏差敏感性的重要方法。電子系統 元器件的參數值在實際工作中會受到各種因素的影響而發生波動，主要包含以下幾種情 況(1)由於製造工藝的原因，使組成系統的元器件參數通常對標稱值有一定的偏差；(2) 由於使用條件的變化，如環境溫度、溼度的變化，會使電子元器件參數發生漂移；(3)由於 退化效應，即隨著時間的積累，元器件參數也會發生變化。這些波動都會導致電子系統質量 特性的下降，甚至會超出其安全工作範圍而發生故障。電子系統的可靠性容差設計，是在組成電子系統的各元器件參數中心值一定的情 況下，分析和分配各參數容差，從而保證電子系統輸出響應偏差最小的設計方法。該方法根 據元器件參數的波動對系統質量特性貢獻的大小來確定各參數的最合理的容差範圍，只對 於影響較大的參數給予較小的容差，使總損失(質量和成本的和)達到最佳。容差設計主要 是協調減小質量特性波動與增加製造費用的關係，以獲得高質量低成本的產品。傳統的可 靠性容差設計，只關心產品輸出的穩定性和一致性，雖然可以有效解決系統質量特性波動 大的問題，但是對於系統自身的可靠性和壽命卻沒有進行分析和設計，質量特性沒有提高， 因此不能滿足現在產品質量設計的需求。基於EDA技術的電子系統多目標可靠性容差設計 方法的提出能夠解決產品質量控制的問題，滿足現代產品質量設計的需求。
發明內容
本發明的目的在於提供一種通過EDA技術確定靈敏元器件的最佳參數容差，減小 因參數和噪聲偏差帶來的元器件應力的波動，從而保證系統中每個元器件都工作在安全應 力條件下的電子系統多目標可靠性容差設計方法。本發明的目的是這樣實現的一種基於EDA技術的電子系統多目標可靠性容差設 計方法，步驟如下步驟一建立電子系統的Pspice仿真模型，利用可靠性建模和可靠性預計、故障 模式與影響分析、故障樹分析等可靠性分析方法，找到影響電子系統故障的關鍵元器件；步驟二 根據電子系統所處的環境條件，以及元器件所受的應力載荷，建立關鍵元 器件可靠性退化模型；步驟三根據元器件的退化模型分析，找到影響關鍵元器件壽命的關鍵應力因素， 將其作為多目標容差設計的目標函數，根據系統的可靠性指標或根據元器件實際所受應力 情況來確定其約束條件；
3
步驟四結合正交試驗的設計方法，對目標函數進行靈敏度分析，找出影響目標函 數的靈敏元器件；步驟五結合均勻試驗設計方法，對目標函數進行最壞情況分析和蒙特卡洛分析， 通過多元線性回歸分析建立目標函數與參數容差之間的回歸方程，找到所有滿足特性指標 的容差組合；步驟六建立基於質量損失的多目標容差優化函數，利用遺傳算法對其進行求解， 從多種容差組合中選擇最優的容差分配方案；步驟七對多目標容差設計的結果進行檢驗，若不能滿足電子系統可靠性的要求， 則需要重新確定目標函數及其約束條件，再次進行設計，直到設計結果滿足要求為止。本發明一種基於EDA技術的電子系統多目標可靠性容差設計方法，是在傳統的容 差設計方法基礎上提出來的。傳統容差設計方法以系統的目標輸出值為函數，並且只對影 響輸出目標值的靈敏因素和元器件給予較小的容差。這樣只能保證批量生產出的產品的初 始輸出特性穩定一致，並不能在設計時就保證系統有較高的可靠性。而多目標容差設計方 法不僅把電子系統的輸出特性作為研究對象，而且把組成電子系統的每一個元器件都作為 研究對象，從中確定影響系統可靠性和壽命的關鍵元器件，並將導致其失效的應力因素作 為容差設計的目標。利用靈敏度分析法找到影響目標函數的靈敏因素和元器件，分析靈敏 因素的波動對元器件可靠性和壽命的影響，通過對靈敏元件進行容差控制，減小因參數和 噪聲偏差導致的元器件應力的波動，從而在不改變系統參數及結構的情況下提高系統內部 每個元器件的壽命，進而提高電子系統整體的可靠性，延長使用壽命。
圖1為本發明的設計方法的基本流程圖。
具體實施例方式下面結合附圖舉例對本發明作進一步說明。實施例1 結合圖1，本發明基於EDA技術的電子系統多目標可靠性容差設計方法， 步驟如下步驟一建立電子系統的Pspice仿真模型，利用可靠性建模和可靠性預計、故障 模式與影響分析、故障樹分析等可靠性分析方法，找到影響電子系統故障的關鍵元器件；步驟二 根據電子系統所處的環境條件，以及元器件所受的應力載荷，建立關鍵元 器件可靠性退化模型；步驟三根據元器件的退化模型分析，找到影響關鍵元器件壽命的關鍵應力因素， 將其作為多目標容差設計的目標函數，根據系統的可靠性指標或根據元器件實際所受應力 情況來確定其約束條件；步驟四結合正交試驗的設計方法，對目標函數進行靈敏度分析，找出影響目標函 數的靈敏元器件；步驟五結合均勻試驗設計方法，對目標函數進行最壞情況分析和蒙特卡洛分析， 通過多元線性回歸分析建立目標函數與參數容差之間的回歸方程，找到所有滿足特性指標 的容差組合；
步驟六建立基於質量損失的多目標容差優化函數，利用遺傳算法對其進行求解， 從多種容差組合中選擇最優的容差分配方案；步驟七對多目標容差設計的結果進行檢驗，若不能滿足電子系統可靠性的要求， 則需要重新確定目標函數及其約束條件，再次進行設計，直到設計結果滿足要求為止。實施例2 結合圖1，本發明基於EDA技術的電子系統多目標可靠性容差設計方法 包括以下步驟步驟一找到影響電子系統故障的關鍵元器件。採用可靠性建模及預計、故障模式 與影響分析(FMEA)和故障樹分析(FTA)方法對系統進行可靠性分析，確定影響系統可靠性 的關鍵元器件。假定多目標容差設計方法所分析的對象為電子系統S，它由n個元器件相互 連接組成，無冗餘結構，在任何元器件發生故障時，系統都無法正常工作。(1)建立可靠性框圖模型，為純串聯模型，可知系統的基本可靠性數學模型為
權利要求
一種基於EDA技術的電子系統多目標可靠性容差設計方法，其特徵在於實現步驟如下步驟一建立電子系統的Pspice仿真模型，利用可靠性建模和可靠性預計、故障模式與影響分析、故障樹分析等可靠性分析方法，找到影響電子系統故障的關鍵元器件；步驟二根據電子系統所處的環境條件，以及元器件所受的應力載荷，建立關鍵元器件可靠性退化模型；步驟三根據元器件的退化模型分析，找到影響關鍵元器件壽命的關鍵應力因素，將其作為多目標容差設計的目標函數，根據系統的可靠性指標或根據元器件實際所受應力情況來確定其約束條件；步驟四結合正交試驗的設計方法，對目標函數進行靈敏度分析，找出影響目標函數的靈敏元器件；步驟五結合均勻試驗設計方法，對目標函數進行最壞情況分析和蒙特卡洛分析，通過多元線性回歸分析建立目標函數與參數容差之間的回歸方程，找到所有滿足特性指標的容差組合；步驟六建立基於質量損失的多目標容差優化函數，利用遺傳算法對其進行求解，從多種容差組合中選擇最優的容差分配方案；步驟七對多目標容差設計的結果進行檢驗，若不能滿足電子系統可靠性的要求，則需要重新確定目標函數及其約束條件，再次進行設計，直到設計結果滿足要求為止。
全文摘要
本發明提供一種基於EDA技術的電子系統多目標可靠性容差設計方法。步驟包括建立電子系統的Pspice仿真模型；根據電子系統所處的環境條件建立關鍵元器件可靠性退化模型；根據系統的可靠性指標或根據元器件實際所受應力情況來確定其約束條件；對目標函數進行靈敏度分析，找出影響目標函數的靈敏元器件；通過多元線性回歸分析建立目標函數與參數容差之間的回歸方程，找到所有滿足特性指標的容差組合；建立基於質量損失的多目標容差優化函數。本發明通過對靈敏元件進行容差控制，減小因參數和噪聲偏差導致的元器件應力的波動，在不改變系統參數及結構的情況下提高系統內部每個元器件的壽命，進而提高電子系統整體的可靠性，延長使用壽命。
文檔編號G06F17/50GK101984441SQ20101052102
公開日2011年3月9日 申請日期2010年10月27日 優先權日2010年10月27日
發明者葉雪榮, 周月閣, 李享, 翟國富, 胡方, 譚榕容, 邵雪瑾 申請人:哈爾濱工業大學