一種帶有深n阱的np型cmos雪崩光電二極體的製作方法
2023-05-11 05:59:11
一種帶有深n阱的np型cmos雪崩光電二極體的製作方法
【專利摘要】本發明公開了一種帶有深N阱的NP型CMOS雪崩光電二極體，包括P型襯底、設置於P型襯底上的N阱層及雪崩區，所述雪崩區設置於所述P型襯底和N阱之間構成PN結，在P型襯底和雪崩區之間還設置有光吸收層，所述光吸收層為設置於P型襯底層上的深N阱，所述深N阱的摻雜濃度大於P型襯底層的摻雜濃度；本發明提高了雪崩光電二極體器件的速率、頻率響應和帶寬。
【專利說明】—種帶有深N阱的NP型CMOS雪崩光電二極體
【技術領域】
[0001]本發明涉及光電探測【技術領域】，涉及到光電器件的結構，尤其涉及到一種深N阱的NP型CMOS雪崩光電二極體。
【背景技術】
[0002]雪崩光電二極體又稱APD (avalanche photodiode),它的工作原理是通過光電效應產生的光生載流子(空穴電子對)，在高電場區(PN結上的反向電壓)運動時被迅速加速，運動過程中可能發生一次或多次碰撞，通過碰撞電離效應產生二次、三次新的空穴電子對，產生雪崩倍增效應，使載流子數量迅速增加，從而形成比較大的光信號電流。在低光強高靈敏和高速度的應用方面，APD器件是非常具有吸引力的，例如長距離光通信和光學測距都會應用到Aro。
[0003]製作APD主要有兩種工藝，一是傳統的製造工藝，二是CMOS兼容工藝。對於傳統的分立型APD器件，它的尺寸比較大，工藝不通用，集成性不高，器件的一致性不好，應用的時候需要相應的外圍電路，這些因素都限制了分立型Aro器件的發展。由於CMOS工藝具有低成本、低能耗、低噪聲、高帶寬、可再生以及高的集成性等特點，所以現在APD的主要製造工藝採用CMOS工藝。它可以提供性價比高、大容量而且可集成到單晶片上的光探測器和電子電路，這些都十分有利於實現高性能、低價的光學連接器產品。然而CMOS工藝也有其固有的缺陷。在標準矽CMOS工藝中，光探測器的性能主要由被加上反偏的電壓的PN結來決定。加上反偏電壓的PN結會形成耗盡區，但是在CMOS工藝下的耗盡區很窄，這會導致光探測器的性能下降。具體來說，在耗盡區光生空穴電子對被電場分開，這是漂移電流產生的原因，但是在襯底上產生的載流子擴散速度很慢，這會嚴重影響器件的響應速度。如果耗盡區足夠寬，那麼襯底上產生的載流子的運動速度將會加快從而提高器件的響應速度。為了解決該問題，人們做了各種改進措施，例如增加一層低摻雜層，但是這些方法的效果都不明顯，且器件的工藝都會變得複雜。
[0004]對於CMOS APD器件來說，它主要有兩種結構:一種是PN型，另一種是NP型。PN型APD是在P型襯底上製作N阱，然後在N阱裡製作P型重摻雜區，由N阱和P+構成PN結，形成雪崩區。NP型的APD是在P型襯底上注入N阱，由P型襯底和N阱構成PN結，形成雪崩區。對於PN型的APD，它的頻率響應和帶寬都比較好，但是由於其耗盡寬度窄，使得它在低電場時響應率很低。對於NP型APD，它的PN結由N阱和P襯底構成，入射光在襯底上被吸收，由於襯底上的電壓一般很低甚至為零，所以光生載流子主要是通過擴散運動移動到雪崩區參與倍增。但是由於擴散運動速度很慢，導致NP型APD器件的速率、響應頻率以及帶寬都很低。總體來說，儘管NP型APD的帶寬很窄，它還是被應用於高敏的探測器上，這主要是因為它的耗盡區寬度相比其他類型的APD要寬，這使得它在低電場強度時有固有的響應率。
【發明內容】
[0005]針對以上現有技術中的不足，本發明的目的在於提供一種提高了器件的速率、響應頻率和帶寬的帶有深N阱的NP型CMOS雪崩光電二極體，本發明的技術方案如下:一種帶有深N阱的NP型CMOS雪崩光電二極體，包括P型襯底、設置於P型襯底上的N阱層及雪崩區，所述雪崩區設置於所述P型襯底和N阱層之間構成PN結，在P型襯底和雪崩區之間還設置有光吸收層，所述光吸收層為設置於P型襯底層上的深N阱，所述深N阱的摻雜濃度大於P型襯底的摻雜濃度；
[0006]所述P型襯底上還設置有電極VK、Vdnw和P襯底電極，其中電極VR與所述雪崩區的PN結相連接並提供反向雪崩擊穿電壓，所述Vdnw偏置電極與光吸收層的深N阱相連接並提供偏置電壓，其中在P襯底電極上還設置有P+接觸面和N+接觸面。
[0007]進一步的,所述P+接觸面和N+接觸面之間還設置有淺槽隔尚STI。
[0008]進一步的，所述光吸收層的深N阱由磷摻雜的Si材料構成，所述雪崩區由PN結構成，P型半導體由Si材料構成，N型半導體由磷摻雜的Si材料構成；所述P+接觸面由重P摻雜的Si材料構成，和N+接觸面由重N摻雜的Si材料構成，所述淺槽隔離STI由S102材料構成、所述P襯底電極由Al材料構成。
[0009]本發明的優點及有益效果如下:
[0010]本新型NP型CMOS Aro光電器件在襯底上加上深N講，並給深阱單獨偏壓。由於N阱摻雜濃度比襯底大，從而能夠提供更多載流子，提高擴散速度；N阱的偏壓能夠驅動載流子移動，使其運動速度加快。達到提高器件速率、頻率響應和帶寬的目的。
[0011]2.在襯底上加上深N阱後，由於N阱摻雜濃度比襯底大，當入射光進入器件在吸收區被吸收時，能產生更多空穴電子對，這使得載流子的濃度差增大，從而使載流子的擴散速度更快，提高了器件的速率。由於N阱摻雜濃度高，也使得器件的響應速度提高。
[0012]3.NP型APD中PN結反偏，所以是電子參與倍增，給N阱加上獨立偏壓以後，該偏壓能起到分離光生載流子的作用:驅動電子進入雪崩區，並且隔離空穴。從而大大提高了器件的速率、響應頻率和帶寬。
[0013]4.N阱的厚度、深度和濃度是可調的。可以通過工藝調整N阱的厚度、深度和濃度，從而得到不同器件速率、頻率響應和帶寬。
【專利附圖】
【附圖說明】
[0014]圖1是常規NP型CMOS APD結構圖；
[0015]圖2常規NP型CMOS APD的濃度分布圖和電場分布圖；
[0016]圖3新型NP型CMOS APD結構圖；
[0017]圖4常規NP型CMOS APD頻率響應圖；
[0018]圖5新型NP型CMOS APD頻率響應圖。
【具體實施方式】
[0019]下面結合附圖給出一個非限定性的實施例對本發明作進一步的闡述。
[0020]需要注意的是，圖一和圖三僅僅表示CMOS APD的示意性簡化圖，因此這兩圖並不是按比例繪製的。
[0021 ] 如圖一所示為常規NP型CMOS APD光電器件的結構圖。常規的NP型CMOS APD包括襯底11 (典型地，由Si材料製成)、雪崩區12 (典型地，由PN結構成，P型半導體由硼摻雜的Si材料構成，N型半導體由磷摻雜的Si材料構成)、P型接觸13 (典型地，由重P摻雜的Si材料構成)、N型接觸14 (典型地，由重N摻雜的Si材料構成)、STI15 (又稱淺槽隔離，典型地，由S102材料構成)、電極16 (典型地，由Al材料構成)。應注意，上述材料僅僅是以示例的方式提供的，本領域技術人員應理解，其他材料也可以用在常規NP型CMOS APD的構造中O
[0022]從圖一中可以看出，在該結構中PN結由襯底和N阱構成，雪崩區12位於PN結區，光吸收區11位於雪崩區12下方的襯底上。圖二所示為常規NP型CM0SAPD的濃度分布圖和電場分布圖，從圖中可以清楚的看出該器件的摻雜濃度分布和電場分布，深度為3.2um附近摻雜濃度發生劇烈變化，同時電場在該區域也發生劇烈變化，說明該區域正是常規NP型APD的雪崩區12。該類型APD光電器件的工作原理是入射光射入器件在光吸收區11被吸收產生光生載流子，光生載流子通過擴散運動和漂移運動移動到雪崩區12參與倍增，通過圖一可以看出在NP型CMOS APD中是電子參與倍增的。P型接觸13和N型接觸14可以和金屬電極16相接觸從而施加偏置電壓在器件上，提供所需要的電場。因為P型接觸和N型接觸是重摻雜的，所以在與金屬接觸時不會形成肖特基二極體。STI15又稱淺槽隔離，主要作用是隔離器件，使鄰近的器件不會相互產生影響。
[0023]如圖三所示為新型NP型CMOS APD光電器件的結構圖。新型的NP型CMOS APD包括襯底21 (典型地，由SI材料構成，本實例中襯底的摻雜濃度為1015cm_3)、光吸收區22 (深N講，典型地，由磷摻雜的SI材料成，本實例中深N阱的摻雜濃度為6X1016cm_3)、雪崩區23(典型地，由PN結構成，P型半導體襯底構成，N型半導體由磷摻雜的SI材料構成，本實例中N阱的摻雜濃度為1017cm_3)、P型接觸24 (典型地，由重P摻雜的SI材料構成)、N型接觸25(典型地，由重N摻雜的SI材料構成)、STI26(又稱淺槽隔離，典型地，由S102材料構成)、電極27 (典型地，由Al材料構成)。應注意，上述材料僅僅是以示例的方式提供的，本領域技術人員應理解，其他材料也可以用在常規NP型CMOS APD的構造中。
[0024]從圖中可以看出，該器件相對於常規NP型CMOS APD主要的變化是在襯底上加入了一個深N阱(如圖三中標註的22區)，該阱作為APD器件的光吸收區。當入射光射入APD器件在吸收區22被吸收時，由於深N阱的濃度高於襯底的濃度，所以此器件的光生載流子濃度比常規NP型CMOS AH)的光生載流子濃度高，載流子的擴散運動會更強。在圖三中還可以看到，新型的結構中對深N阱單獨加上了一個偏壓Vdnw，此單獨偏壓對器件的性能影響很大。該偏壓能夠起到兩個作用:一是分離光生載流子，二是驅動電子進入雪崩區。光生載流子有空穴和電子，而參與倍增的是電子，加上負的獨立偏壓後它能隔離深N阱裡產生的空穴，並且使電子具有較強的漂移運動，提高電子的傳輸速度，減小電子的疏運時間，使載流子能夠更快的運動雪崩區23參與倍增。P型接觸24和N型接觸25可以和金屬電極27相接觸從而施加偏置電壓在器件上，提供所需要的電場。圖中有三對電極:VK、VDNW和P襯底的電極，VK是給PN結加上的反向電壓，該電壓必須足以使器件發生雪崩擊穿，該實例中所加的反向電壓VR為16V ;VDNW是給深N阱加上的單獨偏壓，作用如前面所述，該實例中所加的電壓VDNW為10V ；P襯底上的電極的作用是消除襯底上產生的緩慢載流子對器件的影響。
[0025]對於Aro來說，它的頻率影響因素有以下四個:光生載流子的輸運時間、器件的RC時間常數、電感峰值效應和電容，在這四個因素中光生載流子的輸運時間是主要因素。通過前面的分析知道，對於常規NP型CMOS APD光電器件，入射光在吸收區22被吸收後產生光生載流子，載流子通過擴散運動和漂移運動移動到雪崩區23參與倍增，但是由於吸收區位於襯底上，而襯底的摻雜濃度小而且襯底上的電壓很小甚至幾乎為零，這就導致載流子或者說是電子的擴散運動速度慢，漂移運動速度也很慢，從而增加了電子的輸運時間，大大限制了器件的速率、頻率響應和帶寬。對於本發明設計的新型NP型CMOS APD，如圖三所示，深N阱作為吸收區，入射光在深N阱被吸收後能產生更多光生載流子，因為深N阱的摻雜濃度比襯底高，使載流子的濃度梯度更大，增加擴散運動的速度，再加上深N阱的獨立偏壓的驅動，提高載流子的漂移運動速度。如圖四為常規NP型AH)的頻率響應圖，從圖中可以看出它的截止頻率在1Χ10-7Ηζ左右，器件工作的帶寬為1Χ108ΗΖ。如圖五為新型NP型ATO的頻率響應圖，從圖中可以看出它的截止頻率在2Χ108ΗΖ左右，器件工作的帶寬為1Χ109ΗΖ。對比兩圖可以清楚的知道，較常規NP型APD而言，新型NP型CMOS APD在速率、頻率響應和帶寬等方面有了顯著的提高。因此，本發明所設計的結構使得載流子的擴散運動速度和漂移運動速度都得到了提高，因而APD器件光生載流子的運動速度加快，載流子的輸運時間減小，器件的響應速率、截至頻率和工作帶寬等指標都顯著提高。
[0026]以上這些實施例應理解為僅用於說明本發明而不用於限制本發明的保護範圍。在閱讀了本發明的記載的內容之後，技術人員可以對本發明作各種改動或修改，這些等效變化和修飾同樣落入本發明權利要求所限定的範圍。
【權利要求】
1.一種帶有深N阱的NP型CMOS雪崩光電二極體，包括P型襯底(21)、設置於P型襯底(21)上的N阱層及雪崩區(23)，所述雪崩區(23)設置於所述P型襯底(21)和N阱層之間構成PN結，其特徵在於:在P型襯底(21)和雪崩區(23)之間還設置有光吸收層(22)，所述光吸收層(22)為設置於P型襯底層(21)上的深N阱，所述深N阱的摻雜濃度大於P型襯底(21)的摻雜濃度； 所述P型襯底(21)上還設置有電極VK、Vdnw和P襯底電極(27)，其中電極VR與所述雪崩區(23)的PN結相連接並提供反向雪崩擊穿電壓，所述Vdnw偏置電極與光吸收層(22)的深N阱相連接並提供偏置電壓，其中在P襯底電極(27)上還設置有P+接觸面(24)和N+接觸面(25)。
2.根據權利要求1所述的帶有深N阱的NP型CMOS雪崩光電二極體，其特徵在於:所述P+接觸面(24)和N+接觸面(25)之間還設置有淺槽隔離STI (26)。
3.根據權利要求2所述的帶有深N阱的NP型CMOS雪崩光電二極體，其特徵在於:所述光吸收層(22)的深N阱由磷摻雜的Si材料構成，所述雪崩區(23)由PN結構成，P型半導體由Si材料構成，N型半導體由磷摻雜的Si材料構成；所述P+接觸面(24)由重P摻雜的Si材料構成，和N+接觸面(25)由重N摻雜的Si材料構成，所述淺槽隔離STI (26)由S102材料構成、所述P襯底電極(27)由Al材料構成。
【文檔編號】H01L31/107GK103887362SQ201410122853
【公開日】2014年6月25日 申請日期:2014年3月28日 優先權日:2014年3月28日
【發明者】王巍, 王川, 顏琳淑, 胡潔, 王婷, 杜超雨, 王振, 袁軍 申請人:重慶郵電大學