一種非線性偽隨機序列發生器的製作方法
2023-05-11 10:55:21 1
專利名稱：一種非線性偽隨機序列發生器的製作方法
技術領域：
本發明涉及偽隨機序列產生技術，尤其涉及一種非線性偽隨機序列發生器
背景技術：
m序列是最大長度線性移位反饋寄存器(Maximum-length linear feed backshift register, MLLFSR)生成的偽隨機序列，它的周期特性、平衡特性、遊程特性、自相關特性都很好，在信息安全、通信、雷達、測試、導航等許多重要領域具有廣泛應用。但是，m序列的序列數目有限，難以滿足通信系統需要的海量地址碼；它的線性複雜度低，在信息加密中難以抵抗敵方的攻擊。在實際應用中，為了獲得周期長、複雜度高的偽隨機序列，往往需要將若干個多級反饋移位寄存器產生的m序列進行平移、截短、求模2加等運算。這種生成方法改善了序列的某些特性,但同時也丟失了一些原有的優點，並且增加了偽隨機序列生成的複雜性。·本發明由國家自然基金項目「基於m序列的非線性m子序列研究」(61071001)資助。
發明內容
本發明要解決的技術問題是提供一種非線性偽隨機序列發生器，其生成的偽隨機序列線性複雜度高、周期長且生成方法簡單。根據本發明的一個方面，提供一種非線性偽隨機序列發生器，包括移位寄存器單元，其中，移位寄存器單元由n個觸發器或n個一位存儲單元組成，高位觸發器或高位存儲單元的輸出依次與相鄰低位觸發器或相鄰低位存儲單元的輸入連接，最低位觸發器或最低位存儲單元的輸出是移位寄存器單元的輸出，最高位觸發器或最高位存儲單元的輸入是移位寄存器單元的輸入；反饋邏輯單元，包括線性反饋邏輯單元、非線性反饋邏輯單元和合成單元；其中，線性反饋邏輯單元輸入端按照其本原三項式反饋函數與移位寄存器單元的狀態輸出端對應連接，線性反饋邏輯單元輸出端與合成單元的一個輸入端連接；非線性反饋邏輯單元輸入端按照其非線性特徵函數與移位寄存器單元的狀態輸出端對應連接，其輸出端與合成單元的另一個輸入端連接；合成單元包括異或門，其輸入端分別與線性反饋邏輯單元輸出端和非線性反饋邏輯單元輸出端連接，所述的合成單元輸出端與移位寄存器輸入端連接。可選的，所述的非線性偽隨機序列發生器中，線性反饋邏輯單元是基於本原三項式的最大長度線性移位反饋寄存器MLLFSR反饋邏輯單元，其邏輯電路由其反饋函數f(x)決定f (X) = Xi □ X0(I)其中， 表示模2加；Xi G GF(2)，為寄存器第i+1位狀態，i = L..n-1。可選的，所述的非線性偽隨機序列發生器中，非線性反饋邏輯單元電路由非線性特徵函數y(x)決定，所述的非線性特徵函數y(x)是基於(I)式得到的，其形式如下
當⑴式中的Xi所在位置滿足0< 『口(1)時，XX) =( .!+L +X/+1) (^.L X1) (x .,LL +^) (2)當⑴式中的Xi所在位置滿足(|)4I時，XX) =( .!+L +x .(+1) (x .,.L X1) (xM.tLL +X1) (3)其中，+表示邏輯加；n為移位寄存器位數；Xi G GF(2)，為寄存器第i+1位狀態，i
=I…n_lo可選的，所述的非線性偽隨機序列發生器中，合成單元的輸出是反饋邏輯單元的總輸出，為f' (X) = f (X) □ y (X)(4)·
其中， 表示模2加；f (X):本原三項式m序列移位寄存器反饋函數；y(x):基於本原三項式的非線性特徵函數；f』 (x):非線性m子序列移位寄存器反饋函數。與現有技術相比，本發明的優點包括1)可以產生新的偽隨機序列；2)新偽隨機序列具有理想的周期特性、平衡特性、遊程特性；3)新偽隨機序列自相關特性具有8 (t)函數特徵；4)新偽隨機序列良好的線性複雜度；5)易於硬體和軟體實現，也易於分立元件和可編程器件實現。
圖I是本發明一個實施例提供的非線性偽隨機序列發生器的邏輯結構圖；圖2是本發明另一個實施例提供的非線性偽隨機序列發生器的邏輯電路圖；圖3是本發明另一個實施例提供的非線性偽隨機序列發生器的邏輯電路圖。圖4是本發明實施例提供的非線性偽隨機序列發生器的狀態轉換示意圖。附圖標記說明I:移位寄存器單元；2 :線性反饋邏輯單元；3 :非線性反饋邏輯單元；4 :合成單元。
具體實施例方式為了使本發明的目的、方法、技術方案及優點更加清楚明白，以下結合附圖，對本發明進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發明，並不用於限定本發明。圖I是本發明一個實施例提供的非線性偽隨機序列發生器的邏輯結構圖。該非線性偽隨機序列發生器為基於m序列移位寄存器的非線性m子序列發生器，其包括移位寄存器單元和反饋邏輯單元。其中，m序列移位寄存器是具有本原三項式反饋函數的m序列移位寄存器，移位寄存器單元的輸入與反饋邏輯電路的輸出耦接，移位寄存器狀態輸出與反饋邏輯單元輸入耦接。移位寄存器單元由n個(n表示移位寄存器的位數，一般指任意正整數)觸發器或n個一位存儲單元組成，高位觸發器或高位存儲單元的輸出依次與相鄰低位觸發器或相鄰低位存儲單元的輸入連接，最低位觸發器或最低位存儲單元的輸出是移位寄存器單元的輸出，最高位觸發器或最高位存儲單元的輸入是移位寄存器單元的輸入。其中，反饋邏輯單元包括線性反饋邏輯單元、非線性反饋邏輯單元和合成單元。線性反饋邏輯單元輸入端按照其本原三項式反饋函數與移位寄存器狀態輸出端對應連接，線性反饋邏輯單元輸出端與合成單元的一個輸入端連接。非線性反饋邏輯單元輸入端按照其非線性特徵函數與移位寄存器狀態輸出端對應連接，其輸出端與合成單元的另一個輸入端連接。線性反饋邏輯單元是基於本原三項式的最大長度線性移位反饋寄存器MLLFSR反饋邏輯單元，其邏輯電路由其反饋函數f(x)決定f (X) = Xi □ X0(I)·
其中，@表示模2加；Xi G GF (2)，為寄存器第i+1位狀態，i = l...n-l。非線性反饋邏輯單元電路由非線性特徵函數y(x)決定，所述的非線性特徵函數y(x)是基於(I)式得到的，其形式如下當⑴式中的Xi所在位置滿足0</ 口(登)時，XX)=(x .,+L +x,.+1) (a:,.L X1) (Xtl^L XnJlixn^x L +X1) (2)當⑴式中的Xi所在位置滿足($)</I時，XX) =( .!+L +Xn^lixrhiL X1) (^1LL +X1) (3)其中，+表示邏輯加；n為移位寄存器位數；Xi G GF(2)，為寄存器第i+1位狀態，i
=I…n_lo合成單元包括異或門，其輸入端分別與線性反饋邏輯單元輸出端和非線性反饋邏輯單元輸出端連接，所述的合成單元輸出端與移位寄存器輸入端連接，合成單元的輸出是反饋邏輯單元的總輸出，為f' (X) = f (X) □ y (X)(4)其中， 表示模2加；f(x):本原三項式m序列移位寄存器反饋函數；y(x):基於本原三項式的非線性特徵函數；f』 (x):非線性m子序列移位寄存器反饋函數。綜上，線性反饋邏輯單元電路由形如(I)式的本原三項式m序列移位寄存器反饋函數f(x)確定，非線性反饋邏輯單元電路由非線性特徵函數y(x)確定。線性反饋邏輯單元和非性反饋邏輯單元的輸入信號都取自於移位寄存器狀態輸出信號Xj (j =0,1,2... n-1)。線性反饋邏輯單元和非性反饋邏輯單元的輸出信號都送給合成單元，作為合成單元輸入信號，合成單元輸出信號作為移位寄存器輸入信號，在elk信號作用下，一方面移位寄存器接收反饋邏輯電路的輸出信號，同時其內部各位依次由高到低移動一位，完成由一個狀態轉換到一個新狀態；另一方面由於移位寄存器狀態改變，反饋邏輯電路也隨之產生一個新的輸出，等待下個Clk信號將其送入移位寄存器。序列的輸出可以從移位寄存器輸出端獲得，也可以從移位寄存器任一位狀態輸出端獲得，還可以從反饋邏輯電路輸出端得到。根據本發明一個實施例，如圖2所示，線性反饋邏輯單元電路由⑴式確定，且Xi的位置滿足
權利要求
1.一種非線性偽隨機序列發生器，包括 移位寄存器單元，其中，移位寄存器單元由η個觸發器或η個一位存儲單元組成，高位觸發器或高位存儲單元的輸出依次與相鄰低位觸發器或相鄰低位存儲單元的輸入連接，最低位觸發器或最低位存儲單元的輸出是移位寄存器單元的輸出，最高位觸發器或最高位存儲單元的輸入是移位寄存器單元的輸入； 反饋邏輯単元，包括線性反饋邏輯単元、非線性反饋邏輯単元和合成単元；其中，線性反饋邏輯單元輸入端按照其本原三項式反饋函數與移位寄存器單元狀態輸出端對應連接，其輸出端與合成単元的ー個輸入端連接；非線性反饋邏輯單元輸入端按照其非線性特徵函數與移位寄存器單元狀態輸出端對應連接，其輸出端與合成単元的另ー個輸入端連接；合成単元包括異或門，其輸入端分別與線性反饋邏輯單元輸出端和非線性反饋邏輯單元輸出端連接，所述的合成單元輸出端與移位寄存器輸入端連接。
2.根據權利要求I所述的非線性偽隨機序列發生器，其中，線性反饋邏輯単元是基於本原三項式的最大長度線性移位反饋寄存器MLLFSR反饋邏輯単元，其邏輯電路由其反饋函數f (X)決定
3.根據權利要求2所述的非線性偽隨機序列發生器，其中，非線性反饋邏輯単元電路由非線性特徵函數y(x)決定，所述的非線性特徵函數y(x)是基於(I)式得到的，其形式如下 當(I)式中的Xi所在位置滿足Oぐ□(〗)吋， XX) =(^.1+L +x,.+1) (x,.L X1) (XrhlLL +X1) (2) 當⑴式中的Xi所在位置滿足I吋，
4.根據權利要求3所述的非線性偽隨機序列發生器，其中，合成単元的輸出是反饋邏輯單元的輸出，為 f' (x) = f(x) □ y(x)(4) 其中， 表示模2加； f (x):本原三項式m序列移位寄存器反饋函數； y(x):基於本原三項式的非線性特徵函數； f』 (x):非線性m子序列移位寄存器反饋函數。
全文摘要
本發明提供非線性偽隨機序列發生器，包括移位寄存器單元；反饋邏輯單元，包括線性反饋邏輯單元、非線性反饋邏輯單元和合成單元；其中，線性反饋邏輯單元輸入端按照其本原三項式反饋函數與移位寄存器單元的狀態輸出端對應連接，其輸出端與合成單元的一個輸入端連接；非線性反饋邏輯單元輸入端按照其非線性特徵函數與移位寄存器單元狀態輸出端對應連接，其輸出端與合成單元的另一個輸入端連接；合成單元包括異或門，其輸入端分別與線性反饋邏輯單元輸出端和非線性反饋邏輯單元輸出端連接，所述的合成單元輸出端與移位寄存器輸入端連接。其生成的偽隨機序列線性複雜度高，周期長，且生成方法簡單。
文檔編號G06F7/58GK102736892SQ20121024627
公開日2012年10月17日 申請日期2012年7月8日 優先權日2012年7月8日
發明者呂虹, 常偉, 張愛雪, 戚鵬, 方俊初, 朱達榮, 汪小龍, 陳蘊 申請人:呂虹, 安徽建築工業學院