射頻傳輸結構的形成方法
2023-07-06 03:56:36 1
專利名稱：射頻傳輸結構的形成方法
技術領域：
本發明涉及半導體製造技術領域，尤其涉及射頻傳輸結構的形成方法。
背景技術：
隨著半導體技術的發展，為了降低製造和設計成本，通常希望在單個集成電路上包含更多的功能。例如，在無線通信系統中，希望在作為數字邏輯電路的同一個集成電路上包括射頻電路。現有技術中，如果直接採用普通的襯底形成既包括數字邏輯電路又包括射頻電路的集成電路，所述射頻電路會引起襯底和集成電路電感器的耦合，並且集成電路電感器的電感性能下降。為了在單個集成電路上集成更多的功能，通常採用絕緣體上矽(SOI)作為襯底來解決上述問題，且可以降低直流功耗，具有優良的抗串擾能力。請參考圖1，現有技術的射頻傳輸結構，採用具有陷阱富集區的絕緣體上矽(TrapRich SOI wafer)製成，包括:高阻率的半導體襯底100 ;覆蓋所述半導體襯底100表面的陷阱富集層101，用於凍結射頻信號在半導體襯底100中的載流子，提高射頻傳輸結構的信號傳輸質量；覆蓋所述陷阱富集層101表面的隱埋氧化物層(Buried 0xide)103 ;覆蓋所述隱埋氧化物層103表面的頂層矽105，用於形成射頻元件，例如電晶體、電容器、二極體等。然而，現有技術形成上述射頻傳輸結構的成本高，不利於節約成本，且射頻傳輸性能有待提聞。更多關於射頻信號的資料請參考專利號為「US6743662B2」的美國專利。
發明內容
本發明解決的問題是提供一種射頻傳輸結構的形成方法，形成的射頻傳輸結構的成本低，且射頻傳輸性能得到較好改善。為解決上述問題，本發明提供了一種射頻傳輸結構的形成方法，包括:提供包括器件區和非器件區的半導體襯底，覆蓋所述半導體襯底表面的隱埋氧化物層，覆蓋所述隱埋氧化物層表面的半導體層；形成貫穿所述非器件區的半導體層和隱埋氧化物層的開口，所述開口暴露出半導體襯底表面；形成開口後，在所述器件區的半導體層表面形成柵介質層；形成覆蓋所述柵介質層的柵電極層和陷阱富集層，所述陷阱富集層覆蓋所述開口底部的半導體襯底，且所述柵電極層和陷阱富集層在同一工藝步驟中形成。可選地，所述柵電極層和陷阱富集層的形成步驟包括:形成覆蓋所述柵介質層、淺溝槽隔離結構、以及開口底部和側壁的多晶矽薄膜；形成位於所述多晶矽薄膜表面的第二光刻膠層，所述第二光刻膠層定義出所述柵電極層和陷阱富集層；以所述光刻膠層為掩膜，刻蝕所述多晶矽薄膜。可選地，所述多晶矽薄膜的形成工藝為化學氣相沉積工藝。可選地，形成所述多晶矽薄膜時的沉積溫度為400攝氏度-600攝氏度，形成的多晶矽薄膜的厚度為1500埃-4000埃。
可選地，所述柵電極層的材料為多晶矽，所述陷阱富集層的材料為多晶矽。可選地，所述陷阱富集層的厚度與柵電極層的厚度相同，且大於1500埃。可選地，所述開口的寬度大於柵電極層厚度的2倍。可選地，所述開口的寬度為2微米-30微米。可選地，還包括:形成位於所述非器件區的半導體層內的淺溝槽隔離結構；形成覆蓋所述半導體層表面的犧牲層；形成位於所述犧牲層表面和淺溝槽隔離結構表面的第一光刻膠層，所述第一光刻膠層暴露出非器件區上方的部分淺溝槽隔離結構；以所述第一光刻膠層為掩膜，刻蝕所述淺溝槽隔離結構和隱埋氧化物層，直至暴露出非器件區的半導體襯底，形成開口。可選地，所述隱埋氧化物層的材料為氧化矽或氧化鋁，厚度為8000埃-15000埃。可選地，所述半導體層的材料為單晶矽、單晶鍺、矽鍺或II1-1V族化合物，厚度為1000 埃-2000 埃。與現有技術相比，本發明的技術方案具有以下優點:由於在非器件區形成了暴露出半導體襯底表面的開口，後續在開口內形成陷阱富集層，以凍結半導體襯底內誘生的載流子，避免射頻信號損失或產生串擾。並且，所述陷阱富集層與器件區的柵電極層在同一工藝步驟中形成，簡化了工藝步驟，節省了製作成本。另夕卜，利用在開口內形成陷阱富集層的方法，替代了現有技術的具有陷阱富集區的絕緣體上矽，有效節約了成本。
圖1是現有技術的射頻傳輸結構的剖面結構示意圖；圖2是本發明實施例的射頻傳輸結構的形成方法的流程示意圖；圖3-圖10是本發明實施例的射頻傳輸結構的形成過程的剖面結構示意圖。
具體實施例方式正如背景技術所述，現有技術形成射頻傳輸結構時的成本高，不利於節約成本。經過研究，發明人發現，現有技術形成的射頻傳輸結構的成本高，其主要原因在於，射頻信號在器件區或非器件區上部傳輸時，大幅度的射頻信號容易在高阻率半導體襯底內形成耗盡層或反型層，使得原本高阻率的半導體襯底變為低電阻，變為低電阻後的半導體襯底為射頻信號提供新的信號傳輸路徑，使得射頻信號損失或產生串擾。而現有技術用於形成射頻傳輸結構的具有陷阱富集區的絕緣體上矽的成本較高。如何形成一種可替代上述具有陷阱富集區的絕緣體上矽的結構，成為亟需解決的問題。經過進一步研究，發明人發現，可在絕緣體上矽(SOI)襯底內形成貫穿頂部頂層矽的隱埋氧化物層、並暴露出底部半導體襯底的開口，然後在所述開口內形成與所述半導體襯底接觸的多晶頂層矽，由於多晶矽具有高密度的晶界，能夠提供俘獲載流子的陷阱，可起到凍結半導體襯底內誘生的載流子的作用，並且成本低，形成工藝簡單。更進一步的，本發明的實施例提供了一種射頻傳輸結構的形成方法，其射頻傳輸性能得到較好改善。為使本發明的上述目的、特徵和優點能夠更加明顯易懂，下面結合附圖對本發明的具體實施方式
做詳細的說明。
請參考圖2，本發明實施例的射頻傳輸結構的形成方法，包括:步驟S201，提供包括器件區和非器件區的半導體襯底，覆蓋所述半導體襯底表面的隱埋氧化物層，覆蓋所述隱埋氧化物層表面的半導體層，所述非器件區的半導體層內形成有淺溝槽結構；步驟S202，形成覆蓋所述半導體層表面的犧牲層，形成位於所述犧牲層表面和淺溝槽結構表面的第一光刻膠層，所述第一光刻膠層暴露出非器件區上方的部分淺溝槽隔離結構；步驟S203，以所述第一光刻膠層為掩膜，刻蝕所述淺溝槽隔離結構和隱埋氧化物層，直至暴露出非器件區的半導體襯底，形成開口 ；步驟S204，形成開口後，去除所述第一光刻膠層和犧牲層，暴露出半導體層和淺溝槽隔離結構；步驟S205，形成覆蓋所述器件區的半導體層表面的柵介質薄膜；步驟S206，形成多晶矽薄膜，所述多晶矽薄膜覆蓋所述柵介質薄膜、淺溝槽隔離結構、開口的側壁和底部的半導體襯底；步驟S207，形成位於所述多晶矽薄膜表面的第二光刻膠層；步驟S208，以所述第二光刻膠層為掩膜，刻蝕所述多晶矽薄膜和部分柵介質薄膜，形成位於所述器件區的半導體層表面的柵介質層、覆蓋所述柵介質層表面的柵電極層、以及覆蓋所述開口底部的半導體襯底的陷阱富集層；然後去除所述第二光刻膠層。具體的，請參考圖3-圖10，圖3-圖10示出了本發明實施例的射頻傳輸結構的形成過程的剖面結構示意圖。請參考圖3，提供半導體襯底300，所述半導體襯底300包括器件區I和與之相鄰的非器件區II ;形成覆蓋所述半導體襯底300表面的隱埋氧化物層301，覆蓋所述隱埋氧化物層301表面的半導體層303。所述半導體襯底300用於為後續工藝提供平臺，並且後續會接地。本發明的實施例中，所述半導體襯底300、隱埋氧化物層301和半導體層303由絕緣體上矽(SOI)形成。並且，為減少高頻信號下半導體襯底300的損耗和串擾，所述半導體襯底300採用高阻率的單晶矽晶圓製成。所述半導體襯底300包括器件區I和非器件區II，其中，所述器件區I上方的區域後續用於形成射頻元件，例如電晶體，所述非器件區II上方的區域後續用於形成陷阱富集層，以凍結載流子，提高射頻結構的信號傳輸質量。所述隱埋氧化物層301後續用於隔離射頻元件與半導體襯底300，進一步提高射頻結構的信號傳輸質量。所述隱埋氧化物層301的材料為氧化矽(SiO2)或氧化鋁(Al2O3)0為使所述隱埋氧化物層301的隔離效果好，通常要求其具有較大的厚度，例如8000埃-15000埃。本發明的實施例中，所述隱埋氧化物層301的厚度為10000埃。需要說明的是，在本發明的其他實施例中，也可以採用氮化矽或氮化鋁替代所述隱埋氧化物層301，也可以起到隔離射頻元件與半導體襯底300的作用，在此不再贅述。所述半導體層303後續用作形成射頻元件。所述半導體層303的材料為單晶矽、單晶鍺、矽鍺或II1-1V族化合物等。所述半導體層303的厚度以能夠形成射頻元件為宜，通常所述半導體層303的厚度為1000埃-2000埃。在本發明的實施例中，所述半導體層303後續用於形成電晶體，所述半導體層303的材料為單晶矽，形成的半導體層303的厚度為1450埃。需要說明的是，為使後續形成的射頻元件之間、以及射頻元件與隱埋氧化物層之間相互隔離，所述非器件區II的半導體層303內還形成有淺溝槽隔離結構(STI) 304。而且，根據形成的電晶體的類型不同，還包括:在所述器件區I的半導體層303內摻雜P型或N型離子。本發明的實施例中，所述電晶體為NM0SFET，所述器件區I的半導體層303內摻雜P型離子。需要說明的是，在本發明的其他實施例中，所述隱埋氧化物層301、半導體層303還可以採用化學氣相沉積工藝(CVD)形成，在此不再贅述。請參考圖4，形成覆蓋所述半導體層303表面的犧牲層305，形成位於所述犧牲層305表面和淺溝槽結構304表面的第一光刻膠層307,所述第一光刻膠層307暴露出非器件區II上方的部分淺溝槽隔離結構304。所述犧牲層305用於消除前述摻雜工藝對部分半導體層303表面造成的損傷，提高後續形成的射頻元件的質量，並且還可在後續去除第一光刻膠層307時，保護其底部的半導體層303不受損壞。本發明的實施例中，所述犧牲層305的形成工藝為熱氧化工藝，所述犧牲層305的材料為氧化矽，所述犧牲層305由氧化摻雜工藝中受損的部分半導體層303後形成，後續會被去除，因此，剩餘的半導體層303的質量較好，形成的射頻元件的質量優越。所述第一光刻膠層307用於定義出非器件區II的開口。所述第一光刻膠層307的形成工藝為曝光、顯影等工藝，在此不再贅述。需要說明的是，在本發明的其他實施例中，也可以不形成犧牲層305，而直接在半導體層303表面形成第一光刻膠層307。請參考圖5，以所述第一光刻膠層307為掩膜，刻蝕所述淺溝槽隔離結構304和隱埋氧化物層301，直至暴露出非器件區II的半導體襯底300，形成開口 309。所述開口 309貫穿所述淺溝槽隔離結構304和隱埋氧化物層301，並暴露出半導體襯底300，所述開口 309定義出陷阱富集層的位置。所述開口 309的形成工藝為刻蝕工藝，例如各向異性的幹法刻蝕工藝。由於所述開口 309內後續會形成陷阱富集層，為便於填充，使後續形成的陷阱富集層的質量好，所述開口 309的深寬比應小於1:1。並且，所述開口 309的寬度決定了後續形成的陷阱富集層與半導體襯底300之間的接觸面積，與陷阱富集層凍結載流子的能力大小相關，所述開口 309的寬度大於後續形成的柵電極層厚度的2倍，通常為2微米-30微米。本發明的實施例中，所述開口 309的寬度為10微米。請參考圖6，形成開口 309後，去除所述第一光刻膠層307 (如圖5所示)和犧牲層305 (如圖5所示)，暴露出半導體層303和淺溝槽隔離結構304。去除所述第一光刻膠層307和犧牲層305，以利於後續形成柵介質層。其中，去除所述第一光刻膠層307的工藝為灰化(ashing)工藝或溼法清洗工藝，去除所述犧牲層305的工藝為溼法刻蝕工藝。本發明的實施例中，所述第一光刻膠層307和犧牲層305均採用溼法刻蝕工藝去除，半導體層303表面沒有犧牲層305殘留。請參考圖7，形成覆蓋所述器件區I的半導體層303表面的柵介質薄膜311。
所述柵介質薄膜311用於後續形成柵介質層，隔離柵電極層和半導體層303。所述柵介質薄膜311的材料為氧化娃或高K介質。所述柵介質薄膜311的形成工藝為沉積工藝或氧化工藝，形成的柵介質薄膜311組織緻密、質量好。本發明的實施例中，所述柵介質薄膜311的材料為氧化矽，其形成工藝為幹氧氧化工藝。需要說明的是，本發明的實施例中，由於開口 309還暴露出部分半導體襯底300，因此，還有部分柵介質薄膜311覆蓋所述部分半導體襯底300表面。所述部分柵介質薄膜311後續會被去除，後續使陷阱富集層與半導體襯底300具有良好的電學接觸，保證陷阱富集層能夠俘獲(凍結)半導體襯底300內由射頻信號誘生的載流子。需要說明的是，在本發明的其他實施例中，還可以採用化學氣相沉積的方法在整個半導體層303、淺溝槽隔離結構304、以及開口 309的側壁和底部的半導體襯底300表面形成柵介質薄膜311，後續再去除開口 309底部的柵介質薄膜311，在此不再贅述。請參考圖8，形成多晶矽薄膜313，所述多晶矽薄膜313覆蓋所述柵介質薄膜311、淺溝槽隔離結構304、開口 309的側壁和底部的半導體襯底300。所述多晶矽薄膜313用於後續形成柵電極層和陷阱富集層。發明人發現，在開口309底部的半導體襯底300表面形成多晶娃，由於多晶娃具有聞密度的晶界，能夠提供俘獲載流子的陷阱，以起到凍結載流子的作用，使得能夠在半導體襯底表面導電的載流子減少，減少射頻信號的損失或串擾，提高射頻傳輸結構的信號傳輸質量。為使後續形成的柵電極層的厚度滿足工業需求，並且使後續形成的陷阱富集層具有較強的凍結載流子的能力，所述多晶矽薄膜313的厚度大於1500埃，較佳的為1500埃-4000埃。當採用化學氣相沉積工藝形成上述厚度範圍的多晶矽薄膜313時，其沉積溫度為400攝氏度-600攝氏度。本發明的實施例中，形成的所述多晶矽薄膜313的厚度為1800埃，後續形成的陷阱富集層具有較強的凍結載流子的能力，使得能夠在半導體襯底表面導電的載流子減少，減少射頻信號的損失或串擾。因此，形成的射頻傳輸結構的信號質量好。請參考圖9，形成位於所述多晶矽薄膜313表面的第二光刻膠層315。所述第二光刻膠層315用於定義出射頻元件的柵電極層，並定義出陷阱富集層的位置。所述第二光刻膠層315的形成工藝為曝光、顯影等，在此不再贅述。請參考圖10，以所述第二光刻膠層315 (如圖9所示)為掩膜，刻蝕所述多晶矽薄膜313 (如圖9所示)和部分柵介質薄膜311 (如圖9所示)，形成位於所述器件區I的半導體層表面的柵介質層311a、覆蓋所述柵介質層311a表面的柵電極層313a、以及覆蓋所述開口 309底部的半導體襯底300的陷阱富集層317 ;然後去除所述第二光刻膠層315。刻蝕所述多晶矽薄膜313和部分柵介質薄膜311的工藝為各向異性的幹法刻蝕工藝。其中，形成的所述柵介質層311a用於隔離柵電極層313a和半導體層303，所述柵介質層311a的材料與柵介質薄膜311的材料相同，為氧化矽或高K介質；所述柵電極層313a由多晶矽薄膜形成，其材料為多晶矽，厚度大於1500埃；所述陷阱富集層317也由多晶矽薄膜311刻蝕後得到，其材料為多晶矽，厚度與柵電極層313a的厚度相同，大於1500 ±矣，由於形成的陷阱富集層317與半導體襯底300表面相接觸，半導體襯底300內由大幅度的射頻信號誘生的載流子，陷阱富集層317凍結，避免了傳輸信號的損失，提高了射頻傳輸結構的信號質量。
本發明的實施例中，利用在開口內形成陷阱富集層317的方法，替代了現有技術的具有陷阱富集區的絕緣體上矽，在保證射頻傳輸結構的信號傳輸質量的基礎上，大大降低了成本。並且，所述柵電極層313a、陷阱富集層317在同一工藝步驟中形成，大大簡化了工藝步驟，進一步節約了成本。去除所述第二光刻膠層315的工藝為灰化工藝。由於灰化去除光刻膠的工藝已為本領域技術人員所熟知，在此不再贅述。需要說明的是，在去除第二光刻膠層315之前，還包括:形成位於所述柵介質層311a、柵電極層313a兩側的半導體層303內的源區(未圖示)和漏區(未圖示)。在本發明的實施例中，可向所述半導體層303內摻雜N型離子形成源區和漏區。需要說明的是，在本發明的其他實施例中，後續還可以形成金屬柵極層來替代所述柵電極層，在此不再贅述。上述步驟完成後，本發明實施例射頻傳輸結構的製作完成。由於在非器件區形成了暴露出半導體襯底表面的開口，後續在開口內形成陷阱富集層，以凍結半導體襯底內誘生的載流子，避免射頻信號損失或產生串擾。並且，所述陷阱富集層與器件區的柵電極層在同一工藝步驟中形成，簡化了工藝步驟，節省了製作成本。另外，利用在開口內形成陷阱富集層的方法，替代了現有技術的具有陷阱富集區的絕緣體上矽，有效節約了成本。本發明雖然已以較佳實施例公開如上，但其並不是用來限定本發明，任何本領域技術人員在不脫離本發明的精神和範圍內，都可以利用上述揭示的方法和技術內容對本發明技術方案做出可能的變動和修改，因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化及修飾，均屬於本發明技術方案的保護範圍。
權利要求
1.一種射頻傳輸結構的形成方法，其特徵在於，包括: 提供包括器件區和非器件區的半導體襯底，覆蓋所述半導體襯底表面的隱埋氧化物層，覆蓋所述隱埋氧化物層表面的半導體層； 形成貫穿所述非器件區的半導體層和隱埋氧化物層的開口，所述開口暴露出半導體襯底表面； 形成開口後，在所述器件區的半導體層表面形成柵介質層； 形成覆蓋所述柵介質層的柵電極層和陷阱富集層，所述陷阱富集層覆蓋所述開口底部的半導體襯底，且所述柵電極層和陷阱富集層在同一工藝步驟中形成。
2.如權利要求1所述的射頻傳輸結構的形成方法，其特徵在於，所述柵電極層和陷阱富集層的形成步驟包括:形成覆蓋所述柵介質層、淺溝槽隔離結構、以及開口底部和側壁的多晶矽薄膜；形成位於所述多晶矽薄膜表面的第二光刻膠層，所述第二光刻膠層定義出所述柵電極層和陷阱富集層；以所述光刻膠層為掩膜，刻蝕所述多晶矽薄膜。
3.如權利要求2所述的射頻傳輸結構的形成方法，其特徵在於，所述多晶矽薄膜的形成工藝為化學氣相沉積工藝。
4.如權利要求3所述的射頻傳輸結構的形成方法，其特徵在於，形成所述多晶矽薄膜時的沉積溫度為400攝氏度-600攝氏度，形成的多晶矽薄膜的厚度為1500埃-4000埃。
5.如權利要求1所述的射頻傳輸結構的形成方法，其特徵在於，所述柵電極層的材料為多晶矽，所述陷阱富集層的材料為多晶矽。
6.如權利要求1所述的射頻傳輸結構的形成方法，其特徵在於，所述陷阱富集層的厚度與柵電極層的厚度相同，且大於1500埃。
7.如權利要求1所述的射頻傳輸結構的形成方法，其特徵在於，所述開口的寬度大於柵電極層厚度的2倍。
8.如權利要求1所述的射頻傳輸結構的形成方法，其特徵在於，所述開口的寬度為2微米-30微米。
9.如權利要求1所述的射頻傳輸結構的形成方法，其特徵在於，還包括:形成位於所述非器件區的半導體層內的淺溝槽隔離結構；形成覆蓋所述半導體層表面的犧牲層；形成位於所述犧牲層表面和淺溝槽隔離結構表面的第一光刻膠層，所述第一光刻膠層暴露出非器件區上方的部分淺溝槽隔離結構；以所述第一光刻膠層為掩膜，刻蝕所述淺溝槽隔離結構和隱埋氧化物層，直至暴露出非器件區的半導體襯底，形成開口。
10.如權利要求1所述的射頻傳輸結構的形成方法，其特徵在於，所述隱埋氧化物層的材料為氧化矽或氧化鋁，厚度為8000埃-15000埃。
11.如權利要求1所述的射頻傳輸結構的形成方法，其特徵在於，所述半導體層的材料為單晶矽、單晶鍺、矽鍺或II1-1V族化合物，厚度為1000埃-2000埃。
全文摘要
一種射頻傳輸結構的形成方法，包括提供包括器件區和非器件區的半導體襯底，覆蓋所述半導體襯底表面的隱埋氧化物層，覆蓋所述隱埋氧化物層表面的半導體層；形成貫穿所述非器件區的半導體層和隱埋氧化物層的開口，所述開口暴露出半導體襯底表面；形成開口後，在所述器件區的半導體層表面形成柵介質層；形成覆蓋所述柵介質層的柵電極層和陷阱富集層，所述陷阱富集層覆蓋所述開口底部的半導體襯底，且所述柵電極層和陷阱富集層在同一工藝步驟中形成。形成的射頻傳輸結構信號傳輸質量好，並且製造成本低。
文檔編號H01L21/76GK103151293SQ20131005891
公開日2013年6月12日 申請日期2013年2月25日 優先權日2013年2月25日
發明者劉張李, 李樂 申請人:上海宏力半導體製造有限公司