一種短路保護電路及供電裝置製造方法
2023-07-19 07:06:21
一種短路保護電路及供電裝置製造方法
【專利摘要】本發明公開了一種短路保護電路，包括供電端，在供電端至少設置有兩條供電電纜：第一供電電纜和第二供電電纜，供電端分別通過第一供電電纜和第二供電電纜為負載端供電，第一供電電纜的電壓小於第二供電電纜的電壓，第一供電電纜通過第一電晶體的開關通路連接負載端，第二供電電纜通過第二電晶體的開關通路連接負載端；還包括一開關電路，開關電路分別與第一供電電纜和第二供電電纜連接，並根據兩個供電電纜的壓差輸出通斷信號，通斷信號傳輸至第一電晶體的控制端和第二電晶體的控制端。本發明的短路保護電路在供電電纜短路時切斷供電電纜，提高了供電電纜的安全性；將所述短路保護電路應用在供電裝置設計中，提高了供電裝置的安全性。
【專利說明】一種短路保護電路及供電裝置
【技術領域】
[0001]本發明屬於電路保護【技術領域】，具體地說，是涉及一種短路保護電路以及採用所述短路保護電路設計的供電裝置。
【背景技術】
[0002]傳統用的供電電纜往往沒有短路保護機制，當電纜對地短路時，往往會導致電纜燒毀，影響正常的工業和生活用電，甚至會引發火災等安全事故，導致供電電纜的安全性比較差。
【發明內容】
[0003]本發明提供了一種短路保護電路，提高了供電電纜的安全性。
[0004]為解決上述技術問題，本發明採用以下技術方案予以實現:
一種短路保護電路，包括供電端，在所述供電端至少設置有兩條供電電纜:第一供電電纜和第二供電電纜，所述供電端分別通過所述第一供電電纜和第二供電電纜為負載端供電，第一供電電纜的電壓小於第二供電電纜的電壓，所述第一供電電纜通過第一電晶體的開關通路連接所述負載端，所述第二供電電纜通過第二電晶體的開關通路連接所述負載端；還包括一開關電路，所述開關電路分別與第一供電電纜和第二供電電纜連接，並根據兩個供電電纜的壓差輸出通斷信號，所述通斷信號傳輸至所述第一電晶體的控制端和第二電晶體的控制端，控制第一電晶體和第二電晶體的通斷。
[0005]進一步的，所述開關電路包括三個電晶體:第三電晶體、第四電晶體、第五電晶體；所述第三電晶體的控制端連接所述第四電晶體的開關通路的一端，所述第四電晶體的開關通路的另一端連接所述第一供電電纜，所述第四電晶體的控制端與所述第二供電電纜連接；所述第三電晶體的控制端連接所述第五電晶體的開關通路的一端，所述第五電晶體的開關通路的另一端連接所述第二供電電纜，所述第五電晶體的控制端與所述第一供電電纜連接；所述第三電晶體的開關通路的一端連接直流電源，所述第三電晶體的開關通路的另一端輸出所述的通斷信號至所述第一電晶體的控制端和第二電晶體的控制端。
[0006]又進一步的，所述第一電晶體、第二電晶體、第三電晶體均為PMOS管，第四電晶體、第五電晶體均為NMOS管；所述第二供電電纜通過第二分壓電路連接所述第四電晶體的柵極，所述第四電晶體的源極連接所述第一供電電纜，所述第二供電電纜通過第一分壓電路分別連接第四電晶體的漏極和第五電晶體的漏極，所述第五電晶體的柵極連接所述第一供電電纜，所述第五電晶體的源極連接所述第二供電電纜；所述第三電晶體的柵極連接所述第一分壓電路的分壓節點，所述第三電晶體的源極連接所述直接電源，所述第三電晶體的漏極輸出所述的通斷信號至所述第一電晶體的柵極和所述第二電晶體的柵極；所述第一電晶體的柵極和所述第二電晶體的柵極分別通過下拉電阻接地。
[0007]再進一步的，所述第一分壓電路包括第一分壓電阻和第二分壓電阻，所述第一分壓電阻的一端連接所述第二供電電纜，所述第一分壓電阻的另一端連接所述第二分壓電阻的一端，所述第二分壓電阻的另一端分別連接所述第四電晶體的漏極、所述第五電晶體的漏極，所述第三電晶體的柵極連接第一分壓電阻和第二分壓電阻的中間節點。
[0008]優選的，在所述第一分壓電阻的兩端並聯有電容。
[0009]進一步的，所述第二分壓電路包括第三分壓電阻和第四分壓電阻，所述第三分壓電阻的一端連接所述第二供電電纜，所述第三分壓電阻的另一端連接所述第四分壓電阻的一端，所述第四分壓電阻的另一端接地，所述第四電晶體的柵極連接第三分壓電阻和第四分壓電阻的中間節點。
[0010]又進一步的，所述第三電晶體的柵極通過第六電晶體的開關通路接地，所述第六電晶體的控制端與所述第三電晶體的漏極連接。
[0011]再進一步的，所述第六電晶體為NMOS管，所述第六電晶體的漏極連接所述第三電晶體的柵極，所述第六電晶體的源極接地，所述第六電晶體的柵極連接所述第三電晶體的漏極。
[0012]更進一步的，所述直流電源的電壓與所述第二供電電纜的電壓相等。
[0013]基於上述短路保護電路的結構設計，本發明還提出了一種採用所述短路保護電路設計的供電裝置，包括供電端，在所述供電端至少設置有兩條供電電纜:第一供電電纜和第二供電電纜，所述供電端分別通過所述第一供電電纜和第二供電電纜為負載端供電，第一供電電纜的電壓小於第二供電電纜的電壓，所述第一供電電纜通過第一電晶體的開關通路連接所述負載端，所述第二供電電纜通過第二電晶體的開關通路連接所述負載端；還包括一開關電路，所述開關電路分別與第一供電電纜和第二供電電纜連接，並根據兩個供電電纜的壓差輸出通斷信號，所述通斷信號傳輸至所述第一電晶體的控制端和第二電晶體的控制端，控制第一電晶體和第二電晶體的通斷。
[0014]與現有技術相比，本發明的優點和積極效果是:本發明的短路保護電路在供電電纜短路時，切斷供電電纜，避免了由於電纜短路導致的安全事故的發生，提高了供電電纜的安全性以及供電端的安全性；將所述短路保護電路應用在供電裝置設計中，提高了供電裝置的安全性，避免了安全事故的發生。
[0015]結合附圖閱讀本發明實施方式的詳細描述後，本發明的其他特點和優點將變得更加清楚。
【專利附圖】
【附圖說明】
[0016]圖1是本發明所提出的短路保護電路的一種實施例的電路原理圖。
【具體實施方式】
[0017]下面結合附圖對本發明的【具體實施方式】作進一步詳細地說明。
[0018]實施例一、本實施例的短路保護電路主要由供電端等構成，在供電端至少設置有兩條供電電纜:第一供電電纜P1和第二供電電纜P2，兩條供電電纜的電壓不同，第一供電電纜P1的電壓小於第二供電電纜P2的電壓，供電端分別通過第一供電電纜P1和第二供電電纜P2為負載端供電，參見圖1所示。
[0019]為了方便控制第一供電電纜P1和第二供電電纜P2的通斷，在第一供電電纜P1上設置有第一電晶體Q1，在第二供電電纜P2上設置有第二電晶體Q2。第一供電電纜P1通過第一電晶體Q1的開關通路連接負載端，第二供電電纜P2通過第二電晶體Q2的開關通路連接負載端，第一電晶體Q1的控制端和第二電晶體Q2的控制端分別與一開關電路連接；所述開關電路分別與第一供電電纜P1和第二供電電纜P2連接，並根據兩個供電電纜的壓差輸出通斷信號，所述通斷信號傳輸至第一電晶體Q1的控制端和第二電晶體Q2的控制端，從而控制第一電晶體Q1的通斷以及第二電晶體Q2的通斷，繼而控制第一供電電纜P1的通斷以及第二供電電纜P2的通斷。
[0020]當第一供電電纜P1或第二供電電纜P2短路時，開關電路根據兩個供電電纜的壓差輸出通斷信號至第一電晶體Q1的控制端和第二電晶體Q2的控制端，控制第一電晶體Q1關斷、第二電晶體Q2的關斷，繼而控制第一供電電纜P1斷開、第二供電電纜P2斷開。
[0021]在本實施例中，所述開關電路主要由第三電晶體Q3、第四電晶體Q4、第五電晶體Q5等構成。
[0022]第三電晶體Q3的控制端連接第四電晶體Q4的開關通路的一端，第四電晶體Q4的開關通路的另一端連接第一供電電纜P1，第四電晶體Q4的控制端與第二供電電纜P2連接。
[0023]第三電晶體Q3的控制端還連接第五電晶體Q5的開關通路的一端，第五電晶體Q5的開關通路的另一端連接第二供電電纜P2，第五電晶體Q5的控制端與第一供電電纜P1連接。
[0024]第三電晶體Q3的開關通路的一端連接直流電源U，第三電晶體Q3的開關通路的另一端輸出所述的通斷信號至第一電晶體Q1的控制端和第二電晶體Q2的控制端。
[0025]當第一供電電纜P1短路時，第四電晶體Q4飽和導通，從而第三電晶體Q3飽和導通，第三電晶體Q3的開關通路輸出通斷信號至第一電晶體Q1的控制端和第二電晶體Q2的控制端，控制第一電晶體Q1關斷、第二電晶體Q2關斷，繼而控制第一供電電纜P1斷開、第二供電電纜P2斷開。
[0026]當第二供電電纜P2短路時，第五電晶體Q5飽和導通，從而第三電晶體Q3飽和導通，第三電晶體Q3的開關通路輸出通斷信號至第一電晶體Q1的控制端和第二電晶體Q2的控制端，控制第一電晶體Q1關斷、第二電晶體Q2關斷，繼而控制第一供電電纜P1斷開、第二供電電纜P2斷開。
[0027]在本實施例中，第一電晶體Q1、第二電晶體Q2、第三電晶體Q3均優選為PMOS管，第四電晶體Q4、第五電晶體Q5均優選為NMOS管。
[0028]第二供電電纜P2通過第二分壓電路連接第四電晶體Q4的柵極，第四電晶體Q4的源極連接第一供電電纜P1 ;第二供電電纜P2通過第一分壓電路分別連接第四電晶體Q4的漏極、第五電晶體Q5的漏極，第五電晶體Q5的柵極連接第一供電電纜P1，第五電晶體Q5的源極連接第二供電電纜P2 ;第三電晶體Q3的柵極連接第一分壓電路的分壓節點，第三電晶體Q3的源極連接直接電源U，第三電晶體Q3的漏極分別連接第一電晶體Q1的柵極和第二電晶體Q2的柵極，第三電晶體Q3的漏極輸出所述的通斷信號至第一電晶體Q1的柵極、第二電晶體Q2的柵極，也就是說，第三電晶體Q3的漏極電壓即為所述的通斷信號；第一電晶體Q1的柵極和第二電晶體Q2的柵極分別通過上拉電阻R5接地。第一電晶體Q1的源極連接在靠近供電端的第一供電電纜P1上，第一電晶體Q1的漏極連接在靠近負載端的第一供電電纜P1上；第二電晶體Q2的源極連接在靠近供電端的第二供電電纜P2上，第二電晶體Q2的漏極連接在靠近負載端的第二供電電纜P2上。
[0029]第一分壓電路包括第一分壓電阻R1和第二分壓電阻R2，第一分壓電阻R1的一端連接第二供電電纜P2，第一分壓電阻R1的另一端連接第二分壓電阻R2的一端，第二分壓電阻R2的另一端分別連接第四電晶體Q4的漏極、第五電晶體Q5的漏極，第三電晶體Q3的柵極連接第一分壓電阻R1和第二分壓電阻R2的中間節點(即R1和R2的分壓節點)；在第一分壓電阻R1的兩端並聯有電容C1。第二分壓電路包括第三分壓電阻R3和第四分壓電阻R4，第三分壓電阻R3的一端連接第二供電電纜P2，第三分壓電阻R3的另一端連接第四分壓電阻R4的一端，第四分壓電阻R4的另一端接地，第四電晶體Q4的柵極連接第三分壓電阻R3和第四分壓電阻R4的中間節點(即R3和R4的分壓節點)。
[0030]直流電源U的電壓與第二供電線纜P2的電壓相等。
[0031 ] 下面，以第一供電電纜P1的電壓選擇為3V、第二供電電纜P2的電壓選擇為5V、直流電源的電壓選擇為5V為例，具體說明電路的工作原理。
[0032]當供電端上電時:第三電晶體Q3的源極電壓為5V，由於電容C1的瞬間導通作用以及第一分壓電阻R1的上拉作用，第三電晶體Q3的柵極電壓為5V，由於第三電晶體Q3的柵極電壓與源極電壓相等，因此第三電晶體Q3關斷。
[0033]由於第一電晶體Q1的柵極電壓為0V，第一電晶體Q1的源極電壓為3V，因此第一電晶體Q1飽和導通，第一供電電纜P1提供的電能通過第一電晶體Q1的開關通路傳輸至負載端，為用電負載供電。
[0034]由於第二電晶體Q2的柵極電壓為0V，第二電晶體Q2的源極電壓為5V，因此第二電晶體Q2飽和導通，第二供電電纜P2提供的電能通過第二電晶體Q2的開關通路傳輸至負載端，為用電負載供電。
[0035]也就是說，當第三電晶體Q3關斷時，第三電晶體Q3的漏極電壓為0，即所述的通斷信號為0，通斷信號傳輸至第一電晶體Q1的柵極、第二電晶體Q2的柵極，從而第一電晶體Q1的柵極電壓、第二電晶體Q2的柵極電壓均為0，繼而第一電晶體Q1和第二電晶體Q2飽和導通，第一供電電纜P1、第二供電電纜P2均為通路。
[0036]由於第四電晶體Q4的源極電壓為3V，通過設置第三分壓電阻R3和第四電阻R4的阻值比，例如設置R3與R4的阻值比為2/3，使得R3與R4的分壓節點(即中間節點)的電壓值為3V，也就是說，第四電晶體Q4的柵極電壓為3V，由於第四電晶體Q4的柵極電壓與源極電壓相等，因此第四電晶體Q4關斷。
[0037]由於第五電晶體Q5的柵極電壓為3V，源極電壓為5V，因此第五電晶體Q5關斷。
[0038]綜上，在正常工作期間，第一電晶體Q1、第二電晶體Q2均導通，第三電晶體Q3、第四電晶體Q4、第五電晶體Q5均關斷。
[0039]當第一供電電纜P1與負載端的連接處短路、第二供電電纜P2不短路時:
第五電晶體Q5的柵極電壓為0V，源極電壓為5V，第五電晶體Q5的柵極電壓小於源極電壓，因此第五電晶體Q5關斷。
[0040]第四電晶體Q4的源極電壓為0V，第四電晶體Q4的柵極電壓為3V，因此第四電晶體Q4飽和導通，導致第四電晶體Q4的漏極電壓也為0V。通過設置第一分壓電阻R1和第二分壓電阻R2的阻值比，例如設置R1與R2的阻值比為3/1，使得R1與R2的分壓節點(即中間節點)的電壓值為1.25V，也就是說，第三電晶體Q3的柵極電壓為1.25V，而第三電晶體Q3的源極電壓為5V，因此第三電晶體Q3飽和導通；直流電源U提供的電流通過第三電晶體Q3的開關通路、下拉電阻R5傳輸至地，第一電晶體Q1的柵極電壓為5V，第二電晶體Q2的柵極電壓為5V;由於第一電晶體Q1的源極電壓為3V，第一電晶體Q1的柵極電壓大於源極電壓，因此第一電晶體Q1關斷，從而第一供電電纜P1斷開，避免了由於第一供電電纜P1短路導致的安全事故的發生，提高了第一供電電纜P1的安全性，從而提高了供電端的安全性；由於第二電晶體Q2的源極電壓為5V，第二電晶體Q1的柵極電壓等於源極電壓，因此第二電晶體Q2關斷，從而第二供電電纜P2斷開，進一步提高了供電端的安全性。
[0041]也就是說，當第三電晶體Q3飽和導通時，第三電晶體Q3的漏極電壓為5V，即所述的通斷信號為5V，通斷信號傳輸至第一電晶體Q1的柵極、第二電晶體Q2的柵極，從而第一電晶體Q1的柵極電壓、第二電晶體Q2的柵極電壓均為5V，繼而第一電晶體Q1和第二電晶體Q2關斷，第一供電電纜P1、第二供電電纜P2均斷開。
[0042]當第二供電電纜P2與負載端的連接處短路、第一供電電纜P1不短路時:
第四電晶體Q4的柵極電壓為0V，源極電壓為3V，第四電晶體Q4的柵極電壓小於源極電壓，因此第四電晶體Q4關斷。
[0043]第五電晶體Q5的源極電壓為0V，第五電晶體Q5的柵極電壓為3V，因此第五電晶體Q5飽和導通，導致第四電晶體Q4的漏極電壓也為0V。通過設置第一分壓電阻R1和第二分壓電阻R2的阻值比，例如設置R1與R2的阻值比為3/1，使得R1與R2的分壓節點(即中間節點)的電壓值為1.25V，也就是說，第三電晶體Q3的柵極電壓為1.25V，而第三電晶體Q3的源極電壓為5V，因此第三電晶體Q3飽和導通；直流電源U提供的電流通過第三電晶體Q3的開關通路、下拉電阻R5傳輸至地，第一電晶體Q1的柵極電壓為5V，第二電晶體Q2的柵極電壓為5V ;由於第二電晶體Q2的源極電壓為5V，第二電晶體Q2的柵極電壓等於源極電壓，因此第二電晶體Q2關斷，從而第二供電線纜P2斷開，避免了由於第二供電電纜P2短路導致的安全事故的發生，提高了第二供電電纜P2的安全性，從而提高了供電端的安全性；由於第一電晶體Q1的源極電壓為3V，第一電晶體Q1的柵極電壓大於源極電壓，因此第一電晶體Q1關斷，從而第一供電電纜P1斷開，進一步提高了供電端的安全性。
[0044]在所述短路保護電路中還設置有第六電晶體Q6，第三電晶體Q3的柵極通過第六電晶體Q6的開關通路接地，第六電晶體的控制端與第三電晶體的漏極連接。
[0045]當第三電晶體Q3關斷時，第三電晶體Q3的漏極電壓為0V，導致第六電晶體Q6的控制端電壓為0V，第六電晶體Q6關斷。當第三電晶體Q3飽和導通時，第三電晶體Q3的漏極電壓為5V，導致第六電晶體Q6的控制端電壓為5V，第六電晶體Q6飽和導通，使得第三電晶體Q3的柵極電壓為0V，由於第三電晶體Q3的源極電壓為5V，所以第三電晶體Q3保持飽和導通狀態，第一電晶體Q1、第二電晶體Q2均為關斷狀態，第一供電電纜P1、第二供電電纜P2均為斷開狀態，即使第一供電電纜P1的短路狀況解除或第二供電電纜P2的短路狀況解除，第三電晶體Q3仍然保持在導通狀態，使得第一電晶體Q1和第二電晶體Q2仍然關斷，第一供電電纜P1和第二供電電纜P2仍然斷開，只有當供電端重新上電時，第一供電電纜P1和第二供電電纜P2才可以導通。
[0046]在本實施例中，第六電晶體Q6優選為NMOS管，第六電晶體Q6的漏極連接第三電晶體Q3的柵極，第六電晶體Q6的源極接地，第六電晶體Q6的柵極連接第三電晶體Q3的漏極。
[0047]當第三電晶體Q3關斷時，第三電晶體Q3的漏極電壓為0V，導致第六電晶體Q6的柵極電壓為0V，第六電晶體Q6的源極電壓為0V，因此第六電晶體Q6關斷。當第三電晶體Q3飽和導通時，第三電晶體Q3的漏極電壓為5V，導致第六電晶體Q6的柵極電壓為5V，源極電壓為0V，因此第六電晶體Q6飽和導通，從而，第六電晶體Q6的漏極電壓也為0V，使得第三電晶體Q3的柵極電壓為0V，由於第三電晶體Q3的源極電壓為5V，從而使得第三電晶體Q3保持飽和導通狀態，第一電晶體Q1、第二電晶體Q2均為關斷狀態，第一供電電纜P1、第二供電電纜P2均為斷開狀態。
[0048]通過設置第六電晶體Q6，進一步提高了整個電路的安全性，避免了安全事故的發生。
[0049]在供電端設置的供電電纜的數量可根據實際供電需求進行設置，例如，在供電端還可以設置有第三供電電纜和第四供電電纜，第三供電電纜的電壓小於第四供電電纜的電壓，供電端分別通過第三供電電纜和第四供電電纜為負載端供電。控制第三供電電纜、第四供電電纜通斷的電晶體和開關電路的結構與控制第一供電電纜、第二供電電纜的電晶體和開關電路結構相似，此處不再贅述。
[0050]在本實施例中，還提出了一種供電裝置，在供電裝置中設置有所述的短路保護電路，利用供電裝置為用電負載供電，提高了供電裝置的安全性，避免了安全事故的發生。
[0051]當然，上述說明並非是對本發明的限制，本發明也並不僅限於上述舉例，本【技術領域】的普通技術人員在本發明的實質範圍內所做出的變化、改型、添加或替換，也應屬於本發明的保護範圍。
【權利要求】
1.一種短路保護電路，包括供電端，在所述供電端至少設置有兩條供電電纜:第一供電電纜和第二供電電纜，所述供電端分別通過所述第一供電電纜和第二供電電纜為負載端供電，第一供電電纜的電壓小於第二供電電纜的電壓，其特徵在於: 所述第一供電電纜通過第一電晶體的開關通路連接所述負載端，所述第二供電電纜通過第二電晶體的開關通路連接所述負載端；還包括一開關電路，所述開關電路分別與第一供電電纜和第二供電電纜連接，並根據兩個供電電纜的壓差輸出通斷信號，所述通斷信號傳輸至所述第一電晶體的控制端和第二電晶體的控制端，控制第一電晶體和第二電晶體的通斷。
2.根據權利要求1所述的短路保護電路，其特徵在於:所述開關電路包括三個電晶體:第三電晶體、第四電晶體、第五電晶體； 所述第三電晶體的控制端連接所述第四電晶體的開關通路的一端，所述第四電晶體的開關通路的另一端連接所述第一供電電纜，所述第四電晶體的控制端與所述第二供電電纜連接； 所述第三電晶體的控制端連接所述第五電晶體的開關通路的一端，所述第五電晶體的開關通路的另一端連接所述第二供電電纜，所述第五電晶體的控制端與所述第一供電電纜連接； 所述第三電晶體的開關通路的一端連接直流電源，所述第三電晶體的開關通路的另一端輸出所述的通斷信號至所述第一電晶體的控制端和第二電晶體的控制端。
3.根據權利要求2所述的短路保護電路，其特徵在於:所述第一電晶體、第二電晶體、第三電晶體均為PMOS管，第四電晶體、第五電晶體均為NMOS管； 所述第二供電電纜通過第二分壓電路連接所述第四電晶體的柵極，所述第四電晶體的源極連接所述第一供電電纜，所述第二供電電纜通過第一分壓電路分別連接第四電晶體的漏極和第五電晶體的漏極，所述第五電晶體的柵極連接所述第一供電電纜，所述第五電晶體的源極連接所述第二供電電纜； 所述第三電晶體的柵極連接所述第一分壓電路的分壓節點，所述第三電晶體的源極連接所述直接電源，所述第三電晶體的漏極輸出所述的通斷信號至所述第一電晶體的柵極和所述第二電晶體的柵極；所述第一電晶體的柵極和所述第二電晶體的柵極分別通過下拉電阻接地。
4.根據權利要求3所述的短路保護電路，其特徵在於:所述第一分壓電路包括第一分壓電阻和第二分壓電阻，所述第一分壓電阻的一端連接所述第二供電電纜，所述第一分壓電阻的另一端連接所述第二分壓電阻的一端，所述第二分壓電阻的另一端分別連接所述第四電晶體的漏極、所述第五電晶體的漏極，所述第三電晶體的柵極連接第一分壓電阻和第二分壓電阻的中間節點。
5.根據權利要求4所述的短路保護電路，其特徵在於:在所述第一分壓電阻的兩端並聯有電容。
6.根據權利要求3所述的短路保護電路，其特徵在於:所述第二分壓電路包括第三分壓電阻和第四分壓電阻，所述第三分壓電阻的一端連接所述第二供電電纜，所述第三分壓電阻的另一端連接所述第四分壓電阻的一端，所述第四分壓電阻的另一端接地，所述第四電晶體的柵極連接第三分壓電阻和第四分壓電阻的中間節點。
7.根據權利要求6所述的短路保護電路，其特徵在於:所述第三電晶體的柵極通過第六電晶體的開關通路接地，所述第六電晶體的控制端與所述第三電晶體的漏極連接。
8.根據權利要求7所述的短路保護電路，其特徵在於:所述第六電晶體為NMOS管，所述第六電晶體的漏極連接所述第三電晶體的柵極，所述第六電晶體的源極接地，所述第六電晶體的柵極連接所述第三電晶體的漏極。
9.根據權利要求8所述的短路保護電路，其特徵在於:所述直流電源的電壓與所述第二供電電纜的電壓相等。
10.一種供電裝置，其特徵在於:包括如權利要求1至9中任一項所述的短路保護電路。
【文檔編號】H02H7/26GK104485647SQ201410805507
【公開日】2015年4月1日 申請日期:2014年12月23日 優先權日:2014年12月23日
【發明者】李樹鵬 申請人:青島歌爾聲學科技有限公司