使用開環採樣校正放大器的光學傳感器的光學暗電平消除的製作方法

2023-08-06 04:01:31

專利名稱：使用開環採樣校正放大器的光學傳感器的光學暗電平消除的製作方法
使用開環採樣校正放大器的光學傳感器的光學暗電平消除方法
技術領域：
本發明涉及圖形輸入電路，特別涉及光學暗像素(Optical BlackPixel，0ΒΡ)消除 電路。
背景技術：
數位相機和其它視覺圖像輸入設備都使用光傳感器，如電荷耦合器件(CCD)和互 補金屬氧化物半導體(CMOS)傳感器。這些(XD/CM0S光傳感器有一個像素傳感器陣列，光 學圖像就聚焦在其上。每個像素傳感器可以包括子像素傳感器，其感應不同頻率或顏色的 光，如紅色、綠色、和藍色子像素傳感器。或者，紅色和藍色色度傳感器(chromatic sensor) 可以與光度傳感器(luminosity sensor) 一起用於YUV像素編碼，或者可使用單色像素傳 感器。圖1顯示一個(XD/CM0S光傳感器。(XD/CM0S傳感器10有一個以行列排列的像素 傳感器12、14陣列。一個透鏡將圖像聚焦到(XD/CM0S傳感器10的表面上。但是，圖像邊緣 可能因為透鏡而變形，或者可能被相機內的框架或其它結構阻擋，或者圖像可能被相機剪 裁以滿足期望的尺寸如640X480像素，或一些其它標準尺寸。相機內的框架可能阻擋光線 到一些像素傳感器，如暗像素傳感器14，但是允許來自透鏡的光到達亮像素傳感器12。在 (XD/CM0S傳感器10的陣列裡，亮像素傳感器12和暗像素傳感器14是完全相同的像素傳感 器，但是數位相機的結構使得一個陰影投射在暗像素傳感器14上，同時將圖像聚焦到亮像 素傳感器12上。在頂部和底部也有可能有成行的暗像素傳感器14，但未在圖中顯示。外部時鐘SHP、SHD被施加到(XD/CM0S傳感器10上作為移位時鐘(shift clock), 以對不同的亮像素傳感器12和暗像素傳感器14進行採樣。當SHP、SHD被施以脈衝時，下 一個亮像素傳感器12被移位到(XD/CM0S傳感器10的CXDIN輸出。另一個時鐘如BLK信號 (圖中未顯示)也可以被施以脈衝，當前像素從一個水平線移到下一個水平線，並且一個幀 信號(圖中未顯示)可以脈動地移到第一條線上的第一像素以開始對一個新幀進行採樣。 (XD/CM0S傳感器10的製造商可以替換各種不同控制信號。圖2是(XD/CM0S傳感器運行的波形示意圖。當讀取(XD/CM0S傳感器10中一行 新像素傳感器時，首先讀取的是暗像素傳感器14中的一些像素。接著，讀取的是亮像素傳 感器12中大量的亮像素，隨後是該行末端的暗像素傳感器14中的一些暗像素。對該行開 頭的感應如圖2所示。移位像素時鐘SHP、SHD交替地脈衝至低。非重疊時鐘CLK1、CLK2是由SHP、SHD產 生。(XD/CM0S傳感器10輸出一個固定電壓對應SHP，然後是實際像素值作為一個可變電壓 對應SHD。在CXDIN上由(XD/CM0S傳感器10輸出的負電壓越大，表示被感應顏色的像素越 明亮。(XD/CM0S傳感器10上的每個像素位置可以有三個像素值在CXDIN上持續輸出，如一 個像素位置的Y、U、和V分量。當暗像素值由(XD/CM0S傳感器10輸出時，光學暗像素(OpticalBlack Pixel)信 號OPB被驅動至有效(低位)。OBP信號可以是由一個邏輯電路或狀態機(state machine)產生，其同時產生SHP、SHD和其它控制信號。數位相機設計者確定在(XD/CM0S傳感器10 上哪些像素被相機遮蔽以及哪些像素是被透鏡聚焦其上。進一步的剪裁圖像可以由數碼相 機或由其它裝置進行。理想情況下，暗像素傳感器14將輸出一個恆定的固定電壓如0伏特。但是，在暗像 素傳感器14和其它電路裡可能存在小的隨機偏移(randomoffsets)，即使在沒有光到達暗 像素傳感器14時也會存在。這些偏移在(XD/CM0S傳感器10輸出端上會被模擬前端(AFE) 電路放大，並且如果偏移不能被恰當地消除，可能會塞滿(saturate)輸出裝置。圖2顯示當OBP有效時CCDIN在下降脈衝(low-going pulses)上的最低電平在 4個輸出暗像素上有某些變化。一旦OBP無效(高位)，亮像素在CCDIN上輸出更大的下降 脈衝。但是，在亮度區域內的暗像素，如圖像的暗色部分，可能沒有被準確地表示。在OBP 期間它們的電壓可能大於或小於暗像素傳感器14中暗像素的電壓。例如，圖2內最後一個 像素的電壓，比圖2開頭的四個暗像素的一些電壓負得更多。在圖像的可顯示區域裡暗像素的相對暗度可能受偏移影響，導致可察覺到的失真 在顯示裝置上，如在一個平板電視上。即使當(XD/CM0S傳感器10被覆蓋住，接收不到光 時，在亮像素傳感器12內的細小偏移也會導致像素電壓輸出出現變化，最終反應在顯示裝 置上。也可能發生飽和(Saturation)。因此，在(XD/CM0S傳感器10上需要控制暗電平，因 為暗像素的任何偏移都會被CCDIN之後的下遊邏輯電路放大。可以使用一種反饋方法，在模擬或數字域內糾正暗電平偏移。考慮到過濾和穩定 性，需要很大的晶片外電容器(Off-chip capacitor)，但這樣會增加成本和尺寸，因而並不 盡如人意。目標暗電平和實際暗電平之間的比較可以在CCDIN下遊的可編程增益放大器 (PGA)之後進行。誤差被反饋到PGA的輸入，建立一個反饋迴路，當PGA增益很高時，該反饋 迴路對噪聲比較敏感。在數字域內，該比較也可以在模數轉換器(ADC)之後進行，在PGA之 後，但是仍然需要大的晶片外電容器，在低亮度條件下當PGA增益很大時，仍然出現噪聲敏 感。在數字域內，也可以在ADC之後進行比較和過濾，但PGA和ADC可能變得容易飽和，因 為PGA輸出搖擺不定以及ADC輸入範圍需要增大以容納額外信號，由於暗電平偏移。增大 PGA和ADC範圍會非常昂貴，當供給電壓受限時還不太可行。期望有一種光學黑像素(OBP)消除電路，其不需要大的晶片外電容器。期望有一 種OBP消除電路，其不需要擴展ADC範圍或PGA額外輸出搖擺以避免在低亮度水平上出現 飽和。期望有一種OBP消除電路，其具有快速反應時間和穩定性，能夠安置在各個位置上， 如PGA之前或之後。

圖1顯示一個(XD/CM0S光傳感器。圖2是(XD/CM0S光傳感器運行的波形示意圖。圖3是當OBP激活有效時產生一個暗像素電壓均值的波形示意圖。圖4是一個光學暗像素(OBP)消除電路連接到減法緩衝器的示意圖。圖5是一個閉環光學暗電平採樣平均電路的結構示意圖。圖6顯示圖5的OBP消除電路在階段2的運行。圖7顯示圖5的OBP消除電路在階段1的運行。
7
圖8是圖5-7的OBP消除電路的控制信號的時序圖。圖9是一個OBP消除電路的時序產生器的模塊示意圖。圖10A-C顯示OBP消除電路在一個數字攝像裝置內的三個位置。圖11是OBP消除電路的另一個實施例。
發明詳述本發明涉及用於數字攝像裝置的光學暗像素(OBP)消除電路的改進。以下描述使 本領域技術人員能夠製作和使用在特定實施及其要求的上下文裡提供的本發明。優選實施 例的各種改進對本領域技術人員而言是顯而易見的，在此定義的一般原理可以被實施到其 它實施例。因此，本發明並不受限於所示和所述的特別實施例，而是屬於與在此披露原理和 新穎性特徵一致的最廣泛範圍內。發明人已經認識到在(XD/CM0S光傳感器邊緣上光學暗像素(OBP)信號有效期 間，可以檢測和過濾暗像素傳感器的暗電平以產生一個平均暗像素電壓。通過一個採樣保 持放大器，可以由一個參考或共模電壓而產生平均暗像素電壓，然後其被施加到一個差分 放大器，從亮度像素值減去該平均暗像素電壓。圖3是當OBP有效時由一個暗像素電壓均值產生一個平均共模電壓(VCMA)的波 形示意圖。當讀取CCD/CMOS傳感器10(圖1)上的一行新像素傳感器時，首先讀取的是暗 像素傳感器14的一些新像素。接著，讀取的是亮像素傳感器12的大量亮像素，隨後是暗像 素傳感器14在該行末端的一些暗像素。對該行開頭進行感應如圖3所示。移位像素時鐘SHP、SHD交替被脈衝至低位，產生非重疊時鐘CLK1、CLK2。(XD/CM0S 傳感器10輸出一個固定高電壓對應SHP，然後是實際像素值作為一個可變低電壓對應SHD。 在CXDIN上的負電壓越大，表示像素越明亮。當暗像素值由(XD/CM0S傳感器10輸出時，光 學暗像素(OBP)信號OPB被驅動至有效(低位)。當OBP被激活有效時(低位)，檢測出CCDIN上的下降電壓(暗電平電壓)均 值，產生一個平均暗電平電壓VCMA。當OBP無效時(高位)，這個共模電壓或一個衍生數 (derivaive)，從亮像素電壓中減去以產生修正的像素值。當暗電平電壓為零時，VCMA將 等於共模電壓(VCM)。OBC消除電路的輸出0BC-0UT，在VCM和VCMA之間脈動，脈衝高度 (VCMA-VCM)等於平均暗電平偏移。圖4是一個光學暗像素(OBP)消除電路與減法緩衝器連接的示意圖。在此例子 裡，模擬前端(AFE)的輸入是單端的。(XD/CM0S傳感器10(圖1)在CXDIN線上輸出像素電 壓，其即是光學暗像素消除(OBC)電路60的輸入信號IN。當從(XD/CM0S傳感器10讀取暗 像素傳感器14，當信號OBP有效(低位)時，OBC電路60被激活。在此期間，IN(暗電平偏 移)通過OBC電路60進行採樣和平均。OBC電路60的輸出是一個在VCMA和VCM之間擺動 的脈衝序列(pulse train)，其中VCMA和VCM之間的差值即是暗電平偏移的平均值。OBC 電路60的詳情如圖5所示。電荷被存儲在電容器62中。OBC電路60的輸出OUT，被施加到減法緩衝器64的非反相輸入，而CXDIN被施加 到減法緩衝器64的另一個輸入。因此，減法緩衝器64的輸出等於CXDIN和OBC電路60輸 出之間的差值。由於在CXDIN上像素值是負電壓，施加CXDIN到減法緩衝器64的反相㈠輸入，施加OBC電路60的輸出到非反相(+)輸入，有效地將下降像素反轉而產生正像素值。但是， 該信號反轉也可以AFE隨後階段(或⑶S或PGA)上進行，在ADC之前。圖5是一個閉環光學暗電平採樣平均電路的示意圖。圖5電路執行圖4的OBC電 路60和電容器62的功能。圖5電路產生一個在VCMA和VCM之間切換的脈衝序列。VCMA 和VCM之間的差值是平均暗電平偏移。該值隨後將從亮像素中減去。放大器30是一個差分輸入放大器，如一個運算放大器。當反饋開關34、38在Φ 2 期間閉合時，輸出OUT被連接到反相輸入(_)，共模電壓VCM被連接到非反相輸入(+)。假 設放大器偏移為零時，放大器30在單位增益反饋上運行，並設置放大器30的共模輸出電壓 為VCM。在此階段，任何放大器偏移被置零，並被存儲在電容器40內。在Φ1期間反饋電容 器開關32、36閉合以連接反饋電容器44的背極板(back plate)到OUT，以及連接儲能電容 器 46 (accumulating capacitor)的背極板至Ij VCM。共模電壓VCM可以由一個外部或內部參考電壓產生器如帶隙基準電路產生。例 如，在一個實施例裡，VCM可能是1. 5伏特，或在其它實施例裡可能是其它數值。在Φ2期間，採樣電容器40的前極板通過採樣開關24而連接到VCM，並在ΦΠ)期 間通過採樣開關22而連接到輸出OUT，當OBP有效(低位)時其類似於Φ 1。在Φ2期間 通過採樣開關28以及在Φ ID期間通過採樣開關26，採樣電容器42的前極板連接到IN。當CLKl有效時，輸出開關95閉合，連接放大器30的輸出OUT到輸出0UT1。當 CLK2有效時，輸出開關97閉合，連接VCM到輸出OUTl。在像素數據管線內，輸出開關95、97 提供適當時序的輸出信號OUT用於下一個階段。在OUTl上輸出一個在VCM和VCMA之間的 脈衝序列。圖6顯示圖50BP消除電路在階段2的運作。當時鐘Φ 2為高位以及時鐘Φ 1及 其衍生時鐘Φ ID為低位時，階段2激活。而且，在階段2期間，CLK2為高位且CLKl為低位。 開關22、26、32、36、95在階段2期間斷開。在階段2期間，採樣開關28連接輸入IN到採樣電容器42的一端，反饋開關38連 接共模電壓VCM到採樣電容器42的另一端，從而像素輸入IN通過存儲電荷在採樣電容器 42上而進行採樣。共模電壓VCM通過採樣開關24被連接到採樣電容器40，電荷存儲在採 樣電容器40上，取決於反相輸入(-)上的節點電壓。由於輸出OUT通過反饋開關34連接 到放大器30的反相輸入(_)，放大器30的非反相輸入(+)通過反饋開關38連接到VCM，放 大器30是單位增益結構。放大器30的反相輸入(_)等於VCM和放大器30偏移的總和。因此，輸入像素電壓存儲在採樣電容器42上，當Φ 2有效時，在階段2期間放大器 偏移存儲在採樣電容器40上。放大器30被置零。在階段2期間，輸出開關95斷開，而輸 出開關97閉合，連接VCM到輸出OUTl。圖7顯示在階段1圖5的OBP消除電路的運作。當時鐘Φ 1和衍生時鐘Φ ID為 高位且Φ2為低位時，階段1激活。在階段1期間CLKl為高位而CLK2為低位。在階段2 期間，開關22、26、32、36、95閉合，但開關24、28、34、38、97斷開。從圖3波形可以看到，每個CCDIN脈衝有一個較高的固定電壓部分，(對所有像素 其都是相同電壓)以及一個可變的低電壓部分(其有一個變化的下降電壓)。一個CCDIN 脈衝的變化下降電壓部分的量級對像素值進行編碼。使用兩個時鐘來對每個CCDIN脈衝的 固定和可變部分進行採樣。CLKl對CCDIN脈衝的固定電壓部分進行採樣，而CLK2對CCDIN脈衝的可變電壓部分進行採樣。由於Φ 1是在CLKl有效時發生，而Φ 2是在CLK2有效時發生(當OBP低位有效 時)，CXDIN脈衝的固定電壓部分在Φ 1期間被採樣，而CXDIN脈衝的可變電壓部分在Φ2 期間被採樣。像素值是由CCD/CMOS傳感器10進行編碼，作為在Φ2期間的負電壓脈衝，而 固定電壓是在Φ 1期間由(XD/CM0S傳感器10輸出。在階段1，採樣開關26連接輸入IN到採樣電容器42，使得像素輸入IN通過存儲 電荷在採樣電容器42上而進行採樣。這是CXDIN脈衝的固定電壓部分，其通過開關26進 行採樣。在階段2，CXDIN脈衝的可變電壓部分通過開關28進行採樣。因此，採樣電容器42存儲每個CCDIN脈衝的可變電壓採樣部分和固定電壓採樣部 分之間的差值。在階段1期間，因為電荷共享，當前CCDIN脈衝的這個電壓差值從採樣電容 器42被推到儲能電容器46。當開關38斷開時，儲能電容器46的背極板通過開關36連接 到VCM。儲能電容器46累計當前CXDIN脈衝的最新採樣差值和之前CXDIN脈衝的差值。因 此，在階段1，儲能電容器46累計了 CCDIN脈衝的暗電平電壓，並驅動放大器30的非反相輸 入⑴。放大器30的輸出OUT通過採樣開關22連接到採樣電容器40的前極板。放大器 30的輸出OUT也通過開關32而施加到反饋電容器44的背極板。反饋電容器44保留放大 器30的平均偏移值，而電容器46保留暗象素的平均電壓。由於放大器30的反饋動作，放 大器30的反相輸入被驅動靠近非反相輸入。在階段1，放大器30的輸出將等於暗電平偏移 加上放大器輸出共模VCM。任何放大器偏移都被存儲在電容器44內的平均放大器偏移抵 消。VCM是一個由內部電壓參考電路如帶隙基準電路(圖中未顯示)產生的參考電壓。 VCMA是VCM+ Δ，其中Δ是平均暗像素偏移。在平均化之後，放大器30的輸出變成VCM和 平均暗電平電壓(VCMA)的總和。採樣電容器42和儲能電容器46及其相連開關形成一個離散時間一階低通濾波 器，其過濾輸入電壓。放大器30充當一個單位增益緩衝器以在OBP有效時提供平均暗電壓 VCMA0接著，累積的平均暗電壓VCMA在階段1並在OBP無效時出現。放大器30是一個單 位增益緩衝器，不會放大被採樣的偏移。在階段1，輸出開關95閉合，而輸出開關97斷開， 連接放大器30的輸出到輸出0UT1。在OUTl上輸出一個在VCM和VCMA之間脈動的脈衝序 列。圖8是圖5-7的OBP消除電路的控制信號的時序示意圖。CLKl和CLK2是由SHP 和SHD產生，CLKl和CLK2對(XD/CM0S傳感器10將不會在同一時間上是有效的(高位)， 如圖2所示的。在CXDIN上的下降(low-going)電壓在CLK2下降沿被採樣，而CXDIN的固 定參考電壓在CLKl下降沿被採樣。當暗像素傳感器14在像素水平線末端從(XD/CM0S傳感器10被掃描出時，信號 OBP是低位有效，而信號0ΒΡ_Β是高位有效。如圖所示，時鐘Φ 1是由CLKl產生，而時鐘Φ 2 是由CLK2產生。當0ΒΡ_Β是高位有效時，時鐘Φ ID與時鐘Φ 1相同。當OBP有效時，0ΒΡ_ B高位有效，並且時鐘Φ 1保持高位，而時鐘Φ ID保持低位。當像素水平線上的第一亮像素傳感器12準備好從(XD/CM0S傳感器10中被掃描
10出時，信號0ΒΡ_Β走向無效(低位)。信號0ΒΡ_Β通過一個觸發器(flip-flop)與CLK2的 下降沿同步，而產生一個有同步延遲的0BP_B_SYNC。信號0BP_B_SYNC被用於選通(gate)時鐘Φ 1、Φ 2。這個選通(gating)在正確時 間點會停止ΦΙ、φ 和Φ2，為AFE保留暗電平電壓。AFE抵消CXDIN亮像素的暗電平電 壓。當0BP_B_SYNC無效時，Φ 1保持高位而Φ 2保持低位，從而OBP消除電路維持在階段1 狀態。但是，Φ ID也被驅動至低位，使得開關22、26保持斷開。由於採樣開關24、28也斷 開，在OBP無效時採樣電容器40、42的前級板保持浮動(floating)。採樣電容器40、42的 這種隔離能夠保存其電荷，同時亮像素被移位出(XD/CM0S傳感器10。在該亮像素的階段1狀態期間，不會對CCDIN進行進一步的採樣。平均暗電平電 壓被保留在放大器30的輸出上。圖9是一個OBP消除電路的時序產生器的模塊示意圖。對圖5-7的時鐘Φ 1、Φ 2 和Φ 1D，圖9時序產生器能夠產生圖8的波形。D型觸發器40接收CLK2B以在CLK2下降沿上對信號0ΒΡ_Β進行採樣。觸發器40 輸出0BP_B_SYNC，其與CLK2、CLK2B的逆同步。當0BP_B_SYNC為高位時，OR門54傳遞CLKl 到Φ 1，但當0BP_B_SYNC為低位且被逆變器58反相時，OR門54驅動一個高位到Φ 1，導致 當OBP無效時OBP消除電路保持在階段1狀態。當0BP_B_SYNC為低位時，AND門56傳遞 CLK2到Φ 2，但在0BP_B_SYNC為高位時驅動一個高位到Φ 1，導致當OBP無效時OBP消除電 路保持在階段1狀態。圖10A-C顯示OBP消除電路在一個數字攝像裝置內的三個位置。在圖10Α，CXD/ CMOS傳感器10(圖1)產生如圖2所示的模擬信號CCDIN，其被施加到OBP消除電路50的IN 輸入。這也是圖5-7的IN輸入。CXDIN的電壓差值被累計以產生平均共模電壓VCMA，其從 CCDIN信號或其衍生數值減去。接著，OBP消除電路50的暗電平修正輸出被施加到相關雙採 樣(⑶S)電路102，其產生一個信號到可編程增益放大器(PGA) 104。如果⑶S有一個單端輸 入，可以使用圖4的電路。否則，如果CDS電路102的輸入是全差分(fully differential), 則可以省略差值放大器(減法緩衝器64)。PGA 104有一個可編程的增益以提供白電平平衡、飽和、或曝光控制或其它特徵。 PGA 104的模擬輸出被施加到模數轉換器(ADC) 106，其產生一個數字輸出ADC_0UT。這個數 字輸出能夠以各種格式如聯合影像專家群(JPEG)或運動影像專家群(MPEG)進行編碼，並 進行傳輸、存儲或顯示。圖IOB顯示OBP消除電路50安置在相關雙採樣(⑶S)電路102之後以及PGA 104 之前。CXDIN能夠被施加到⑶S電路102，然後⑶S電路102的模擬輸出被施加到OBP消除 電路50的IN輸入。接著，由於⑶S電路102和(XD/CM0S傳感器的暗電平電壓VCMA，產生 了偏移電壓，並被減去，產生了一個暗電平修正輸出，其是PGA 104的輸入。圖IOC顯示OBP消除電路50安置在PGA 104之後但在ADC 106之前。CCDIN被施 加到⑶S電路102，⑶S電路102驅動PGA 104的輸入。PGA104的模擬輸出被施加到OBP消 除電路50的IN輸入。接著，由於(XD/CM0S傳感器暗電平電壓、⑶S電路102和PGA 104， 產生了偏移電壓，並被減去，產生了一個暗電平修正輸出，其是ADC 106的輸入。⑶S電路 102對CCDIN輸入每個脈衝採樣兩次，一次是在脈衝的固定電壓部分，第二次是CCDIN脈衝 的可變電壓像素值部分。
OBP消除電路50可以安置在任何三個位置，取決於在AFE輸出上能夠忍受的剩餘 偏移的精確度要求。圖10A-C僅是OBP消除電路50可以安置的位置示例，本發明並不受限 於這些特別示例。圖11是OBP消除電路的另一個實施例。這個OBP消除電路類似於圖5，除了輸入 IN和VCM相對於採樣開關24、28被交換了。在每個CCDIN脈衝內的電壓差是由採樣電容器 40進行採樣，而VCM被饋入到採樣電容器42。到下一個階段如修正雙採樣(CDS)電路102 的輸入，也可以被交換以抵消輸入IN和VCM對採樣開關24、28的交換。當CLK2被激活有 效時，輸出開關95閉合，連接放大器30的輸出到輸出0UT1。當CLKl被激活有效時，輸出開 關97閉合，連接VCM到輸出0UT1。在OUTl上輸出一個在VCM和VCMA之間脈動的脈衝序 列。
其它實施例發明人補充了一些其它實施例。例如，在數據路徑上的各個點，可以使用全差分信 號，或可以使用單端信號。OUT和VCM之間的差值是由OBC電路60檢測的平均暗電平電壓。 也可以有一些細微變化，甚至當理想等式或一階分析顯示電壓或其它參數均等時。在實際 電路裡可以有各種寄生元件。不使用正的邏輯門，可以使用反相邏輯門。如果期望的話，DeMorgan理論可以被 用來更改邏輯。因為各種原因如節能或重置模式，可以添加其他部件如緩衝器、逆變器、鎖 存器、寄存器、電容器、電阻器等到各個節點上。暗像素消除可以在水平線的開始端或在末 端進行，或每隔幾條線進行一次。在數據流的一些位置上可以使用多個OBP消除電路50。例如，第一 OBP消除電路 50可以安置在⑶S電路102之前，如圖IOA所示，第二 OBP消除電路50可以安置在PGA 104 之後，如圖IOC所示。如果期望的話，可以互換反相輸入和非反相輸入，但不改變整體功能，從而可以看 作是等價物。可以添加電容器和其它過濾器元件。開關可以是η-溝道電晶體、ρ-溝道晶 體管、或具有平行η-溝道和P-溝道電晶體的傳輸門。在各個節點上可以添加其他元件，如電阻器、電容器、電感器、電晶體等，也可以有 寄生元件。使用其他電晶體或其它方法，也可以實現激活或停用電路。可以添加傳輸門晶 體管(pass-gate transistor)或傳輸門用來進行隔離。可以添加逆轉，或額外緩衝。在電路仿真或現場測試之後，可以選擇電晶體和電容 器的最終尺寸。金屬掩膜選項或其它可編程元件可以被用來選擇最終的電容器、電阻器或 電晶體尺寸。儘管已經描述了與單個模擬電壓的比較，但也可以比較一個差分模擬電壓。在輸 入上使用一個有設定增益的差分放大器，也可以比較差分模擬電壓。儘管已經描述了一個 運算放大器(op amp)，但也可以使用其它類型的比較器，如非放大的比較緩衝器。儘管已經描述了正電流，但電流也可以是負的或正的，因為在一些情況下電子或 空穴都可以看作是載流子。當涉及相反極性的載流子時，源電流和吸入電流可以互換。電 流可以在相反方向上流動。電路設計者可以選擇電阻器、電容器、電晶體、和其它元件，有一個可以產生期望參考電壓的比率。儘管已經描述了互補金屬氧化物半導體(CMOS)電晶體，但可以替換為其 它電晶體技術和變體，並且可以使用除矽之外的材料如砷化鎵(GaAs)和其它變體。各種 (XD/CM0S傳感器和陣列技術可以用於(XD/CM0S傳感器10，並且陣列可以有各種配置和尺 寸。本發明背景可以包括有關本發明問題或環境的背景信息，而不是其他人描述的現 有技術。因此，背景部分包括的材料並不僅僅是申請者所承認的現有技術。在此所述的任何方法或過程可以是機器實施或計算機實施，通過機器、計算機或 其它裝置執行，但並不是僅通過人而不需要機器協助來執行。產生的有形結果包括報告或 在顯示器裝置上其它機器產生的顯示，如計算機監控器、投影裝置、音頻產生裝置、或相關 媒體裝置，並可以包括硬拷貝列印輸出，其也可以是機器產生的。其它機器的計算機控制是 另一個有形結果。描述的任何優勢和優點可能不適用於本發明的所有實施例。在「裝置」之前經常 有一個或多個詞語的標記。在「裝置」之前的詞語是一個意指參照權利要求元素的標記，而 不是意指傳達一個結構限制。這種裝置加功能的權利要求不僅覆蓋在此所述的用來執行功 能的結構及其等價物，還包括等同結構。例如，儘管釘子和螺絲有不同的結構，但它們是等 同結構，因為它們都能夠執行固定的功能。信號通常是電信號，但可以是諸如在光線電纜上 載有的光信號。前面已經描述了本發明的實施例。由此披露，並不是意指排他性的或限制本發明。 在以上教義的精神下許多改進和變化是可能的。本發明範圍不受限於詳細詳述，而是受制 於所附的權利要求。
權利要求
一種光學暗像素(OBP)消除電路，包括一個像素輸入，其從一個圖像傳感器接收像素脈衝；一個輸出，其表示一個平均暗電平信號；一個差分放大器，其有第一差分輸入和第二差分輸入，並由第一差分輸入和第二差分輸入之間的電壓差產生輸出；一個反饋開關，其連接在輸出和第一差分輸入之間；一個反饋電容器，其連接到第一差分輸入和第一反饋節點；一個串聯反饋開關，其連接在第一反饋節點和輸出之間；一個累積開關，其連接在一個載有參考電壓的參考節點和第二差分輸入之間；一個儲能電容器，其連接到第二差分輸入和第二累積節點；一個串聯累積開關，其連接到第二累積節點和參考節點之間；第一採樣電容器，其連接在第一差分輸入和第一採樣節點之間；第一次級採樣開關，其連接在第一採樣輸入和第一採樣節點之間，用於在第二階段期間連接第一採樣輸入和第一採樣節點；第一主要採樣開關，其連接在輸出和第一採樣節點之間，用於在第一階段期間連接輸出和第一採樣節點；第二採樣電容器，其連接在第二差分輸入和第二採樣節點之間；第二次級採樣開關，其連接在第二採樣輸入和第二採樣節點之間，用於在第二階段期間連接第二採樣輸入和第二採樣節點；和第二主要採樣開關，其連接在像素輸入和第二採樣節點之間，用於在第一階段期間連接像素輸入和第二採樣節點；其中像素輸入被連接到第一採樣輸入和第二採樣輸入中的一個採樣輸入；其中參考電壓連接到第一採樣輸入和第二採樣輸入中的另一個採樣輸入，其沒有被連接到像素輸入。
2.根據權利要求1所述的光學暗像素(OBP)消除電路，其中反饋開關在第二階段期間 閉合，但在第一階段期間斷開；其中串聯反饋開關在第一階段期間閉合，但在第二階段期間斷開； 其中累積開關在第二階段期間閉合，但在第一階段期間斷開； 其中串聯累積開關在第一階段期間閉合，但在第二階段期間斷開。
3.根據權利要求2所述的光學暗像素(OBP)消除電路，還包括一個OBP輸入，其接收一個OBP信號，當暗像素移出圖像傳感器時，該OBP信號是激活 有效的，該暗像素被覆蓋，接收不到亮度；其中當OBP信號無效時，第一階段保持激活有效，而第二階段保持無效； 其中當OBP信號有效時，第一階段和第二階段輪流交替有效。
4.根據權利要求3所述的光學暗像素(OBP)消除電路，還包括 第一時鐘，表示第一階段；第二時鐘，表示第二階段； 其中第一階段和第二階段是非重疊的階段。
5.根據權利要求4所述的光學暗像素(OBP)消除電路，其中第一時鐘被施加到串聯反饋開關和串聯累積開關；其中第二時鐘被施加到反饋開關、累積開關、第一次級採樣開關、和第二次級採樣開關。
6.根據權利要求5所述的光學暗像素(OBP)消除電路，還包括第一衍生時鐘，其在OBP信號無效時保持無效，並在OBP信號有效時跟隨第一時鐘； 其中第一主要採樣開關和第二主要採樣開關接收第一衍生時鐘。
7.根據權利要求5所述的光學暗像素(OBP)消除電路，還包括一個時鐘產生器，其從施加到圖像傳感器的第一移位時鐘和施加到圖像傳感器的第二 移位時鐘，產生第一時鐘和第二時鐘，用於從圖像傳感器移出像素。
8.根據權利要求7所述的光學暗像素(OBP)消除電路，其中時鐘產生器還包括 一個同步器，其接收OBP信號，並產生一個同步OBP信號；第一門，其在同步OBP信號有效時傳遞第一時鐘，並在同步OBP信號無效時阻擋第一時鐘；第二門，其在同步OBP信號有效時傳遞第二時鐘，並在同步OBP信號無效時阻擋第二時鐘；由此在同步OBP信號無效時，阻擋第一時鐘和第二時鐘進行脈衝。
9.根據權利要求7所述的光學暗像素(OBP)消除電路，還包括一個OBP輸入，其接收一個OBP信號，當暗像素被移出圖像傳感器時該OBP信號是有效 的，暗像素被覆蓋，無法接收亮度；一個減法器，其接收像素輸入，並接收輸出，用於從像素輸入減去輸出上的平均暗電平 信號以產生一個修正的暗電平像素輸出；由此當OBP信號有效時，通過減去差分放大器輸出上產生的平均暗電平信號，而修正 暗電平的亮像素。
10.根據權利要求9所述的光學暗像素(OBP)消除電路，還包括第一輸出開關，其接收第一時鐘，用於在第一階段期間連接輸出上的平均暗電平信號 到減法器的一個輸入；第二輸出開關，其接收第二時鐘，用於在第二階段期間連接參考節點上的參考電壓到 減法器的輸入。
11.根據權利要求4所述的光學暗像素(OBP)消除電路，其中像素脈衝包括像素脈衝的 一個下降可變電壓部分和像素脈衝的一個固定電壓部分，其中下降電壓是對圖像傳感器的 一個像素強度進行的編碼，其中固定電壓不是對圖像傳感器的像素強度進行的編碼；由此像素脈衝有可變的電壓部分和固定的電壓部分。
12.根據權利要求11所述的光學暗像素(OBP)消除電路，其中像素脈衝的固定電壓部 分是由第一時鐘進行採樣；其中像素脈衝的下降可變電壓部分是由第二時鐘進行採樣。
13.根據權利要求5所述的光學暗像素(OBP)消除電路，其中像素輸入被連接到第一採 樣輸入，而參考電壓被連接到第二採樣輸入。
14.根據權利要求5所述的光學暗像素(OBP)消除電路，其中像素輸入被連接到第二採 樣輸入，而參考電壓被連接到第一採樣輸入。
15.根據權利要求5所述的光學暗像素(OBP)消除電路，還包括 一個相關雙採樣(⑶S)電路，其連接在圖像傳感器和像素輸入之間。
16.根據權利要求5所述的光學暗像素(OBP)消除電路，還包括一個可編程增益放大器(FGA)，其連接在一個PGA輸入和像素輸入之間； 一個相關雙採樣(⑶S)電路，其連接在圖像傳感器和PGA輸入之間。
17.一個暗電平修正器，包括一個像素輸入，其有像素脈衝，表示圖像傳感器的像素；第一時鐘，當像素輸入是一個具有固定值的一部分像素脈衝時，第一時鐘有效，該固定 值不隨圖像傳感器的像素強度發生變化；第二時鐘，當像素輸入是一個具有可變值的一部分像素脈衝時，第二時鐘有效，該可變 值隨著圖像傳感器的像素強度發生變化；一個運算放大器，其有第一放大器輸入和第二放大器輸入以及一個輸出； 第一採樣開關，當第二時鐘有效時，其連接一個共模電壓到第一採樣節點； 第一候補採樣開關，當第一時鐘有效時，其連接輸出到第一採樣節點； 第一採樣電容器，其連接在第一採樣節點和第一放大器輸入之間； 第一反饋開關，當第二時鐘有效時，其連接輸出到第一放大器輸入； 一個反饋電容器，其連接在第一放大器輸入和第一反饋節點之間； 第一串聯反饋開關，當第一時鐘有效時，其連接第一反饋節點到輸出； 第二採樣開關，當第二時鐘有效時，其連接像素輸入到第二採樣節點； 第二候補採樣開關，在第一時鐘有效時，其連接像素輸入到第二採樣節點； 第二採樣電容器，其連接在第二採樣節點和第二放大器輸入之間； 第二反饋開關，當第二時鐘有效時，其連接共模電壓到第二放大器輸入； 一個累積電容器，其連接在第二放大器輸入和第二反饋節點之間；和 第二串聯反饋開關，當第一時鐘有效時，其連接第二反饋節點到共模電壓。
18.根據權利要求17所述的暗電平修正器，還包括第一輸出開關，其連接輸出到一個脈衝節點，其中當第一時鐘有效時，該脈衝節點載有 一個平均暗像素電壓；第二輸出開關，其連接共模電壓到該脈衝節點，其中當第二時鐘有效時，該脈衝節點載 有共模電壓；其中該脈衝節點在平均暗像素電壓和共模電壓之間進行脈動； 一個減法器，其接收像素輸入並接收脈衝節點，用於產生像素輸入和平均暗像素電壓 之間的差值以產生一個修正的暗電平像素輸出； 由此進行暗電平修正。
19.一個光學像素暗電平修正器，包括像素輸入裝置，用於接收像素脈衝，其表示圖像傳感器的像素； 第一時鐘裝置，用於表示一個由像素輸入裝置接收的像素脈衝何時是一個固定值，該 固定值不隨來自圖像傳感器的像素強度發生變化；其中第一時鐘裝置在像素脈衝的固定值期間是有效的；第二時鐘裝置，用於表示一個由像素輸入裝置接收的像素脈衝何時是一個可變值，該可變值隨著來自圖像傳感器的像素強度發生變化；其中第二時鐘裝置在像素脈衝的可變值期間是有效的；放大器裝置，其有第一放大器輸入和第二放大器輸入，用於產生一個輸出，該輸出是一 個第一放大器輸入和第二放大器輸入之間電壓差的函數；第一採樣開關裝置，用於當第二時鐘裝置有效時連接一個共模電壓到第一採樣節點； 第一候補採樣開關裝置，用於當第一時鐘裝置有效時連接輸出到第一採樣節點； 第一採樣電容器裝置，用於存儲第一採樣節點和第一放大器輸入之間的電荷； 第一反饋開關裝置，用於當第二時鐘裝置有效時連接輸出到第一放大器輸入； 反饋電容器裝置，用於存儲第一放大器輸入和第一反饋節點之間的電荷； 第一串聯反饋開關裝置，用於當第一時鐘裝置有效時連接第一反饋節點到輸出； 第二採樣開關裝置，用於當第二時鐘裝置有效時連接像素輸入裝置到第二採樣節點； 第二候補採樣開關裝置，用於當第一時鐘裝置有效時連接像素輸入裝置到第二採樣節點。第二採樣電容器裝置，用於存儲第二採樣節點和第二放大器輸入之間的電荷； 第二反饋開關裝置，用於當第二時鐘裝置有效時連接共模電壓到第二放大器輸入； 儲能電容器裝置，用於存儲第二放大器輸入和第二反饋節點之間的電荷；和 第二串聯反饋開關裝置，用於當第一時鐘裝置有效時連接第二反饋節點到共模電壓。
20.根據權利要求19所述的光學像素暗電平修正器，還包括 第一輸出開關裝置，用於連接輸出到一個脈衝節點，其中當第一時鐘裝置有效時該脈 衝節點載有一個平均暗像素信號；第二輸出開關裝置，用於連接共模電壓到該脈衝節點，其中當第二時鐘裝置有效時該 脈衝節點載有共模電壓；其中該脈衝節點在平均暗像素信號和共模電壓之間進行脈動； 差值裝置，其接收像素輸入裝置並接收平均暗像素信號，用於產生一個像素輸入裝置 和平均暗像素信號之間的差值以產生一個修正的暗電平像素輸出； 由此進行暗電平修正。
全文摘要
本發明涉及使用開環採樣校正放大器的光學傳感器的光學暗電平消除。當讀取在圖像周邊的暗像素時，光學暗像素(OBP)消除電路能夠修正CCD/CMOS圖像傳感器內傳感器上的偏移。在同一像素脈衝的兩個階段期間，像素電壓被轉換到一個採樣電容器。採樣電容器和反饋電容器連接到一個放大器的差分輸入。一個儲能電容器累計電壓差，並產生一個共模電壓，其被反饋到另一個存儲放大器偏移的採樣電容器。該採樣電容器和儲能電容器及其相連開關形成一個離散時間一階低通濾波器，其在第一階段過濾像素電壓。在第二階段，當從圖像傳感器讀取暗像素或被遮蔽像素時，放大器充當一個單位增益放大器以輸出一個在OBP期間產生的像素電壓差的平均值。
文檔編號H04N5/217GK101883211SQ201010174860
公開日2010年11月10日 申請日期2010年4月28日 優先權日2010年3月11日
發明者梁立志, 王俊輝, 鄺國權, 陳錦鴻, 黎日東 申請人:香港應用科技研究院有限公司