具有高ε介電材料或鐵電材料的電容器及其製造方法

2023-07-07 17:18:41 1

專利名稱：具有高ε介電材料或鐵電材料的電容器及其製造方法
技術領域：
本發明涉及集成電路內具有含貴金屬第一電極的電容器，其中用高ε介電材料或鐵電材料作為電容器的介電材料，以及本發明也涉及該電容器的製造方法。
在大多數集成半導體電路內需要電容器，例如在DRAM電路或A/D變換器內。在此提高集成度是一個首要目標，即必須實現具有最小佔地面積，但儘可能高或為滿足要求夠用的電容量。尤其在DRAM電路提出了該問題，在DRAM電路每個存儲器單元具有一個存儲電容器和一個選擇電晶體，其中可供存儲器單元支配的面積一直在縮小。同時為了可靠的儲存電荷以及為了讀出信息的可辨別性必須維持存儲器電容器一定的最低電容量。並發現該最低電容量目前約25fF。
為了減小電容器的佔地面積，可應用具有高介電常數(高ε介電材料)的順電材料作電容器的介電材料。在存儲器裝置裡首先應用這種電容器作所謂的「疊置的」電容器(單元的電容器安排在所屬的選擇電晶體之上)。利用順電材料作為電容器介電材料的存儲器單元在選擇供電電壓時喪失其電荷，並因此喪失所儲存的信息。此外，由於殘餘漏電該單元必須不斷地重寫(更新時間)。與此相反根據鐵電材料不同的極化方向使用鐵電材料作電容器介電材料有可能建立非易失型存儲器(FRAM)，該FRAM在選擇供電電壓時不會丟失其信息，並且也不必不斷地重寫。單元的殘餘漏電不影響儲存的信號。
從文獻已知，不同的高ε介電材料和鐵電材料，例如鋇鍶鈦酸鹽(BST)，鍶鈦酸鹽(ST)或鉛鋯鈦酸鹽(BZT)，此外還有鐵電、順電聚合物等。
雖然這些材料具有所希望的電特性，但是其意義在實際上還是有限的。其主要原因是上述材料不能立即在半導體器件內使用。這種材料的製造需要通過在含氧氣氛內高溫的濺射過程或澱積過程實現。其結果導致在半導體工藝內作為電極材料用的導電材料(例如多晶矽、鋁或鎢)不再適用，因為在這些條件下它們氧化。因此至少第1電極一般由含貴金屬的材料如鉑或銠製造。然而，這些新電極材料對半導體工藝而言是比較不為人知的，而且是比較困難澱積的物質。特別嚴重的問題是，它只在較小層厚的情況下才可令人滿意地結構化。此外它是滲透氧的，其結果導致在電容器介電材料製造時深層的結構被氧化，以及不能保證在第1電極和選擇電晶體之間有足夠好的接觸。因此在電容器介電材料之下必須有抑制氧擴散的阻擋層。
在德國專利文獻DE19640448以及WO 98/14992中描述了這樣一種存儲器單元，其中在第1電極和用於選擇電晶體的連接結構之間的阻擋層整個平面地通過氮化作用產生。在DE-OS 196 40 244中描述了具有高ε介電係數和鐵電係數的電容器介質材料的一種電容器，其中第1電極由電極芯和與其對置的含貴金屬的薄層組成，並且其中電極芯由連接結構的材料或氧阻擋層材料組成。其優點是只需構成含貴金屬的薄層。所有這些具有高ε介電或鐵電係數的電容器介電材料的電容器的共同點是為第1電極提供原則上平面的結構。
在US 5 581 436中作為議論中的形式的電容器第1電極，在電極芯的表面上澱積一薄鉑層。必要時高ε介電材料作為自由固定的結構在形成第1和第2電極前製造，即這時電極在介電材料的側壁上構成。
本發明的任務是在具有高ε介電或鐵電係數的電容器介電材料的電容器中進一步減小其佔地面積，以及對這樣一種電容器提供一種與一般製造過程兼容的製造方法。
本任務通過以下電容器及其製造方法解決安置在載體上半導體裝置內的電容器具有一個含貴金屬的第1電極，具有由高ε介電或鐵電材料製成的電容器介電體，並具有第2電極，其第1電極至少具有兩個彼此拉開距離的薄層，它們被安置與載體表面基本上平行並且經過在薄層的側面上的支撐結構彼此機械和電連接。
在載體上半導體裝置內的電容器製造方法是，在載體的表面上產生一個層系列，該層系列各交替地包含第1材料層和第2材料層，其中第1材料是對第2材料有選擇地可腐蝕的，—其中，層系列被腐蝕成具有側面的層結構，—其中，形成了至少覆蓋層結構的側面並且由第1輔助材料製成第1輔助結構，該第1輔助材料是對第2材料有選擇地可腐蝕的，—其中，形成了至少覆蓋層結構的另一側面並且機械連接第2材料層的第2輔助結構，—其中，用填充層覆蓋包圍層結構的載體表面直到層結構的上邊緣，—其中，第1材料層和第1輔助結構對第2材料層和第2輔助結構有選擇地除去，—其中，形成的空腔被含貴金屬的電極材料填滿，由此形成第1電極，該第1電極在通過第1材料層形成的空腔內具有薄層以及在通過第1輔助結構形成的空腔內具有連接該薄層的支撐結構，—其中，第2材料層和第2輔助結構對電極材料有選擇地除去，—其中，在第1電極暴露的表面上保形澱積由高ε介電材料或鐵電材料構成的電容器介電體，—其中在電容器介電體上產生第2電極。
在本發明中第1電極至少包含兩彼此相隔的薄片，這些薄片基本上對載體表面平行，並且經過支承結構彼此相連接。因此起電容作用的表面相對佔用的載體表面顯著地擴大。支承結構能夠特別地安置在薄層的一個外側面上或者安置在兩個對置的外側面上。
第1電極的幾何結構相應於由摻雜的多晶矽製成的所謂「疊片電容器」(Fin-Stack-Kondensator)的形式。在製造這些眾知的電容器時，較高層厚的多晶矽(由多個單層組成)必須各向異性腐蝕，恰如在EP 756326 A1或EP 779 656 A2中所述。對於含貴金屬電極而言由於其可腐蝕性差這種幾何結構看來不便使用。
本發明的製造方法是使按照疊片原理製造具有含貴金屬的第1電極而不需要各向異性腐蝕電極材料的電容器成為可能。它基於以下方式，即疊片電容器利用主要由P+多晶矽製成的、與其類似的、作為金屬主體的陰模，該金屬主體在應用高ε介電材料和鐵電材料時滿足對電極的特殊要求。
為了製造第1電極，在能夠包含其內掩埋接線的絕緣層的載體上產生各自交替地具有第1材料層和第2材料層的層系列，其中第1材料對第2材料是有選擇地可腐蝕的。隨後為了具有側面的層結構，對層系列進行腐蝕。至少在一側面上產生由第1輔助材料構成的第1輔助結構，以便如第1材料那樣有選擇地對第2材料可腐蝕的。因此，至少一個側面不被第1輔助結構覆蓋。形成第2輔助結構，該結構覆蓋層系列的至少一個外側面，尤其是所有保留的外側面，並且機械上連接第2材料層。包圍該結構的載體表面被填充層覆蓋一直到層結構的上邊緣。隨後第1材料層和第1輔助結構有選擇地對第2材料層以及對第2輔助結構除去。因此填充層以及用第2輔助結構彼此連接的第2材料層保留在載體上。該結構形成具有空腔的陰模，該空腔通過除去由第1材料層和第1輔助結構而產生。為了形成第1電極，用含貴金屬的電極材料充填空腔一直到填充層的上邊緣。隨後第2材料層和第2輔助結構有選擇地相對電極材料除去，填充層首先特別有選擇地對載體表面而除去。因此出現具有顯露表面的第1電極，其上保形地澱積由高ε介電或鐵電材料構成的電容器介電材料。最終在電容器介質上產生第2電極。
對於第1和第2材料以及為了安置和形成第1和第2輔助結構有許多可能的途徑。在已製成的半導體裝置裡既不保留第1或第2材料層也不保留輔助結構。因此其選擇能夠按照工藝技術觀點實現，電特性是不重要的。第1輔助結構主要由第1材料製成，而第2輔助結構主要由第2材料製成。
作為材料尤其是鉑適合作第1電極，但是釕氧化物以及其它含貴金屬的材料也適合作第1電極。這些材料對於在高ε電容器或鐵電材料電容器內使用是公知的，並且這些材料例如藉助MOCVD-能夠保形地在空腔內澱積。第2電極主要由與第1電極相同的材料製成，但是也能夠用其它合適的材料，例如W或TiN，其它金屬或摻雜多晶矽形成。電容器的第2電極通過高ε介電材料或鐵電材料與第1電極隔離。
載體可以包含第1電極用引線，其中一般的載體表面被絕緣層復蓋。隨後含貴金屬的第1電極覆蓋一部分載體表面並且掩蓋了引線，所以保證了電接觸。
這種電容器優先用於DRAM單元內。隨後，載體包含附屬的MOS-選擇電晶體。電晶體的S/D區經上述引線與第1電極連接。引線主要在其上區具有一導電的氧阻擋層(例如氮化鈦)並且一般由例如鈦、多晶矽、鎢或類似物製成。
在製造方法的優選的實施結構中第1材料層由P-摻雜或未摻雜的多晶矽製成以及第2材料層由P+摻雜的多晶矽製成。隨後第1輔助結構能夠通過未摻雜的或n或p-摻雜多晶矽的選擇性矽澱積產生。隨後在主要兩相互對置的層結構的外側面上再除去外延的或選擇性澱積的層。另一方面尤其在另外選擇第1和第2材料的情況下，第1輔助結構也能作為側牆或通過側面離子注入法到層結構之一或之二而產生。第2輔助結構在上述層系統情況下主要通過側面由硼離子產生。另一方面能夠用選擇性P+摻雜的多晶矽的矽澱積代替側面硼離子注入來實現。當兩輔助結構藉助外延產生時，則選擇性P+或P-澱積的順序也能交換，即第2輔助結構在第1輔助結構之前製造。
填充層的產生主要通過厚氧化矽層的澱積，接著的反研磨(CMP)直到層結構的高度為止，即直到第1輔助結構暴露為止或第1材料的最上層至少一部分暴露為止。
雖然一般是適用的，下面以DRAM單元結構為例來描述這種電容器及其製造方法。


圖1到10(各分圖a、b)示出為說明方法步驟用的半導體襯底的斷面，其中分圖a和b的截面各自彼此垂直。圖2c和3c示出在各方法步驟對各基片的俯視圖。
圖1絕緣層2澱積到基片1上，絕緣層2主要在其上表面上包含一腐蝕阻擋層2a。基片1例如是矽基片，它包含具有字線和位線的選擇電晶體(看圖9)。絕緣層例如由氧化矽形成並且使其平面化，腐蝕阻擋層2a優先由氮化矽組成。在絕緣層2，2a內開接觸孔3並且用導電材料例如用摻雜的多晶矽、鎢、鉭、鈦、氮化鈦或矽化鎢填滿。接觸孔3是如此安置的，使其各自到達在基片1內選擇電晶體的源/漏區。優先在接觸孔3的上部安置抑制氧擴散的阻擋層4。這樣一種阻擋層的製法例如可由DE-OS 196 40 246和DE-OS 196 40 448獲悉。現在在該載體的表面澱積層系列，該層系列交替地包含第1材料層51和第2材料層52。優先是第1材料由P-摻雜的或未摻雜的多晶矽形成和第2材料由P+摻雜的多晶矽形成。第1材料必須有選擇地對第2材料，對載體表面2a和對阻擋層材料4是可腐蝕的。層厚主要處於20-100nm的範圍內。在本實施例中層系列的最上層由第2材料製成。
圖2接著在應用掩膜條件下通過各向異性腐蝕由層系列形成條形層結構5，條沿著2.方向(在圖2c中以虛線表示)伸延。在分圖a沿著截面第1方向示出了基片，而在分圖b沿著與其垂直的2.方向示出了基片。在1.方向條的寬度相當於應制的電容器薄片。除了層結構51，52之外，絕緣層的表面，這裡即腐蝕阻擋層2a顯露出來。隨後藉助選擇性澱積，優先澱積未摻雜的矽或P-摻雜的矽層，即上面生長條形層結構。
圖3施加光刻膠掩模或硬掩模，這些掩模具有沿第1方向伸展的條。用這種刻蝕掩模實施多晶矽層51，52，6的各向異性的刻蝕，所以在第2方向伸展的矽條分成單個的小島。這些小島由第1材料51層、第2材料52層和矽層6形成，並各自定義單個電容器電極的位置和大小。因此選擇性的矽層6各自覆蓋在第1方向小島形狀的層結構的兩彼此對置的外側面，並且製備第1輔助結構。在第2方向的彼此對置的小島的外側面未被第1輔助結構覆蓋，在這兒顯露出層系列51，52。外側面51，52，6現在從側向注入硼，所以在其上形成由P+摻雜的矽構成的第2輔助結構7。之後去除掩模。另一方面也可以在對第2方向對置的外側面上有選擇地澱積P+矽層以代替離子注入，確切地說同樣在去除掩模之前。隨後該P+矽層製備這第2輔助結構7。
圖4在島形結構之間的空隙由充填層8填滿。為此主要澱積足夠厚度的氧化矽層並藉助CMP(化學機械拋光)反研磨直到島形結構的上邊緣高度為止，在這裡即研磨到矽層6。充填層優先由對載體表面有選擇可腐蝕的材料製成，在這裡即對氮化物腐蝕阻擋層2a而言。
圖5在這裡由P-摻雜的矽製成的第1材料層51和第1輔助結構6有選擇地對由第2材料層和第2輔助結構7(P+矽)和對充填層8除去。具有各向同性成分的合適的刻蝕法對專家而言是眾知的。P+摻雜矽層52和P+摻雜的側壁7保留下來並且形成一梯狀構架，它與充填層一起在P-摻雜矽層和第2輔助結構位置上製備具有空腔H的陰模。
圖6空腔H用適合高ε介電體或鐵電體的電極材料9，即尤其是鉑、銥、釕氧化物或其它含貴金屬的材料保形填充。鉑例如能夠藉助MOCVD保形澱積。這時鉑也能在充填層8上澱積。
圖7在充填層8上存在的電極材料藉助CMP或反刻蝕除去。因此完成由彼此間隔的層9L和側向支撐結構9s構成的電容器的第1電極。同時相鄰的電容器的電極彼此分離。
圖8除去充填層8直到處在下面的腐蝕阻擋層2a為止。隨後主要只用作第1電極陰模的P+矽相對電極材料有選擇地除去。
圖9在如此得到的第1電極9的暴露表面上保形澱積高ε介電體或鐵電體作為電容器介電材料10。接著澱積合適的導電材料(例如鉑、鎢、氮化鈦)形成對置電極11。
在圖9，描繪了在載體內實現的其它結構，該結構在電容器置入DRAM電路內時存在。第1電極9L，9s形成存儲電容器的所謂存儲器節點。這第1電極經其下安置的並且附有擴散阻擋層4的接觸點3與選擇電晶體的源/漏區12連接。選擇電晶體的另一源/漏區12』經位線接觸點14與掩埋的位線15連接。尤其是兩相鄰的存儲器單元具有一公用的位線接觸點。掩埋的位線15和位線接觸點14被絕緣層2包圍。在選擇電晶體的源/漏區12和12』之間安置了溝道區16，柵介電體(未圖示)以及起著字線17作用的柵電極。字線17和位線接觸點14各由摻雜的多晶矽形成。位線15由摻雜的多晶矽、矽化鎢或鎢形成。S/D區12的避開位線15的側邊各提供一絕緣結構例如用絕緣材料填充的淺溝18用於在相鄰的選擇電晶體對之間絕緣。
權利要求
1.在載體上半導體裝置內的電容器製造方法，—其中，在載體(2a)的表面上產生一個層系列，該層系列各交替地包含第1材料層(51)和第2材料層(52)，其中第1材料是對第2材料有選擇地可腐蝕的，—其中，層系列被腐蝕成具有側面的層結構(5)，—其中，形成了至少覆蓋層結構(5)的側面並且由第1輔助材料製成第1輔助結構(6)，該第1輔助材料是對第2材料有選擇地可腐蝕的，—其中，形成了至少覆蓋層結構的另一側面並且機械連接第2材料層的第2輔助結構(7)，—其中，用填充層(8)覆蓋包圍層結構的載體表面(2a)直到層結構的上邊緣，—其中，第1材料層(51)和第1輔助結構(6)對第2材料層(52)和第2輔助結構(7)有選擇地除去，—其中，形成的空腔(H)被含貴金屬的電極材料(9)填滿，由此形成第1電極，該第1電極在通過第1材料層形成的空腔內具有薄層(9L)以及在通過第1輔助結構形成的空腔內具有連接該薄層的支撐結構(9s)，—其中，第2材料層(52)和第2輔助結構(7)對電極材料有選擇地除去，—其中，在第1電極暴露的表面上保形澱積由高ε介電材料或鐵電材料構成的電容器介電體(10)，—其中在電容器介電體上產生第2電極(11)。
2.根據權利要求1所述的製造方法，其中，作為第1材料應用未摻雜的、n摻雜的或P-摻雜的多晶矽以及作為第2材料應用P+摻雜的多晶矽。
3.根據權利要求1或2所述的製造方法，其中，在沿第1方向對置的層結構的兩側面上產生第1輔助結構(6)。
4.根據權利要求1到3之一所述的製造方法，其中，在沿第2方向對置的層結構的兩側面上產生第2輔助結構(7)。
5.根據權利要求2到4之一所述的製造方法，其中，第1輔助結構(6)和/或第2輔助結構(7)通過有選擇的矽澱積產生。
6.根據權利要求2到5之一所述的製造方法，其中，第2輔助結構(7)通過P摻雜離子傾斜注入到層結構的側面而產生。
7.根據權利要求1到6之一所述的製造方法，其中，在用電極材料填滿空腔(H)之後，就用CMP工藝除去這時在填充層(8)上澱積的電極材料。
8.根據權利要求1到7之一所述的製造方法，其中，在形成第1電極之後填充層(8)對電極材料和載體表面(2a)有選擇地除去。
9.根據權利要求1到8之一所述的製造方法，其中，在載體上澱積層系列，該載體在其面向電容器的表面具有其內安置了接觸點(3)的一絕緣層(2，2a)，其中接觸點(3)包含一擴散阻擋層(4)並且與第1電極(9s，9L)連接。
10.根據權利要求1到9之一所述的製造方法，其中，在載體上製造多個電容器，這些電容器沿著第2方向線性排列，—其中，層序列被結構化成沿著第2方向伸展的條形層結構並在其側面形成第1輔助結構(6)，—其中，然後具有第一輔助結構的條形層結構被結構化成許多島形層結構，—其中，在每個島的沿著第2方向對置的側面上產生第2輔助結構(7)以及—其中，用充填層(8)填滿島間的全部空隙。
11.安置在載體上半導體裝置內的電容器，—具有一個含貴金屬的第1電極(9L，9s)，—具有由高ε介電或鐵電材料製成的電容器介電體(10)，—具有第2電極(11)，其特徵為第1電極至少具有兩彼此拉開距離的薄層(9L)，它們被安置與載體表面基本上平行並且經過在薄層的側面上的支撐結構(9s)彼此機械和電連接。
12.根據權利要求11所述的電容器，其中，支撐結構(9s)安置在薄層的彼此對置的兩側面上。
13.根據權利要求11到12之一所述的電容器，其中，載體在其面向電容器的表面上具有其內安置的接觸點(3)的絕緣層(2，2a)，其中，接觸點(3)包含一擴散阻擋層(4)並且與第1電極(9s，9L)連接。
14.根據權利要求13所述的電容器，其中，載體包含一MOS電晶體並且接觸點(3)把電晶體的S/D區(12)與第1電極(9s，9L)連接。
全文摘要
具有高ε介電係數或鐵電係數的電容器介電體(9)的電容器,其含貴金屬的存儲器電極具有多個經支撐結構(9s)彼此連接的水平薄片(9
文檔編號H01L27/04GK1248790SQ9912021
公開日2000年3月29日 申請日期1999年9月17日 優先權日1998年9月17日
發明者G·朗格, T·施勒塞爾 申請人:西門子公司