時差法超聲波流量計的製作方法

2023-07-08 05:30:21 2

專利名稱：時差法超聲波流量計的製作方法
技術領域：
本實用新型涉及一種流量計，特別是一種用於測量液體或氣體流量的時差法超聲波流量計。
背景技術：
利用超聲波測量液體和氣體的流量有很多優點，如幾乎無壓力損失、對管徑的適應性強等。時差法超聲波流量計通過測量超聲波在流體中順流、逆流傳播相同距離時的傳播時間差來計算流量。目前，公知的時差法超聲波流量計多以單片機為核心做計量控制，在發射超聲波後檢測接收信號某個過零點的出現時間以確定傳播時間，進而計算流量，但此方法中接收信號被利用到的信息量過少，因此計量精度低，且抗幹擾能力差。

實用新型內容本實用新型是針對現有技術中基於過零檢測進行時差法流量計量的精度低、抗幹擾能力差的缺陷，提供一種聲路數範圍為I至10、基於ARM晶片和FPGA晶片的時差法超聲波流量計。實現上述目的採用的技術方案是:一種時差法超聲波流量計，這種流量計包括ARM晶片、FPGA晶片、32位RAM、發射接收系統電路、分別位於聲路的流路上遊側和流路下遊側的超聲波換能器、信號調理電路、A/D轉換晶片和雙口 RAM晶片；其中:ARM晶片分別與FPGA晶片和雙口 RAM晶片相連，FPGA晶片還分別與32位RAM和A/D轉換晶片相連，ARM晶片和FPGA晶片分別與發射接收系統電路相連，發射接收系統電路分別與各超聲波換能器相連，發射接收系統電路還與信號調理電路相連，信號調理電路還分別與A/D轉換晶片和ARM晶片相連。所述的32位RAM由I片32位的RAM晶片構成或用2 10片RAM晶片擴展構成。還包括與雙口 RAM晶片相連的計量數據存儲和人機互動控制電路；該計量數據存儲和人機互動控制電路包括微控制器晶片、液晶顯示模塊、鍵盤驅動晶片、鐵電存儲器和實時時鐘心片；其中:微控制器晶片分別與雙口 RAM晶片和液晶顯示模塊相連，鍵盤驅動晶片、鐵電存儲器和實時時鐘晶片均與微控制器晶片相連。發射接收系統電路包括CPLD晶片、分別與各超聲波換能器相連的各發射電路、分別與各超聲波換能器相連的各高壓保護電路、模擬開關電路和接收放大電路；其中:CPLD晶片分別與ARM晶片、FPGA晶片和模擬開關電路相連，CPLD晶片還分別與各發射電路相連，各高壓保護電路分別與模擬開關電路相連，模擬開關電路與接收放大電路相連，接收放大電路與信號調理電路相連。信號調理電路包括D/A轉換晶片、AGC電路、信號放大和偏置電路；其中:D/A轉換晶片分別與ARM晶片和AGC電路相連，發射接收系統電路與AGC電路相連，AGC電路與信號放大和偏置電路相連，信號放大和偏置電路與A/D轉換晶片相連。[0011]這種流量計的聲路數範圍為1-10。計量時，ARM晶片和FPGA晶片控制發射接收系統電路使某聲路上遊超聲波換能器發射超聲波、下遊超聲波換能器接收超聲波，FPGA晶片控制A/D轉換晶片對經過處理後的接收信號採集2048個數據，再控制該聲路下遊超聲波換能器發射超聲波、上遊超聲波換能器接收超聲波並採集數據，執行N次後，分別得到順流、逆流N次採樣數據的累加和，以FPGA晶片實現的基本數位訊號處理算法為基礎ARM晶片可據此數據算出該聲路的線流速，同理算出所有聲路的線流速後，可算出流體流速及流量。本新型的有益效果是:這種流量計利用ARM晶片和FPGA晶片實現了高效的數據採集控制和先進的流量算法，接收信號被利用到的信息量大，計量精度高，抗幹擾能力強，實時性好。

圖1為本實用新型的總體結構框圖。圖2為兩聲路流量計的各部件連接結構不意圖。圖3為兩聲路流量計的主要數字電路連接示意圖。圖4為兩聲路流量計的AGC電路的原理圖。圖中:1、ARM晶片，2、FPGA晶片，3、32位RAM，4、發射接收系統電路，5、信號調理電路，6、A/D轉換晶片，7、雙口 RAM晶片，8、計量數據存儲和人機互動控制電路，9、第I聲路上遊超聲波換能器，10、第I聲路下遊超聲波換能器，11、第2聲路上遊超聲波換能器，12、第2聲路下遊超聲波換能器，13、U2發射電路，14、Ul發射電路，15、Dl發射電路，16、D2發射電路，17、模擬開關電路，18、接收放大電路，19、CPLD晶片，20、D/A轉換晶片，21、AGC電路，22、信號放大和偏置電路，23、RAM-A晶片，24、RAM-B晶片，25、微控制器晶片，26、液晶顯示模塊，27、鍵盤驅動晶片，28、鐵電存儲器，29、實時時鐘晶片，30、U2高壓保護電路，31、Ul高壓保護電路，32、Dl高壓保護電路，33、D2高壓保護電路。
具體實施方式
以下結合附圖和實施例對本新型做進一步說明。本新型是一種時差法超聲波流量計，聲路數的範圍為I至10。如圖1所示，該流量計包括ARM晶片、FPGA晶片、32位RAM、發射接收系統電路、分別位於聲路的流路上遊側和流路下遊側的超聲波換能器、信號調理電路、A/D轉換晶片、雙口 RAM晶片、計量數據存儲和人機互動控制電路；其中:ARM晶片分別與FPGA晶片和雙口RAM晶片相連，FPGA晶片還分別與32位RAM和A/D轉換晶片相連，ARM晶片和FPGA晶片分別與發射接收系統電路相連，發射接收系統電路分別與各超聲波換能器相連，發射接收系統電路還與信號調理電路相連，信號調理電路還分別與A/D轉換晶片和ARM晶片相連，雙口 RAM晶片還與計量數據存儲和人機互動控制電路相連。參見圖2，本實施例以兩聲路為例。32位RAM(3)由兩片16位RAM晶片即RAM-A晶片(23)和RAM-B晶片(24)擴展構成。發射接收系統電路(4)包括CPLD晶片(19)、分別與各超聲波換能器相連的各發射電路、分別與各超聲波換能器相連的各高壓保護電路、模擬開關電路(17)、接收放大電路(18) ； Ul發射電路(14)、U1高壓保護電路(31)均與第I聲路上遊超聲波換能器(9)相連，U2發射電路(13)、U2高壓保護電路(30)均與第2聲路上遊超聲波換能器(11)相連，Dl發射電路(15)、D1高壓保護電路(32)均與第I聲路下遊超聲波換能器(10)相連，D2發射電路(16)、D2高壓保護電路(33)均與第2聲路下遊超聲波換能器(12)相連，若聲路數為M (M在I至10的範圍內取值)，則超聲波換能器、發射電路、高壓保護電路的數量都為M的2倍；CPLD晶片(19)分別與ARM晶片(I)、FPGA晶片(2)和模擬開關電路(17)相連，CPLD晶片(19)還分別與各發射電路相連，各高壓保護電路分別與模擬開關電路(17)相連，模擬開關電路(17)與接收放大電路(18)相連，接收放大電路
(18)與信號調理電路(5)相連；在超聲波換能器和模擬開關電路(17)之間加入高壓保護電路可使模擬開關電路(17)避免承受過高的發射電壓。信號調理電路(5)包括D/A轉換晶片(20)、AGC電路(21)、信號放大和偏置電路(22) ;D/A轉換晶片(20)分別與ARM晶片
(I)和AGC電路(21)相連，發射接收系統電路(4)與AGC電路(21)相連，AGC電路(21)與信號放大和偏置電路(22)相連，信號放大和偏置電路(22)與A/D轉換晶片(6)相連。計量數據存儲和人機互動控制電路(8)包括微控制器晶片(25)、液晶顯示模塊(26)、鍵盤驅動晶片(27)、鐵電存儲器(28)、實時時鐘晶片(29);微控制器晶片(25)分別與雙口 RAM晶片(7)和液晶顯示模塊(26)相連，鍵盤驅動晶片(27)、鐵電存儲器(28)和實時時鐘晶片(29)均與微控制器晶片(25)相連。作為優選:ARM晶片(I)是LPC22XX系列晶片中的一種，FPGA晶片⑵是Cyclone系列晶片中I/O引腳數大於127的一種。在圖3中，兩聲路流量計中主要數字電路的連接關係為:ARM晶片⑴的片選使能輸出引腳CE1、寫使能輸出引腳WE、輸出使能輸出引腳0E、地址輸出引腳A[2:20]、數據輸入/輸出引腳D[0: 31]分別與FPGA晶片(2)定義的片選使能輸入引腳CEP、寫使能輸入引腳WEP、輸出使能輸入引腳0EP、地址輸入引腳A[0:18] p、數據輸入/輸出引腳D[0: 31] P相連，FPGA晶片⑵定義的片選使 能輸出引腳CEf、寫使能輸出引腳WEf、輸出使能輸出引腳OEf、地址輸出引腳A[0:17] F、數據輸入/輸出引腳D[0:15] F分別與RAM-A晶片(23)的引腳CE、引腳WE、引腳0E、引腳A[0:17]、引腳D[0:15]相連，FPGA晶片(2)定義的引腳CEF、引腳WEf、引腳OEf、引腳A[0:17] F、數據輸入/輸出引腳D [16:3仏分別與RAM-B晶片(24)的引腳CE、引腳WE、引腳0E、引腳A[0:17]、引腳D[0:15]相連，ARM晶片(I)用於設置工作聲路的I/O引腳CHO、CHU CH2、CH3分別與CPLD晶片(19)相連，FPGA晶片(2)定義的上下遊切換控制引腳SH和發射控制信號引腳UP+、UP-、DN+、DN-分別與CPLD晶片(19)相連，A/D轉換晶片(6)的轉換時鐘輸入引腳CLK、數據引腳D[0:11]分別與FPGA晶片(2)定義的ADC轉換時鐘輸出引腳ACLK、數據引腳D[0: 11]AD相連，ARM晶片⑴的片選使能輸出引腳CE3、引腳WE、引腳A[2:3]、引腳D[0: 7]分別與D/A轉換晶片(20)的引腳CE、引腳WE、引腳A[0:1]、引腳D[0: 7]相連，ARM晶片(I)的片選使能輸出引腳CEO、引腳WE、引腳0E、引腳A[0:10]、引腳D[0: 7]分別與雙口 RAM晶片(7)的引腳CE^引腳WEl、引腳OE^引腳A[0:10]p引腳D[0: 7L相連，微控制器晶片(25)的片選使能輸出引腳CEO、寫使能輸出引腳WE、輸出使能輸出引腳0E、地址輸出引腳A[0:10]、數據輸入/輸出引腳D[0:7]分別與雙口 RAM晶片(7)的引腳CEk、引腳WEk、引腳OEk、引腳A[0:10] κ、引腳D[0: 7]κ相連。在圖4中，Ampl為可控增益選頻放大器，型號為MC1350，Amp2為運算放大器，Tl為中頻變壓器，Ampl的電源和地引腳分別接+12V和地，接收放大電路(18)的兩輸出端分別經電容Cl和C2與Ampl的同相和反相輸入端相連，Ampl的同相和反相輸出端分別與電容C4的兩腳相連，電容C4的兩腳分別與Tl的原邊繞組兩端子相連，電容C4的兩腳還分別經電容C5和C6與信號放大和偏置電路(22)的兩輸入端相連，Tl的原邊繞組的中間抽頭接+12V。Amp2的正、負電源引腳分別接+12V、地，Amp2的同相輸入端與D/A轉換晶片(20)的模擬信號輸出引腳相連，Amp2的反相輸入端與電阻R2以及R3相連，電阻R3的另一腳接地，電阻R2的另一腳與Amp2的輸出端以及電阻Rl相連，電阻Rl的另一腳與Ampl的AGC控制電壓輸入引腳以及電容C3相連，電容C3的另一腳接地。本實用新型的使用方法及工作過程如下:ARM晶片(I)通過I/O輸出引腳CH0、CH1、CH2、CH3設置要採集數據的聲路，清零FPGA晶片(2)內部RAM的順流數據存儲區和逆流數據存儲區。FPGA晶片(2)使引腳SH輸出高電平選擇該聲路上遊超聲波換能器發射超聲波、下遊超聲波換能器接收超聲波，通過引腳UP+、UP-、DN+、DN-產生發射控制信號並計時，根據這些信號CPLD晶片(19)控制模擬開關電路(17)連接該聲路下遊超聲波換能器對應的高壓保護電路至接收放大電路(18)，CPLD晶片(19)還為該聲路上遊超聲波換能器的發射電路生成發射控制脈衝，當FPGA晶片
(2)計時達到預設值時控制A/D轉換晶片(6)對經過信號調理電路(5)後的信號進行採樣，讀入採樣數據並和順流數據存儲區的數據相加再把累加和存入此存儲區，延遲一段時間，FPGA晶片(2)使引腳SH輸出低電平選擇該聲路下遊超聲波換能器發射超聲波、上遊超聲波換能器接收超聲波，產生發射控制信號，計時完成後控制A/D轉換晶片(6)採集數據並和逆流數據存儲區的數據相加再把累加和存入此存儲區。重複上述過程N次，分別得到N次順流、逆流數據的累加和，ARM晶片(I)結合FPGA晶片(2)利用這些數據做計算。FPGA晶片
(2)可完成點數可調的浮點FFT、IFFT和複數數組乘法功能，在做相應運算前ARM晶片(I)把數據存入32位RAM (3)，接下來FPGA晶片⑵掌握32位RAM (3)的控制權並進行運算，完成後ARM晶片⑴重新控制32位RAM(3)。ARM晶片⑴以FPGA晶片⑵完成的這些算法為基礎實現綜合算法求出傳播時間和時差，進一步求出該聲路的線流速。ARM晶片(I)通過I/O輸出引腳CHO、CHU CH2、CH3選擇下一聲路，按上述方法可求得下一聲路的線流速，各聲路的線流速都求出後分別乘以權係數再相加可得到流速，進而可求得流量。ARM晶片
(I)周期性的通過D/A轉換晶片(20)調整AGC電路(21)的放大倍數以穩定被採樣的信號的幅值。ARM晶片(I)利用雙口 RAM晶片(7)與微控制器晶片(25)交換數據，微控制器晶片(25)結合鐵電存儲器(28)、實時時鐘晶片(29)、鍵盤驅動晶片(27)、液晶顯示模塊(26)實現數據存儲查詢以及人機互動等功能。以上公開的僅為本實用新型的具體實施例，但本實用新型並非局限於此，任何本領域的技術人員能思之的變化，都應落在本實用新型的保護範圍之內。
權利要求1.一種時差法超聲波流量計，其特徵在於，這種流量計包括ARM晶片、FPGA晶片、32位RAM、發射接收系統電路、分別位於聲路的流路上遊側和流路下遊側的超聲波換能器、信號調理電路、A/D轉換晶片和雙口 RAM晶片； 其中:ARM晶片分別與FPGA晶片和雙口 RAM晶片相連，FPGA晶片還分別與32位RAM和A/D轉換晶片相連，ARM晶片和FPGA晶片分別與發射接收系統電路相連，發射接收系統電路分別與各超聲波換能器相連，發射接收系統電路還與信號調理電路相連，信號調理電路還分別與A/D轉換晶片和ARM晶片相連。
2.根據權利要求1所述的時差法超聲波流量計，其特徵在於，所述的32位RAM由I片32位的RAM晶片構成或用2 10片RAM晶片擴展構成。
3.根據權利要求1所述的時差法超聲波流量計，其特徵在於，還包括與雙口RAM晶片相連的計量數據存儲和人機互動控制電路；該計量數據存儲和人機互動控制電路包括微控制器晶片、液晶顯不|旲塊、鍵盤驅動晶片、鐵電存儲器和實時時鐘晶片； 其中:微控制器晶片分別與雙口 RAM晶片和液晶顯示模塊相連，鍵盤驅動晶片、鐵電存儲器和實時時鐘晶片均與微控制器晶片相連。
4.根據權利要求1所述的時差法超聲波流量計，其特徵在於，所述的發射接收系統電路包括CPLD晶片、分別與各超聲波換能器相連的各發射電路、分別與各超聲波換能器相連的各高壓保護電路、模擬開關電路和接收放大電路； 其中:CPLD晶片分別與ARM晶片、FPGA晶片和模擬開關電路相連，CPLD晶片還分別與各發射電路相連，各高壓保護電路分別與模擬開關電路相連，模擬開關電路與接收放大電路相連，接收放大電路與信號調理電路相連。
5.根據權利要求1所述的時差法超聲波流量計，其特徵在於，所述的信號調理電路包括D/A轉換晶片、AGC電路、信號放大和偏置電路；其中:D/A轉換晶片分別與ARM晶片和AGC電路相連，發射接收系統電路與AGC電路相連，AGC電路與信號放大和偏置電路相連，信號放大和偏置電路與A/D轉換晶片相連。
6.根據權利要求1-5中任一項所述的時差法超聲波流量計，其特徵在於，這種流量計的聲路數範圍為1-10。
專利摘要一種時差法超聲波流量計，包括ARM晶片、FPGA晶片、RAM、發射接收系統電路、分別位於聲路的流路上遊側和流路下遊側的超聲波換能器、信號調理電路、A/D轉換晶片和雙口RAM晶片；ARM晶片分別與FPGA晶片和雙口RAM晶片相連，FPGA晶片分別與32位RAM和A/D轉換晶片相連，ARM晶片和FPGA晶片分別與發射接收系統電路相連，發射接收系統電路與各超聲波換能器相連，發射接收系統電路與信號調理電路相連，信號調理電路分別與A/D轉換晶片和ARM晶片相連。這種流量計利用ARM晶片和FPGA晶片實現了高效的數據採集控制和先進的流量算法，接收信號被利用到的信息量大，計量精度高，抗幹擾能力強，實時性好。
文檔編號G01F1/66GK203053499SQ201320064490
公開日2013年7月10日 申請日期2013年2月5日 優先權日2013年2月5日
發明者劉健, 李思穎 申請人:劉健