只讀存儲器單元陣列的製作方法

2023-07-28 02:38:31 3

專利名稱：只讀存儲器單元陣列的製作方法
技術領域：
本發明涉及一種只讀存儲器單元陣列，尤其涉及使用鰭式場效應電晶體(FinFET) 構成的只讀存儲器單元陣列。
背景技術：
程序化只讀存儲器(ROM)陣列晶片中，應用(或移除)被選取的存儲單元裡特定部分的接觸墊、介質孔、有源區以及/或金屬，以設定每個只讀存儲器(ROM)中的單元(簡稱只讀存儲器單元)開啟(on)或截止(off)的狀態。每一隻讀存儲器單元可存儲一二進位位元的數據，即根據只讀存儲器單元的位元線至較低電源供應線(Vss)間的路徑為電性連接或是電性短路來存儲邏輯狀態的「0」或「 1 」。設計者應用一簡單的結構，例如一單端電路(反相器)檢測只讀存儲器單元裡的數據狀態。如果在一個讀取周期內，只讀存儲器單元的位元線有一可識別的壓降(例如一個較初始狀態低的電壓)，即代表一邏輯狀態「1」。當只讀存儲器單元的位元線保持在與初始狀態差不多的較高電壓，即代表一邏輯狀態「0」。設計者可切換「0」以及「1」的定義。無論如何，驅動電流、漏電流、穩定性以及存儲單元的位元線的總容值，決定了高低電壓之間的壓差。如何改善上述影響壓差的因素為關係未來尺寸的挑戰。對於元件的驅動電流、漏電流以及穩定度的改善，一鰭式場效應電晶體(FinFET) 應用於只讀存儲器單元的元件中最佳的選擇。這是因為鰭式場效應電晶體(FinFET)外加的側壁元件寬度(用以改善離子的表現)，以及對於臨界電壓漏電流和匹配表現兩者的較佳的短溝道控制。總而言之，當技術跨越到更高的封裝密度的新工藝時代，元件的效能以及可靠度為其中的關鍵。因此只讀存儲器單元需要一個新的結構與方法，用以滿足和改善在高階單元應用中的問題和多個鰭式單元的尺寸。

發明內容
為了解決現有技術的問題，本發明提供一種只讀存儲器單元陣列，包括多個鰭式有源區、多個柵極以及多個只讀存儲器單元。鰭式有源區形成於半導體基板上，沿著第一方向延伸。柵極形成於鰭式有源區，沿著第二方向延伸，第二方向垂直於第一方向。只讀存儲器單元由鰭式有源區以及柵極形成，並且編碼只讀存儲器單元，使得只讀存儲器單元的第一子集中每一個具有源極電性連接至較低電源供應線以及只讀存儲器單元第二子集中每一個具有電性絕緣的源極。第一子集的每一隻讀存儲器單元，包括漏極接觸墊具有第一接觸墊區域，以及源極接觸墊具有第二接觸墊區域，第二接觸墊區域至少大於第一接觸墊區域百分之三十。本發明另提供一種只讀存儲器單元陣列，包括多個鰭式有源區、多個柵極以及多個只讀存儲器單元。鰭式有源區，形成於一半導體基板上並且位於一第一方向。柵極，形成於鰭式有源區並且位於一第二方向，第二方向垂直於第一方向。只讀存儲器單元，用以存儲數據，由鰭式有源區以及柵極形成，編碼多個只讀存儲器單元，使得只讀存儲器單元的一第一子集中的每一個具有一源極電性連接至一較低電源供應線以及只讀存儲器單元的一第二子集中的每一個具有電性絕緣的一源極，每一隻讀存儲器單元包括至少兩個鰭式場效應電晶體，分別形成於鰭式有源區以及分別位於鰭式有源區與柵極的交會點，其中每一隻讀存儲器單元包括一第一間距位於兩個相鄰的只讀存儲器單元內的鰭式有源區之間，以及一第二間距位於兩個相鄰的只讀存儲器單元間的鰭式有源區之間，第一及第二間距之間具有一間距比例，間距比例大於1. 5。每一鰭式場效應電晶體包括一柵極電性連接至一字元線， 以及一源極電性連接至一位元線。本發明另提供一種只讀存儲器單元陣列，包括多個鰭式有源區、多個柵極、多個只讀存儲器單元以及至少兩個鰭式場效應電晶體。鰭式有源區，形成於一半導體基板上並且位於一第一方向。柵極，形成於鰭式有源區並且位於一第二方向，第二方向垂直於第一方向。只讀存儲器單元，用以存儲數據，由鰭式有源區以及柵極形成，編碼多個只讀存儲器單元，使得只讀存儲器單元的一第一子集中的每一個具有一源極電性連接至一較低電源供應線以及只讀存儲器單元的一第二子集中的每一個具有電性絕緣的一源極。每一隻讀存儲器單元包括一第一間距位於兩個相鄰的只讀存儲器單元內的鰭式有源區之間，以及一第二間距位於兩個相鄰的只讀存儲器單元間的鰭式有源區之間，第一及第二間距之間具有一間距比例，其間距比例大於1.5。鰭式場效應電晶體，分別形成於鰭式有源區以及分別位於鰭式有源區與柵極的交會點，其中至少兩個鰭式場效應電晶體的兩個漏極藉由形成於矽外延上的一矽化物結構而彼此電性連接。本發明可降低接觸墊阻抗以及改善良率。


本發明能夠以實施例伴隨所附附圖而被理解，所附附圖也為實施例的一部分。公知本領域普通技術人員應能知悉本發明專利保護範圍應被寬廣地認定以涵括本發明的實施例及其變型，其中圖1為本發明實施例的一種只讀存儲器單元陣列的圖示。圖2為本發明實施例的一種只讀存儲器單元的圖示。圖3、圖4為本發明實施例的一種兩個只讀存儲器單元的圖示。圖5-圖8為本發明實施例的一種只讀存儲器單元陣列的俯視圖。圖9為本發明實施例的一種兩個只讀存儲器單元陣列的俯視圖。圖10為本發明實施例的一種兩個只讀存儲器單元陣列的部分圖示。其中，附圖標記說明如下50、70、80、100、120 只讀存儲器單元陣列52、72、74 只讀存儲器單元54J4a-d、86 較低電源供應線56、56a_d 字元線58、58a_d 位元線60 單元範圍62 第一接觸墊
64 第二接觸墊75a-d,84a-b 鰭式場效應電晶體76、116 介質孔82、巧4 絕緣結構N、N+l、N+2、N+3 行Χ、Χ+1、Χ+2、Χ+3 列102、122、156、158、159 鰭式有源區104 柵極106 虛擬柵極Sl 第一間距S2 第二間距108 漏極接觸墊110 源極接觸墊112、lUa-d、113、118a-g 金屬線124 絕緣柵極150 半導體結構152 半導體基板160 柵極介電層162 柵極電極164 第一區域166 第二區域X 第二方向Y 第一方向
具體實施例方式以下將詳細討論本發明各種實施例的製造及使用方法。然而值得注意的是，本發明所提供的許多可行的發明概念可實施在各種特定範圍中。這些特定實施例僅用於舉例說明本發明的製造及使用方法，但非用於限定本發明的範圍。對於高速應用，本發明使用多鰭改善只讀存儲器ROM單元的電流以及元件匹配性。本發明揭示一多種間距的鰭式(multiple-space fin)結構用以縮小單元面積。前述多種間距的鰭式結構在單元內具有一較小的鰭間距，而在相鄰單元間具有一較大的鰭間距。 較小的鰭式間距應用一矽化物層的矽外延達成單元內源極間或漏極間的連接關係。為了降低位元線的容值，本發明使用源極端與不對稱接觸墊(或是介質孔)結構編碼，用以降低編碼端的容值、接觸墊阻值以及增加編碼端的穩定性。溝道元件的漏極端使用一正方形(或正圓形)單端接觸墊當作位元線至溝道元件的連接路徑。但溝道元件的源極端使用較長的接觸墊形狀，用以降低接觸墊阻抗以及改善良率。如圖1所示的一隻讀存儲器單元陣列50，包括多個只讀存儲器單元52用以組成一 2維陣列。在一實施例中，只讀存儲器單元陣列50包括四列(Χ、Χ+1、Χ+2和X+3)以及四行 (Ν、Ν+1、Ν+2和N+3)。只讀存儲器單元52由多個鰭式場效應電晶體(FinFETs)構成。在本發明揭示的一實施例中，只讀存儲器單元52為多個掩模式只讀存儲器單元。在另一實施例中，一個只讀存儲器單元包括多於一個的電晶體。在一實施例中，每一鰭式場效應電晶體為一溝道元件。公知的只讀存儲器技術中，每一隻讀存儲器單元只有一個電晶體。在另一實施例中，只讀存儲器單元52利用多個N型金屬氧化物半導體電晶體以獲得高載流子移動率的元件效能。只讀存儲器單元陣列50包括多種互連結構，用以構成有用的多個只讀存儲器單元，以便進行數據存儲與提取。各種的互連結構包括垂直互連的接觸墊和介質孔，以及水平互連的金屬線。在一實施例中，只讀存儲器單元陣列50包括多個較低電源供應線(Vss)M 用以連接只讀存儲器單元52中電晶體的源極，較低電源供應線M作為只讀存儲器單元的供應電壓(例如接地)。只讀存儲器單元陣列50也包括多個字元線56a、56b、56c以及56d 用以連接只讀存儲器單元52中電晶體的柵極，例如字元線56a、56b、56c以及56d分別連接至N、N+UN+2和N+3行的只讀存儲器單元。只讀存儲器單元陣列50也包括多個位元線 58a.58b.58c以及58d用以連接只讀存儲器單元52中電晶體的漏極，例如位元線58a、58b、 58c以及58d分別連接至Χ、Χ+1、Χ+2和X+3列的只讀存儲器單元。多個只讀存儲器單元可根據不同的應用製作出不同的邏輯狀態「0」以及「1」。每一隻讀存儲器單元陣列50的只讀存儲器單元包括不對稱的接觸墊以及不同的間距，進一步的說明可參考圖2。圖2為本發明的只讀存儲器單元的一實施例，其中只讀存儲器單元52的單元範圍 (cell boundary) 60為虛線所示的範圍。只讀存儲器單元52包括平行設置的多個鰭式場效應電晶體。上述多個鰭式場效應電晶體由多個鰭式有源區所組成。如圖2所示，平行設置的鰭式場效應電晶體具有電性連接的多個源極、電性連接的多個漏極以及電性連接的多個柵極。本實施例中，只讀存儲器單元52包括兩個鰭式場效應電晶體，如兩個N型鰭式場效應電晶體(nFinFETs)。具體而言，只讀存儲器單元52中鰭式場效應電晶體的兩個源極彼此電性連接，且耦接至較低電源供應線54。只讀存儲器單元52中鰭式場效應電晶體的兩個漏極彼此電性連接，且耦接至位元線58。只讀存儲器單元52還包括一第一接觸墊62用以將只讀存儲器單元52中鰭式場效應電晶體的漏極耦接至位元線58，以及一第二接觸墊64用以將只讀存儲器單元52中鰭式場效應電晶體的源極耦接至較低電源供應線M。第一以及第二接觸墊為導電結構設計， 用以連接摻雜結構(或柵極)至多個金屬線。第一接觸墊62以及第二接觸墊64設計為不同尺寸。俯視第一接觸墊62以及第二接觸墊64，第一接觸墊62具有一第一接觸墊區域Al， 而第二接觸墊64具有一第二接觸墊區域A2，並且第二接觸墊區域A2的面積大於第一接觸墊區域Al。在一實施例中，第二接觸墊區域A2至少大於第一接觸墊區域Al百分之三十。 在此實施例中，第二接觸墊面積與第一接觸墊面積的接觸墊比例即A2/A1大於1. 3。俯視第一接觸墊62以及第二接觸墊64，定義兩個相互垂直的第一方向Y以及第二方向X。第一接觸墊62包括沿著第二方向X的第一尺寸以及沿著第一方向Y的第二尺寸，第一尺寸以及第二尺寸大致相同。舉例而言，俯視第一接觸墊62以及第二接觸墊64，第一接觸墊62包括沿著第二方向X的第三尺寸以及沿著第一方向Y的第四尺寸，第三尺寸以及第四尺寸不同。特別是第三尺寸(較長尺寸)大體上大於第四尺寸(較短尺寸)。在一實施例中，第三尺寸至少大於第四尺寸百分之三十。換句話說，第二接觸墊64的較長尺寸以及較短尺寸之間的比例大於1. 3。例如俯視而言，第二接觸墊64所具有的幾何形狀為一矩形或一橢圓形。鰭式場效應電晶體的源極使用一長形接觸墊形狀降低接觸墊的阻抗以及改善良率。在另一實施例中，第二接觸墊64的較長尺寸以及較短尺寸之間的尺寸比例大於 1.5。接著，在另一實施例中，第二接觸墊64的較長尺寸以及較短尺寸之間的尺寸比例大於 2。圖3為本發明的只讀存儲器單元陣列的另一實施例。如圖所示，只讀存儲器單元陣列70具有兩個只讀存儲器單元，分別為只讀存儲器單元72以及只讀存儲器單元74。只讀存儲器單元72以及只讀存儲器單元74的單元範圍60為虛線所示。在本發明的實施例中，不同的只讀存儲器單元被設計以及被編碼為不同的邏輯狀態。在一實施例中，只讀存儲器單元72用以設計為一邏輯狀態「1」而只讀存儲器單元 74用以設計為一邏輯狀態「0」。只讀存儲器單元72包括平行設置的多個鰭式場效應電晶體。在一實施例中，只讀存儲器單元72包括兩個鰭式場效應電晶體，分別為鰭式場效應電晶體75a以及鰭式場效應電晶體75b。鰭式場效應電晶體75a以及鰭式場效應電晶體75b 分別包括一源極、一漏極以及一柵極。進一步而言，只讀存儲器單元72中，鰭式場效應電晶體7 以及鰭式場效應電晶體7 的源極均電性耦接至較低電源供應線54。鰭式場效應電晶體75a以及鰭式場效應電晶體75b的漏極均電性耦接至位元線58。只讀存儲器單元72包括一第一接觸墊62耦接鰭式場效應電晶體75a以及鰭式場效應電晶體75b的漏極至位元線58，以及一第二接觸墊64耦接鰭式場效應電晶體75a以及鰭式場效應電晶體7 的源極至較低電源供應線M。第一接觸墊62以及第二接觸墊64 設計為不同的幾何形狀。俯視第一接觸墊62以及第二接觸墊64，定義兩個相互垂直的第一方向Y以及第二方向X。鰭式有源區以沿著第一方向Y為方向。第一接觸墊62包括沿著第二方向X的第一尺寸以及沿著第一方向Y的第二尺寸，第一尺寸以及第二尺寸大致相同， 舉例而言，第一接觸墊62所具有的幾何形狀為一正方形或一正圓形。第二接觸墊64包括沿著第二方向X的第三尺寸以及沿著第一方向Y的第四尺寸，第三尺寸以及第四尺寸不同。 特別是第三尺寸大體上大於第四尺寸。在一實施例中，第三尺寸至少大於第四尺寸百分之三十。舉例而言，在俯視圖中，第二接觸墊64所具有的幾何形狀為一矩形或一橢圓形。只讀存儲器單元74包括平行設置的多個鰭式場效應電晶體。在一實施例中，只讀存儲器單元74包括兩個鰭式場效應電晶體，分別為鰭式場效應電晶體75c以及鰭式場效應電晶體75d。鰭式場效應電晶體75c以及鰭式場效應電晶體75d分別包括一源極、一漏極以及一柵極。進一步而言，只讀存儲器單元72中，鰭式場效應電晶體75c以及鰭式場效應電晶體75d的源極彼此電性絕緣，並且與較低電源供應線M斷路。鰭式場效應電晶體75c 以及鰭式場效應電晶體75d的柵極均電性耦接至字元線56。鰭式場效應電晶體75c以及鰭式場效應電晶體75d的漏極均電性耦接至位元線58。在上述的狀態下，只讀存儲器單元 72被編碼為邏輯狀態「1」，而只讀存儲器單元74被編碼為邏輯狀態「0」。由上述可知只讀存儲器單元74源極不具有接觸墊，即無耦接至電源。只讀存儲器單元陣列70還包括多個介質孔76用以耦接至位元線58以及多個漏極。介質孔76是垂直導電結構用以耦接不同的金屬層。在此例中，較低電源供應線M以及字元線56形成於一第一金屬層中，並且以一方向(例如第二方向X)為延伸方向，以及位元線58形成於一第二金屬層中並且以另一方向(例如第一方向Y)為延伸方向。在一實施例中，第二金屬層在第一金屬層上方。因此，鰭式場效應電晶體75a、75b、75c以及75d的漏極可經由介質孔76耦接至位元線58。鰭式場效應電晶體75a、75b、75c以及75d的漏極形成於不同的鰭式有源區上。在一實施例中，多個鰭式有源區以第一方向Y為延伸方向。鰭式場效應電晶體75a以及75b 形成於只讀存儲器單元72中平行設置的兩個鰭式有源區上。鰭式場效應電晶體75c以及 75d形成於只讀存儲器單元74中平行設置的兩個鰭式有源區上。鰭式場效應電晶體7 及 75b所相關的兩個鰭式有源區與鰭式場效應電晶體75c及75d所相關的兩個鰭式有源區是相分離的。圖4為本發明的只讀存儲器單元陣列的另一實施例。如圖所示，只讀存儲器單元陣列80具有兩個只讀存儲器單元，分別為只讀存儲器單元72以及只讀存儲器單元74。只讀存儲器單元陣列80相似於圖3的只讀存儲器單元陣列70。舉例而言，不同的只讀存儲器單元被設計以及被編碼為不同的邏輯狀態。在此實施例中，相似於只讀存儲器單元陣列70， 只讀存儲器單元72被編碼為邏輯狀態「1」，而只讀存儲器單元74被編碼為邏輯狀態「0」。 只讀存儲器單元72以及只讀存儲器單元74的說明可參考上述圖3的敘述。只讀存儲器單元陣列80不同於只讀存儲器單元陣列70之處如下所述。舉例而言，只讀存儲器單元陣列80包括一絕緣結構82以及其它特色結構，如下所述。絕緣結構82 包括一個或多個鰭式場效應電晶體介於包括鰭式場效應電晶體7 以及7 的只讀存儲器單元72和包括鰭式場效應電晶體75c以及75d的只讀存儲器單元74之間，用以隔絕只讀存儲器單元72以及74。在一實施例中，絕緣結構82包括兩個鰭式場效應電晶體84a以及 84b。鰭式場效應電晶體84a以及鰭式場效應電晶體84b分別包括一源極、一漏極以及一柵極。鰭式場效應電晶體84a以及鰭式場效應電晶體84b的柵極均電性耦接至接地。舉例而言，鰭式場效應電晶體84a以及鰭式場效應電晶體84b的柵極均電性耦接至較低電源供應線86。只讀存儲器單元陣列80包括一個或多個長型鰭式有源區自第一隻讀存儲器單元 72沿著第一方向Y延伸至第二隻讀存儲器單元74。在一實施例中，只讀存儲器單元陣列80 包括第一長型鰭式有源區以及第二長型鰭式有源區(無圖示)。鰭式場效應電晶體75a、鰭式場效應電晶體75c以及鰭式場效應電晶體8 形成於第一長型鰭式有源區。鰭式場效應電晶體8 將鰭式場效應電晶體75a以及鰭式場效應電晶體75c彼此隔絕。鰭式場效應電晶體75b、鰭式場效應電晶體75d以及鰭式場效應電晶體84b形成於第二長型鰭式有源區。 鰭式場效應電晶體84b將鰭式場效應電晶體75b以及鰭式場效應電晶體75d彼此隔絕。圖5-圖8為本發明中只讀存儲器單元陣列在不同狀態下的俯視圖。在一實施例中，只讀存儲器單元陣列100是只讀存儲器單元陣列50的俯視圖。只讀存儲器單元陣列 100包括多個只讀存儲器單元，用以當作一數據存儲以及提取的陣列。在一實施例中，只讀存儲器單元陣列100中由四行四列總共16個的多個只讀存儲器單元構成。其中四行分別為「Ν」、「Ν+1」、「Ν+2」 以及「Ν+3」，四列分別為「Χ」、「Χ+1」、「Χ+2」 以及「Χ+3」。「N」 以及「X」 可為適當的整數。因此，只讀存儲器單元陣列100可為另一隻讀存儲器單元陣列的一子集。 舉例而言，一隻讀存儲器單元52具有一單元範圍60。每一隻讀存儲器單元包括多個鰭式場效應電晶體，例如多個N型鰭式場效應電晶體。在此實施例中，每一隻讀存儲器單元包括兩個鰭式場效應電晶體。只讀存儲器單元陣列100包括多個鰭式有源區102。每一隻讀存儲器單元包括兩個或多個鰭式有源區，全部或部分位於只讀存儲器單元中，用以形成兩個或多個鰭式場效應電晶體。鰭式有源區全部或部分位於一隻讀存儲器單元可視為單元內鰭式有源區。相對地，位於不同的只讀存儲器單元的兩個相鄰鰭式有源區可視為單元間鰭式有源區。在一實施例中，單元內鰭式有源區沿著平行方向構成。在本發明的實施例中，單元內鰭式有源區可跨越一隻讀存儲器單元或者延伸至相鄰的只讀存儲器單元。在此實施例中，每一隻讀存儲器單元(例如只讀存儲器單元5 包括兩個鰭式有源區102，用以形成兩個鰭式場效應電晶體於每一隻讀存儲器單元中。兩個單元內鰭式有源區穿越兩個相鄰的只讀存儲器單元沿著第一方向Y延伸，如圖5所示。兩個不同的間距沿著第一方向Y構成鰭式有源區102，上述間距可視為兩個相鄰鰭式有源區的一距離，且沿著一與鰭式有源區延伸方向垂直的方向延伸。在此例中，上述間距是兩個相鄰鰭式有源區之間在第二方向X上的距離。單元內鰭式有源區包括一第一間距Si，單元間鰭式有源區包括一第二間距S2。第二間距S2實際上大於第一間距Si。在一實施例中，第二間距S2與第一間距Sl的間距比例大於1.5。只讀存儲器陣列100包括多個柵極104形成於多個鰭式有源區102上，用以構成多個只讀存儲器單元。只讀存儲器陣列100的多個柵極104在與鰭式有源區102垂直的方向上平行延伸。在此實施例中，只讀存儲器單元陣列100的多個柵極104平行延伸於第二方向X上。每一柵極可延伸至多個只讀存儲器單元上。舉例而言，每一柵極104延伸穿過四列只讀存儲器單元。在一實施例中，只讀存儲器單元陣列100還包括虛擬柵極106位於絕緣結構上，用以統一模式、加速製造以及/或改善元件性能。虛擬柵極106沿著具有功能的柵極104相同的方向延伸。具有功能的柵極104以及虛擬柵極106各包括一柵極介電層以及位於柵極介電層中的一柵極電極。在一實施例中，柵極介電層包括氧化矽，而柵極電極包括多晶矽摻雜。在另一實施例中，柵極介電層包括一高介電係數材料層的金屬層(稱之為高介電係數金屬層)，而柵極電極包括一金屬。柵極介電層還可包括一介面層，例如氧化矽層。柵極電極還可包括一金屬或金屬合金層對於各鰭式場效應電晶體(例如N型鰭式場效應電晶體)具有適當的功能，使得鰭式場效應電晶體具有一最小臨界電壓且改善元件性能。具有高介電係數金屬層與金屬層的柵極可經由一柵極取代工藝所形成。如圖6所示，只讀存儲器單元陣列100還包括多種接觸墊形成於多種只讀存儲器結構上。在一實施例中，只讀存儲器單元陣列100包括多個漏極接觸墊108落於漏極上，以及多個源極接觸墊110落於源極上。漏極接觸墊108以及源極接觸墊110為不同尺寸以及 /或形狀。漏極接觸墊108具有一第一接觸墊區域Al，源極接觸墊110具有一第二接觸墊區域A2，且第二接觸墊區域A2大於第一接觸墊區域Al。在一實施例中，第二接觸墊區域A2 至少大於第一接觸墊區域Al百分之三十。如上述實施例，第二接觸墊區域A2與第一接觸墊區域Al的接觸墊比例(即A2/A1)大於1. 3。漏極接觸墊108相似於圖2的第一接觸墊62，而源極接觸墊110相似於圖2的第二接觸墊64。俯視圖中，漏極接觸墊108包括一第一尺寸延伸於在柵極方向(第二方向X) 以及一第二尺寸延伸於鰭式有源區方向(第一方向Y)。第一以及第二尺寸實際上是相同的。換句話說，漏極接觸墊108具有一對稱的幾何形狀在第一方向Y以及第二方向X上。 舉例而言，在俯視圖中的漏極接觸墊108包括一正方形的幾何形狀。在另一例中，俯視圖中的漏極接觸墊108也包括一正圓形的幾何形狀。在俯視圖中，源極接觸墊110包括一第三尺寸跨越在柵極方向(第二方向X)上，以及一第四尺寸跨越在鰭式有源區方向(第一方向 Y)上。第三以及第四尺寸的大小不同。進一步而言，第三尺寸實際上大於第四尺寸。換句話說，源極接觸墊110具有一非對稱的幾何形狀在第一方向Y以及第二方向X上。舉例來說，俯視圖中的源極接觸墊110為一矩形。在另一例中，俯視圖中的源極接觸墊110為一橢圓形。在一實施例中，第三尺寸以及第四尺寸的尺寸比例大於1.5。只讀存儲器單元由源極接觸墊編碼為邏輯狀態「1」，或不具有源極接觸墊則編碼為邏輯狀態「0」。因此，只讀存儲器單元陣列100中一隻讀存儲器單元的一子集根據編碼源極而包括編碼的多個源極接觸墊110。因此，接觸墊的形狀或接觸墊的掩模是根據特定只讀存儲器的源極編碼而特別設計的。例如圖6所示，藉由源極接觸墊110，X列N行的只讀存儲器單元被編碼為邏輯狀態「 1 」，並且藉由沒有接觸墊的源極，X列N+3行的只讀存儲器單元被編碼為邏輯狀態「0」。因此，只讀存儲器單元陣列100的編碼藉由一接觸層定義多個源極接觸墊110，使得對應的只讀存儲器單元被編碼為邏輯狀態「1」以及其餘的只讀存儲器單元則被編碼為邏輯狀態「0」。此外，接觸墊光掩模根據特定只讀存儲器的源極編碼而特別設計的。其餘的光掩模形狀為一般的設計。此外，一隻讀存儲器單元中鰭式場效應電晶體的源極彼此電性連接，以及一隻讀存儲器單元中鰭式場效應電晶體的漏極也彼此電性連接。在一實施例中，多個單元內接觸可藉由本身的矽化物結構實現。更進一步的實施例中，半導體基板包括矽晶，以及矽化物形成於源極(以及/或漏極)上用以降低接觸阻抗。若一矽外延形成於源極(以及/或漏極) 上，當較短的第一間距Sl設置在兩個相鄰的鰭式有源區之間與一隻讀存儲器單元內，在只讀存儲器單元中的源極(以及/或漏極)將合併在一起。因此，一連續的矽化物結構形成於單元內的源極(以及/或漏極)上。在一實施例中，接觸墊結構由下述的程序形成，其程序包括沉積一外延層、蝕刻外延層用以形成接觸墊孔，以及用一金屬(例如鎢、鋁或銅)填入接觸墊孔。依舊參考圖6，只讀存儲器單元陣列100還包括多個金屬線形成於一第一金屬層中，並分別耦接至接觸墊。在此實施例中，只讀存儲器單元陣列100包括平行設置的多個金屬線llh、112b、112c以及112d，並且沿著一方向(例如平行於柵極的第二方向X)延伸。 更具體而言，金屬線11 至112d為較低電源供應線，且直接連接至源極接觸墊110。具有邏輯狀態「1」的只讀存儲器單元的源極經由對應的源極接觸墊110以及金屬線112電性耦接至較低電源供應線。只讀存儲器單元陣列100也包括金屬線113連接至漏極接觸墊108。 金屬線113可形成於第一金屬層內。在一實施例中，金屬層內的金屬線由一金屬鑲嵌工藝所製造，例如一單金屬鑲嵌工藝或一雙金屬鑲嵌工藝。當使用金屬鑲嵌工藝時，金屬線11 到112b以及113其材料為銅，或者金屬線11 到112b以及113其材料為鋁，例如藉由金屬沉澱以及金屬層圖案所形成的鋁銅合金。如圖7所示，只讀存儲器單元陣列100包括多個介質孔116，用以連接第一金屬層內的多個金屬線。介質孔116可藉由一金屬鑲嵌工藝形成。舉例而言，介質孔116藉由一單金屬鑲嵌工藝形成。在另一例中，介質孔116藉由一雙金屬鑲嵌工藝形成，其中同時形成介質孔以及覆蓋金屬線。每一介質孔116分別落於第一金屬層內的金屬線上。如圖8所示，只讀存儲器單元陣列100包括多個金屬線118a到118g，用以連接多個介質孔116金屬線118a到118g形成於一第二金屬層，第二金屬層位於第一金屬層之上，並且經由介質孔116耦接至第一金屬層。金屬線118a到118g可藉由相似於金屬線11 至112d的結構以及成分的一金屬鑲嵌工藝所形成。在一例子中，金屬線118a為一較低電源供應線，並且分別經由介質孔116耦接至金屬線11 至112d。在本實施例中，每一隻讀存儲器單元包括沿著正交方向延伸、形成在不同的金屬層內且彼此電性耦接的兩條低電源供應線。在另一實施例中，金屬線118b為一位元線，並且經由對應的介質孔116耦接至只讀存儲器單元的漏極、第一金屬層的金屬線Il3以及漏極接觸墊108。圖9為本發明中只讀存儲器單元陣列的另一實施例的俯視圖。只讀存儲器單元陣列120為本發明的只讀存儲器單元陣列50的俯視圖。只讀存儲器單元陣列120包括多個只讀存儲器單元用以構成陣列以及存儲和提取數據。在本實施例中，只讀存儲器單元陣列 120的只讀存儲器單元由四行四列總共16個的多個只讀存儲器單元構成。其中四行分別為 「Ν」、「Ν+1」、「Ν+2」 以及「Ν+3」，四列分別為「Χ」、「Χ+1」、「Χ+2」 以及「Χ+3」。「N」 以及「X」可為適當的整數。因此只讀存儲器單元陣列120可為另一隻讀存儲器單元陣列的一子集。舉例而言，一隻讀存儲器單元52具有一單元範圍60。每一隻讀存儲器單元包括多個鰭式場效應電晶體，例如多個N型鰭式場效應電晶體。只讀存儲器單元陣列120相似於圖8所示的只讀存儲器單元陣列100，除了以下的討論為只讀存儲器單元陣列120與只讀存儲器單元陣列100的不同處。只讀存儲器單元陣列120包括多個鰭式有源區122。每一隻讀存儲器單元包括兩個或多個鰭式有源區，全部或部分位於只讀存儲器單元，用以分別形成兩個或多個鰭式場效應電晶體於只讀存儲器單元中。鰭式有源區122穿過多個只讀存儲器單元沿著鰭式方向 (第一方向Y)延伸。在本實施例中，鰭式有源區122穿過四個只讀存儲器單元沿著第一方向Y延伸，因此可視為連續鰭式有源區(或是長形鰭式有源區)。對照圖8的鰭式有源區 102可是為短鰭式有源區(短形鰭式有源區)。單元內鰭式有源區122沿著一平行方向構成。在此實施例中，每一隻讀存儲器單元(例如只讀存儲器單元52)包括兩個鰭式有源區122，形成兩個鰭式場效應電晶體於每一隻讀存儲器單元中。鰭式有源區122沿著第一方向Y，並且具有兩個不同的間距。一間距可視為兩個相鄰鰭式有源區122的一距離，且沿著一第二方向X延伸。單元內鰭式有源區包括一第一間距Si，單元間鰭式有源區包括一第二間距S2。第二間距S2實際上大於第一間距Si。只讀存儲器單元陣列120包括多個柵極104，形成於多個鰭式有源區122上，用以構成多個只讀存儲器單元。只讀存儲器單元陣列120的多個柵極104在與鰭式有源區122 垂直的方向上平行延伸。在此實施例中，只讀存儲器單元陣列100的多個柵極104平行延伸於第二方向X上。每一柵極可延伸至多個只讀存儲器單元上。舉例而言，每一柵極104 穿過只讀存儲器單元的四列延伸。只讀存儲器單元陣列120還包括虛擬柵極106位於絕緣結構內，用以統一模式、加速製造以及/或改善元件性能。虛擬柵極106沿著具有功能的柵極104相同的方向延伸。只讀存儲器單元陣列120包括一個或多個絕緣柵極IM位於連續的鰭式有源區 122之上，作為絕緣之用。本實施例中，只讀存儲器單元陣列120包括一絕緣柵極IM沿著與鰭式有源區122垂直的方向延伸，並且絕緣柵極IM位於連續鰭式有源區122的上方，用以形成多個鰭式場效應電晶體(也可視為絕緣元件)，每一絕緣柵極1 與一連續鰭式有源區122相關。進一步的實施例中，絕緣柵極IM用以耦接至一接地電位，所以對應的鰭式場效應電晶體因電性絕緣而偏向截止狀態。因此，對應的鰭式場效應電晶體也可視為絕緣元件。每一具有功能的柵極104、虛擬柵極106以及絕緣柵極IM包括一柵極介電層以及位於柵極介電層上的一柵極電極。在一實施例中，柵極介電層包括氧化矽，而柵極電極包括多晶矽摻雜。在另一實施例中，柵極介電層為一高介電係數金屬層以及柵極電極為一金屬。 柵極介電層還可為一介面層，例如氧化矽層。柵極電極還可為一金屬或金屬合金層對於各鰭式場效應電晶體(例如N型鰭式場效應電晶體)具有適當的功能，使得鰭式場效應電晶體具有一最小臨界電壓且改善元件性能。柵極為一高介電係數金屬層以及一金屬層，經由柵極取代工藝形成。只讀存儲器單元陣列120包括多個漏極接觸墊108落於漏極上，以及源極接觸墊 110落於源極上。漏極接觸墊108相似於圖2的第一接觸墊62，以及源極接觸墊110相似於圖2的第二接觸墊64。漏極接觸墊108以及源極接觸墊110為不同的尺寸以及/或幾何形狀。漏極接觸墊具有一第一接觸墊區域Al，以及源極接觸墊110具有一第二接觸墊區域 A2，且第二接觸墊區域A2大於第一接觸墊區域Al。在一實施例中，第二接觸墊區域A2至少大於第一接觸墊區域Al百分之三十。如上述實施例，第二接觸墊區域A2與第一接觸墊區域Al的接觸墊比例(即A2/A1)大於1. 3。圖10為本發明中的一半導體結構的剖面圖，此半導體結構為只讀存儲器單元陣列的一部分。半導體結構150包括一半導體基板152。半導體基板152包括矽晶，或者包括鍺、矽化鍺或其他適當的半導體材料。半導體基板152包括多個絕緣結構154，例如淺凹溝絕緣(STI)，形成於基板上用以分隔各種元件。半導體基板152也包括多個摻雜區，例如N 阱區以及P阱區。半導體結構150包括多個鰭式有源區156、158以及159。鰭式有源區156、158以及159沿著平行方向延伸。上述鰭式有源區以及淺凹溝絕緣(STI)結構可依一工藝順序所形成，包括首先在半導體基板152上形成溝槽以及將介電材料填入部分溝槽，或者將介電材料填入全部溝槽。然後，進行一拋光工藝，例如化學機械拋光工藝(CMP)，用以移除多餘的介電材料以及磨平表面。其後用一選擇性蝕刻(例如氫氟酸溼蝕刻)移除部分形成的淺凹溝絕緣(STI)形成鰭式有源區。具體而言，工藝順序包括在半導體基板152上蝕刻溝槽以及將一個或多個介電材料填入溝槽中，上述介電材料例如氧化矽、氮化矽或其他化合物。已填入介電材料的溝槽可具有一多層結構，例如一熱氧化襯墊層和氮化矽均填入溝槽中。再進一步的本實施例中，淺凹溝絕緣(STI)結構由以下工藝順序所形成，例如長(形成)一墊氧化層、形成一低壓化學氣相沉積(LPCVD)氮化物層、利用光致抗蝕劑以及掩模形成淺凹溝絕緣(STI)形狀、在基板上蝕刻一溝槽、選擇性地長一熱氧化溝槽襯墊以改善溝槽介面、 將化學氣相沉積氧化物填入溝槽、用化學機械拋光工藝(CMP)反蝕刻，以及利用氮化物剝除技術去除淺凹溝絕緣(STI)結構。在一實施例中，半導體基板152也包括多個P阱區形成於多個鰭式有源區上。接著，進一步於鰭式有源區之上形成多個柵極。一柵極結構為一柵極介電層 160(例如氧化矽)以及一柵極電極162(例如多晶矽摻雜)位於柵極介電層160上。在另一實施例中，為了電路性能以及生產良率，柵極結構可以再加入其他適當的材料或者選擇加入其他適當的材料。舉例而言，柵極介電層160可為一高介電係數的介電金屬層。柵極電極可為了對應的鰭式場效應電晶體為具有適當功能的一金屬。由於一柵極堆疊包括高介電係數的介電材料以及金屬，柵極可藉由一後柵極工藝或者一高介電係數後柵極工藝(一完整後柵極工藝)所形成。在揭示的本實施例中，半導體基板152包括一第一隻讀存儲器單元的一第一區域 164(圖10中只顯示部分第一隻讀存儲器單元)、一第一間距以及第二隻讀存儲器單元的一第二區域166。特別式單元內鰭式有源區包括一第一間距Sl以及單元間鰭式有源區包括一第二間距S2。第二間距S2實際上大於第一間距Si。在另一實施例中，半導體基板152具有嵌入的一柵極介電層(無圖示)用以作絕緣之用，可視為半導體絕緣體(SOI)。上述半導體絕緣體結構藉由一適當的技術形成，例如氧注入隔離(SIMOX)或結合晶片至半導體材料內的介電層。舉例而言，介電層可為氧化矽。在另一實施例中，鰭式有源區包括外延結構形成在源極/漏極區域中。在一實施例中，外延結構包括一半導體材料，上述半導體材料與半導體基板相同，例如矽晶。在另一實施例中，外延結構形成在兩個相鄰單元內鰭式有源區並且由於側外延生長以及較短的第一間距Sl而合併。矽化物可形成於合併的外延結構上，用以電性連接兩個相鄰單元內鰭式有源區的源極(以及/或漏極)。在另一實施例中，為了應變作用外延結構可為不同的半導體材料。在各種實施例中揭示的只讀存儲器單元陣列滿足了多種先前技術提到的問題。例如採用不對稱接觸墊結構，降低編碼端的位元線容值以及接觸墊阻抗。特別地，溝道元件的漏極端為正方形或是正圓形的單一接觸墊，用以當作位元限制溝道元件的接觸路徑。溝道元件的源極端為長形的接觸墊形狀用以降低接觸墊阻抗以及改善良率。不對稱接觸墊結構提供增強的只讀存儲器單元速度以及縮小隻讀存儲器單元尺寸。在另一實施例中，在不同間距中使用多鰭式，用以降低只讀存儲器尺寸。值得注意的是，多個鰭式有源區包括一較小的第一間距Sl在相鄰的鰭式有源區的單元內之間，以及一較大的第二間距S2在相鄰的鰭式有源區的單元間之間。在另一實施例中，只讀存儲器電路還包括一帶狀只讀存儲器單元構成在兩個只讀存儲器單元陣列之間。帶狀只讀存儲器單元包括一第一金屬線耦接至一帶狀柵極以及一第二金屬線耦接至一帶狀阱形區。由此可知不同的實施例具有不同的優點， 但對於任何實施例均無特別的優點要求。
權利要求
1.一種只讀存儲器單元陣列，包括多個鰭式有源區，形成於一半導體基板上，並且沿著一第一方向延伸；多個柵極，形成於上述鰭式有源區，並且沿著一第二方向延伸，上述第二方向垂直於上述第一方向；以及多個只讀存儲器單元，由上述鰭式有源區以及上述柵極形成，編碼上述只讀存儲器單元，使得上述只讀存儲器單元的一第一子集中的每一個具有一源極電性連接至一較低電源供應線以及上述只讀存儲器單元的一第二子集中的每一個具有電性絕緣的一源極，其中上述第一子集的每一上述只讀存儲器單元，包括一漏極接觸墊具有一第一接觸墊區域以及一源極接觸墊具有一第二接觸墊區域，上述第二接觸墊區域至少大於上述第一接觸墊區域百分之三十。
2.如權利要求1所述的只讀存儲器單元陣列，其中上述源極接觸墊包括一第一尺寸位於上述第一方向以及一第二尺寸位於上述第二方向，上述第二尺寸至少大於上述第一尺寸百分之三十。
3.如權利要求1所述的只讀存儲器單元陣列，其中每一上述只讀存儲器單元包括多個鰭式場效應電晶體。
4.如權利要求1所述的只讀存儲器單元陣列，其中每一上述只讀存儲器單元包括一第一較低電源供應線以及一第二較低電源供應線，上述第一較低電源供應線與上述第二較低電源供應線位於互相垂直的方向、形成於不同的金屬層內並且彼此電性耦接。
5.一種只讀存儲器單元陣列，包括多個鰭式有源區，形成於一半導體基板上並且位於一第一方向；多個柵極，形成於上述鰭式有源區並且位於一第二方向，上述第二方向垂直於上述第一方向；以及多個只讀存儲器單元，用以存儲數據，由上述鰭式有源區以及上述柵極形成，編碼上述多個只讀存儲器單元，使得上述只讀存儲器單元的一第一子集中的每一個具有一源極電性連接至一較低電源供應線以及上述只讀存儲器單元的一第二子集中的每一個具有電性絕緣的一源極，每一上述只讀存儲器單元包括至少兩個鰭式場效應電晶體，分別形成於上述鰭式有源區以及分別位於上述鰭式有源區與上述柵極的交會點，其中每一上述只讀存儲器單元包括一第一間距位於兩個相鄰的上述只讀存儲器單元內的上述鰭式有源區之間，以及一第二間距位於兩個相鄰的上述只讀存儲器單元間的上述鰭式有源區之間，上述第一及第二間距之間具有一間距比例，上述間距比例大於1. 5 ；並且每一上述鰭式場效應電晶體包括一柵極電性連接至一字元線，以及一源極電性連接至一位元線。
6.如權利要求5所述的只讀存儲器單元陣列，其中上述第一子集的每一上述只讀存儲器單元包括一漏極接觸墊具有一第一接觸墊區域以及一源極接觸墊具有一第二接觸墊區域，上述第二接觸墊區域大於上述第一接觸墊區域，並且每一隻讀存儲器單元包括兩個漏極藉由一矽外延彼此電性連接，以及一矽化物結構形成於上述矽外延上。
7.一種只讀存儲器單元陣列，包括多個鰭式有源區，形成於一半導體基板上並且位於一第一方向；多個柵極，形成於上述鰭式有源區並且位於一第二方向，上述第二方向垂直於上述第一方向；以及多個只讀存儲器單元，用以存儲數據，由上述鰭式有源區以及上述柵極形成，編碼上述多個只讀存儲器單元，使得上述只讀存儲器單元的一第一子集中的每一個具有一源極電性連接至一較低電源供應線以及上述只讀存儲器單元的一第二子集中的每一個具有電性絕緣的一源極，以及每一上述只讀存儲器單元包括一第一間距位於兩個相鄰的上述只讀存儲器單元內的上述鰭式有源區之間，以及一第二間距位於兩個相鄰的上述只讀存儲器單元間的上述鰭式有源區之間，上述第一及第二間距之間具有一間距比例，上述間距比例大於1. 5 ；以及至少兩個鰭式場效應電晶體，分別形成於上述鰭式有源區以及分別位於上述鰭式有源區與上述柵極的交會點，其中上述至少兩個鰭式場效應電晶體的兩個漏極藉由形成於上述矽外延上的一矽化物結構而彼此電性連接。
8.如權利要求7所述的只讀存儲器單元陣列，其中每一上述只讀存儲器單元包括至少三個上述的鰭式場效應電晶體分別形成於至少三個上述鰭式有源區上，並且上述至少三個上述鰭式有源區中任何兩個相鄰的上述鰭式有源區相隔上述第一間距；以及上述只讀存儲器單元陣列由一接觸層所編碼，上述接觸層定義上述第一子集的上述只讀存儲器單元中的多個源極接觸墊。
9.如權利要求7所述的只讀存儲器單元陣列，還包括一絕緣柵極位於上述鰭式有源區上方以及電性連接至一較低電源供應線，藉此形成上述鰭式場效應電晶體絕緣的截止狀態。
10.如權利要求7所述的只讀存儲器單元陣列，還包括一帶狀只讀存儲器單元，上述帶狀只讀存儲器單元設置於上述只讀存儲器單元陣列以及另一隻讀存儲器單元陣列之間，其中上述帶狀只讀存儲器單元包括一第一金屬線耦接至一帶狀柵極，以及一第二金屬線耦接至一帶狀阱區。
全文摘要
一種只讀存儲器單元陣列，包括多個鰭式有源區、多個柵極以及多個只讀存儲器單元。鰭式有源區形成於半導體基板上，沿著第一方向延伸。柵極形成於鰭式有源區，沿著第二方向延伸，第二方向垂直於第一方向。只讀存儲器單元由鰭式有源區以及柵極形成，並且編碼只讀存儲器單元，使得只讀存儲器單元的第一子集中每一個具有源極電性連接至較低電源供應線以及只讀存儲器單元第二子集中每一個具有電性絕緣的源極。第一子集的每一隻讀存儲器單元，包括漏極接觸墊具有第一接觸墊區域，以及源極接觸墊具有第二接觸墊區域，第二接觸墊區域至少大於第一接觸墊區域百分之三十。本發明可降低接觸墊阻抗以及改善良率。
文檔編號G11C7/12GK102314931SQ20111002506
公開日2012年1月11日 申請日期2011年1月20日 優先權日2010年6月30日
發明者廖忠志 申請人:臺灣積體電路製造股份有限公司