被包含在半導體器件內部的積分電路的製作方法
2023-07-07 01:49:01
專利名稱：被包含在半導體器件內部的積分電路的製作方法
技術領域：
本發明涉及一種被包含在一個半導體器件內部的積分電路，特別是一種在積分時間內具有提高了的精度的積分電路。
被包括在半導體器件內部的積分電路例如可用作微機中的定時電路之一。參考
圖1，示出了一種現有技術的積分電路的方框圖。
所示的積分電路包括用於接收被測信號VIN的一個輸入端IN，一個連接端CPT用於外部連接一個積分電容(未示出)，用於產生一個預定恆定電壓VREF的穩壓電路41，電壓-電流轉換電路42，用於將恆壓電路41的電壓VREF轉變為電流IREF或I0，該電流被提供給與連接端CPT外部相連的電容(未示出)。為了檢測與連接端CPT相連的電容(未示出)中的積分電壓充電過程，所示的積分電路同樣包括一個輸入端和電容連接端CPT相連而另一輸入端和輸入端IN相連的電壓比較器43，該比較器比較輸入電壓並且當輸入電壓都相同時，反相到達的輸出端OUT的輸出電壓。更進一步，所示的積分電路包括一NPN電晶體NSW，電晶體的集電極與電容連接端CPT相連並且發射極接地，這樣的結構使電晶體處於飽和導通狀態或截止狀態，以響應電晶體基極提供的控制電壓VCTL，並且控制電路44和控制端CTL相連，用於根據一個外加在控制端CTL上的控制信號來給電晶體SW的基極提供控制電壓VCTL。
參考圖2，示出了圖1中所示現有技術積分電路的工作時序圖。如果控制電路44通過控制端CTL受外部控制，則在時間t=t0時，從控制電路44輸出的控制電壓信號VCTL將從邏輯低電平變為邏輯高電平。為了響應控制電壓信號的這種電平變化，電晶體NSW從飽和導通狀態變為截止狀態。結果是，從電壓-電流轉換電路42輸出的恆定電流的輸出電流I0開始通過連接端CPT提供給電容(未示出)，使電容開始充電。
電容的充電電壓Vc逐漸升高。結果是，在時間t=t1時，充電電壓Vc到達被測電壓值VIN，該電壓用於比較的目標值，電壓比較器43的輸出反相以便於輸出一個高電壓給輸出端OUT。另一方面，充電電壓Vc繼續升高不降低，並且如果充電電壓Vc到達電壓-電流轉換電路42的輸出電壓時，則充電電壓Vc繼續保持電壓-電流轉換電路42的輸出電壓。
這裡，假設從控制電壓信號VCTL從低電平變成高電平的那一刻(t0)到電壓比較器43的輸出從低電平到高電平的那一刻(t1)的時間長度為「T」，電容的容量為C，並且處於飽和導通狀態下電晶體NSW的集電極-發射極電壓為VCEsat，則T可以表示為T=C×(VIN-VCEsat)／I0(1)即，信號的電壓VIN被測值可作為時間T的長度。
然而，在上述現有技術的積分電路中，電晶體NSW的飽和電壓值包括積分時間的準確度。但是，不僅是電晶體NSW的飽和電壓受製造過程中各種擴散的影響，而且它還有溫度相關性。所以，為了提高積分電路的準確度，電晶體NSW的尺寸必須擴大。
然而，有不利之處，因為為了提高積分電路的準確度而加大電晶體的尺寸有悖於半導體器件的發展趨勢，半導體器件的趨勢是更進一步微型化，隨著半導體製造工藝的微加工的發展，集成密度進一步提高。
因此，本發明的一個目的是提供一種能克服上述的傳統積分電路中缺點的積分電路。
本發明的另一個目的是提供一種能夠在一個積分時間內準確度提高的積分電路，其被包括在一個半導體器件內部並且是那種能通過測量出擁有已知容量並且被恆定電流充電的電容的充電電壓來計算出積分時間的那種類型，並且用於控制電容充電過程的電晶體的尺寸不增加，這就是現有技術中所需的用來防止由於電晶體的不同的飽和電壓造成的影響和溫度偏差造成的影響。
上述和本發明的其它的目的是根據本發明的積分電路得以實現的，該積分電路包括用於接收被測信號的輸入端，輸出端，用來連接外部電容的連接端，用於產生第一恆定電壓的穩壓電路，電壓-電流的轉換電路，該電路用於將第一恆定電壓轉換為通過連接端提供給積分電容的恆定電流，電壓比較器，它的一個輸入端和連接端相連另一輸入端和輸入端相連，用來將積分電容的電壓和待測的信號電壓比較，並且當兩個電壓一致時，反相到達輸出端的輸出電壓，開關裝置，它的輸入端和穩壓電路相連，輸出端和連接端相連並且有一個充電裝置，開關裝置被通過控制端由外部提供的控制信號來控制，用這種方法可以使當開關裝置被控制信號接通時，充電裝置把和連接端相連的積分電容充電到一個預置的恆定電壓，並且當開關裝置被控制信號斷開時，開關裝置使充電裝置脫離連接端，以便於積分電容被第二恆定電壓以恆定電流進行充電。
特別地，當開關裝置被控制信號接通時，充電裝置象提供預置恆定電壓那樣給連接端提供從穩壓電路獲得並且比第一恆定電壓小的第二恆定電壓。
另外，從開關裝置被控制信號斷開的那一刻到電壓比較器反相它的輸出電壓那一刻的時間長度或為一個積分時間。
在一個具體的實施例中，開關裝置包括由一對第一和第二PNP電晶體構成的電流鏡電路，PNP電晶體的基極連在一起並且它們的發射極連接在一條高電壓饋送線上，第一PNP電晶體的基極和集電極和第一NPN電晶體的集電極連在一起，NPN電晶體的發射極通過第一電阻接到地線上，並且第三PNP電晶體和第一PNP電晶體並聯在一起並且基極和控制端相連。充電裝置包括一個反饋運算放大器，它的電源輸入端和接地端分別和第二PNP電晶體的集電極和地線相連，它的非反相輸入端接收第二恆定電壓，該電壓是將從恆壓電路產生的第一恆定電壓分壓而獲得的，反饋運算放大器它的倒置輸入端和的輸出端相連，該輸出端和連接端、電壓-電流轉換電路的電流輸出端以及電壓比較器的輸入端相連。
變成積分電容的起始充電電壓的預置恆定電壓是由負反饋運算放大器的輸出端所獲得的。
本發明的以上和其它目的、特徵和有益效果將從隨後結合附圖對最佳實施例的描述中顯現出來。
圖1是顯示了現有技術中積分電路的一個例子的方框圖；圖2是說明圖1所示的現有技術中積分電路工作的時序圖；圖3是顯示與本發明相關的一個最佳實施例的方框圖；圖4是圖3所示積分電路的具體電路圖；並且圖5是說明圖3和4中所示積分電路工作的時序圖。
參考圖3，顯示了一個體現與本發明相關的積分電路的一個實施例的方框圖。
所示的實施例包括了一個用於接收待測的VIN信號的輸入端IN，一個外部連接了一個積分電容15(虛線所示的)的連接端CPT，用於產生預置恆定電壓VREF的穩壓電路11，用於將穩壓電路11的電壓VREF變換為恆定電流IREF或I0的電壓-電流轉換電路12，IPEF或I0是提供給與連接端CPT外部相連的電容15。為了檢測和連接端CPT相連的電容15中充電的積分電壓，所示的實施例還包括一個輸入端和與連接端CPT相連的電容相連並且另一輸入端和輸入端IN相連的電壓比較器14，用來把積分電容的電壓與待測的信號的電壓相比較；並且當電壓一致時，反相到達輸出端的輸出電壓。更進一步，所示的實施例包括一個輸入端和穩壓電路11的一個輸出端相連的開關電路13，一個和電容連接端CPT相連的輸出端以及一個和控制端CTL相連的控制輸入。開關電路13的這種結構使之或進入導通狀態或進入非導通狀態，以便和通過控制端CTL由外部提供的一個控制電壓。
比較圖1和圖3可以看出，實施例和圖1所示現有技術中積分電路不同之處在於用於控制外部連接電容的充電的開關裝置。
參考圖4，示出了圖3所示積分電路的具體電路圖和一個輔助積分時間計數電路的邏輯電路圖。穩壓電路11在高電壓饋送線VCC與地線GND之間相連，並且有用於預置恆定電壓VREF的輸出，穩壓電路通過串聯電阻R2和R3和地線GND相連。串聯電阻R2和R3組成一個分壓電路，並且所分電路V0從電阻R2和R3之間的節點輸出。
電壓-電流轉換電路12包括由一對PNP電晶體QP1和QP2構成的電流鏡電路，QP1和QP2基極連在一起，它們的發射極和高壓供電線VCC相連。PNP電晶體QP1的基極和集電極和NPN電晶體QN1的集電極連在一起，NPN電晶體QN1的發射極通過電阻R0和地線GND相連。PNP電晶體QP2的集電極構成了電壓-電流轉換電路12的一個電流輸出端，並且和電容連接端CPT相連。電壓-電流轉換電路12還包括一個反饋運算放大器UP0，它的一個輸出端與NPN電晶體QN1的基極相連，一個反相輸入端(-)與NPN電晶體QN1的發射極相連，以及非反相輸入端(+)和穩壓電路11的預置恆定電壓VREF的輸出相連。這個運算放大器OP0的電源輸入端和接地端分別和高電壓饋送線VCC和地線GND相連。
開關電路13包括一個由一對PNP電晶體CP3和CP4構成的電流鏡電路，CP3和CP4的基極連在一起它們的發射極和高壓供電線VCC相連。PNP電晶體CP3的基極和集電極連在一起並和NPN電晶體QN2的集電極連在一起，QN2有一發射極通過電阻R1和地線GND相連並且其基極和運算放大器OP0的輸出端相連。開關電路13還包括一個和PNP電晶體OP3並聯的PNP電晶體PSW。即，PNP電晶體PSW的發射極和集電極分別和PNP電晶體OP3的發射極和集電極相連。PNP電晶體PSW的基極和控制端CTL相連。進一步，開關電路13包括一個反饋運算運算放大器OP1，OP1的電源輸入端和接地端分別和PNP電晶體QP4和地線GND相連。反饋運算運算放大器OP1有一非反相輸入端(+)和串聯電阻R2和R3的連接節點相連(即和恆穩壓電路11的輸出端相連的分壓電路(R2+R3)的分壓(V0)輸出端)以及一個反相輸入和運算運算放大器OP1自己的輸出相連。運算運算放大器OP1的輸出還與電容連接端CPT相連，與電壓到電流轉換電路12的電流輸出(即，PNP電晶體OP2的集電極)以及電壓比較器14的非反相輸入(+)相連，電壓比較器有一反相輸入端(-)與輸入端IN相連。
圖4中通常標為20的輔助積分時間計數電路包括一個「或非」門21，「或非」門21第一輸入和控制端CTL相連，第二輸入和輸出端OUT相連並且第三輸入和用於接收時鐘的時鐘端CLK相連，和計數器22，其輸入和「或非」門21的一個輸出相連並且其輸出用於輸出一個作為積分時間的計數值。
現在，參考圖3、4和圖5將描述上述提到的積分電路的工作情況，圖5是說明圖3和4中所示的積分電路的工作時序圖。
在通常的工作情況下，因為穩壓電路11的輸出電壓VREF和反饋運算運算放大器OP0的非反相輸入端(+)相連，該反饋運算運算放大器OP0的輸出電壓通過其基極被反饋運算運算放大器OP0的輸出電壓驅動的NPN電晶體QN1的發射極被反饋回反饋運算運算放大器OP0的反相輸入端。所以，通過連接在NPN電晶體QN1的發射極和地GND之間的電阻R0的作用使NPN電晶體QN1的發射極電壓轉換為電流。這個電流是I0並且表示為I0=VREF／R0。該電流I0從PNP電晶體QP1的集電極流到NPN電晶體QN1。
NPN電晶體QN1的集電極電流I0通過由PNP電晶體QP1和QP2組成的電流鏡象電路的作用被複製到PNP電晶體QP2的集電極電流，以致於使從PNP電晶體QP2的集電極電流I0流到電容連接端CPT，給與電容連接端CPT相連的電容15充電。
同時，從恆壓電路11提供的預置恆定電壓VREF被電阻R2和R3的分壓電路分成分壓V0，V0提供給反饋運算運算放大器OP1的非反相輸入端。
在圖5的時序圖中，在t=t0線的左邊表示開關電路13的導通狀態(ON)，t=t0線的右邊表示開關電路13的非導通狀態(OFF)。
在t=t0時間之前，即在t＜t0的時間裡，由外部提供給控制端CTL的控制電壓VCTL是高電平，以致於PNP電晶體PSW是處於非導通狀態，所以，PNP電晶體QP3和QP4的電流鏡像電路處於激活狀態，即處於工作狀態。
更進一步，因為連接在PNP電晶體QP3的集電極和電阻R1之間的NPN電晶體QN2是由電壓-電流轉換電路12的反饋運算放大器OP0的輸出電壓來驅動的，由電阻R1的作用使NPN電晶體QN2的發射極電壓轉換成電流。這裡稱為「I1」的該電流表示為I1=VREF／R1，並且從PNP電晶體QP3的集電極流到NPN電晶體QN2。
PNP電晶體QP3的集電極電流通過PNP電晶體QP3和QP4的電流鏡像電路被複製形成PNP電晶體QP4的集電極電流，以便使從PNP電晶體QP4的集電極流出的電流I1提供給反饋運算運算放大器OP1作為驅動電流。
因為流過PNP電晶體QP4的集電極電流I1提供給反饋運算運算放大器OP1的電源輸入端，因此，連接在PNP電晶體QP4集電極和地線GND之間的反饋運算運算放大器OP1進入激活狀態，即，進入工作狀態。
因而，反饋運算運算放大器OP1的輸出電壓V0提供給電容連接端CPT，使電容15的電壓維持在V0。
這時，當t=t0時，由外部提供給控制端CTL的控制電壓VCTC從高電平變成低電平，使PNP電晶體PSW進入導通狀態，結果使電流鏡像電路的PNP電晶體QP3和QP4進入非激活狀態，即進入非工作狀態。因此，電流I1不再從PNP電晶體QP4的集電極電流流入反饋運算運算放大器OP1的電源輸入端，從而使反饋運算運算放大器OP1進入非激活狀態，即，進入非工作狀態，並且使反饋運算運算放大器OP1的輸出進入高阻抗狀態。
在這種情況下，從在電壓-電流轉換電路12中的電流鏡電路的電晶體QP2的集電極流出的電流I0流入電容15，使電容15開始充電。因為，在t＜t0的時；電容15的電壓維持在反饋運算運算放大器OP1的輸出電壓V0，因此，電容15的充電從這個電壓V0開始，並且電容15的電壓從這個充電起始電壓V0漸漸升高。
從時間t0到時間t1，由外部提供給控制端CTL的控制電壓VCTL維持在低電平，PNP電晶體PSW維持在導通狀態。所以，電流鏡像電路的PNP電晶體QP3和QP4維持在非激活狀態，並且電流I1不再從PNP電晶體QP4的集電極電流流到反饋運算放大器OP1的電流輸入端，從而使反饋運算放大器OP1的輸出維持在高阻抗狀態。因而，電流I0繼續從電壓到電流轉換電路12中的電流鏡像電路的電晶體QP2的集電極流到電容15中，使充電狀態維持。所以，電容15的電壓繼續升高直到達到提供給信號輸入端LN的被測的信號的電壓VIN。
在t=t1時，電容15的電壓變得和提供給信號輸入端IN的被測信號的電壓VIN一致。電壓比較器14檢測這種一致性，從而使電壓比較器14的輸出電壓從低電平變成高電平。
即，當電容15的充電電壓剛達到被測信號電壓VIN的那一刻，能被電壓比較器14把握並作為其輸出電壓的電平變化的時間。
在積分計數時間電路20中，在另一方面，當控制信號VCTL變成低電平，因為在那個時間電壓比較器14的輸出電壓同樣是低電平，所以通過NOR門21的時鐘信號CLK在計數器22中被計數。在控制信號CTL和電壓比較器14的輸出都處於低電平期間，計數器20繼續把時鐘CLK加起來。當電壓比較器14的輸出變成高電平時，NOR門21的一個輸出固定在低電平，使時鐘CLK不再進入計數器22。即，計數器22停止計數。所以，計數器22的一個計數值體現了從控制信號VCTL變成低電平的時刻到電壓比較器的輸出變成高電平那一刻的時間長度。
在t=t1時，電容15的充電電壓被稱為V1。該V1可以表示如下V1=V0+(I0xt1)／C(2)這裡，假設被測信號的電壓是VIN，從控制信號VCTL由高電平變成低電平的那一刻(t0)到電壓比較器14的輸出從低電平變成高電平的那一刻(t1)的時間長度可以表示如下t1-t0=C×(VIN-V0)／I0(3)即，被測信號的電壓VIN的大小可以被作為時間的長度。
在t=t1之後，電容15的充電電壓繼續升高直到它達到PNP電晶體QP2的集電極電壓。這時，電容15的充電電壓維持PNP電晶體QP2的集電極電壓直到控制電壓VCTL從低電平變成高電平。
那麼，將描述上述積分電路和現有技術中積分電路的不同點。
首先，要討論電容的充電起始電壓中的變化對積分精度的影響，即檢測到積分時間的精度。這裡，假設電容的充電起始電壓的標準值為「VD」，在標準值和在擴散過程中由於變化而導致的上限值的差為「a」，在標準值和在擴散過程中由於變化而導致的下限值的差為「b」，充電起始電壓的最大值為「V0+a」，充電起始電壓的最小值為「V0-b」，積分電容的電容量為「C」，被測信號的電壓為「VIN」，從積分電容的充電起始時間到充電電壓到達被測信號電壓那一刻的時間長度的標準值為「T(TYP)」，該時間長度的最小值是「T(MIN)」，時間長度的最大值為「T(MAX)」。在這種假設下，變化的長度可以表示成如下T(MAX)／T(TYP)=1+{b／(VIN-V0)}(4)T(MIN)／T(TYP)=1-{a／(VIN-V0)} (5)其次，在相同晶片面積上的集成精度，包括溫度特徵，和現有技術相同是特殊的。
組成本發明的積分電路的功能塊包括穩壓電路11，包括反饋運算放大器OP0的電壓到電流的轉換電路12，電壓比較器14，以及包括反饋運算放大器OP1的開關電路13。另一方面，組成現有技術積分電路的功能塊包括穩壓電路41，包括反饋運算放大器OP0的電壓到電流轉換電路42，電壓比較器43，以及開關電晶體NSW。
這裡，因為新加入本發明的積分電路的開關電路可以足夠用最小尺寸的電晶體構成，如果把開關電路變成n個電路元件，則無關電路與25個電路元件相對應。因為，為了認識在現有技術相同晶片面積上集成的電路，分配給現有技術中的開關電晶體NSW的面積相對應於25個最小尺寸電晶體的總面積。因此，積分時間的精度要通過把飽和電壓的變化和基於這種情況現有技術中開關電晶體的溫度特性，與在本發明的積分電路的開關電路的變化和溫度特性相比較來進行討論。(A)比較絕對精度假設VREF=1V，VIN=1V，I0=1mA，開關電晶體的驅動比(在飽和狀態下集電極電流與基極電流之比)是5，並且在現有技術中開關電晶體的飽和電壓的變化是V0(=VCEsat)=0．05V±0．01V，積分時間的精度可以表示如下
T(MAX)／T(TYP)=1．01(+1％) (6)T(MIN)／T(TYP)=0．99(-1％) (7)另一方面，假設VREF=1V，VIN=1V，I0=1mA，並且由開關電路的變化導致的V0的變化是V0=0．05V±0．002V，積分時間的精度可以表示如下T(MAX)／T(TYP)=1．002 (+0．2％)(8)T(MIN)／T(TYP)=0．998(-0．2％)(9)(B)溫度特性的比較假設VREF=1V，VIN=1V，I0=1mA，開關電路的驅動比是5，並且現有技術中開關電晶體的飽和電壓的溫度特性是5000ppm／℃，當Ta=25℃(+60℃，-55℃)，它變成V0(=VCEsat)=0．05V(+0．015V，-0．014V)，所以，積分時間的精度可以表示如下T(MAX)／T(TYP)=1．016 (+1．6％)(10)T(MIN)／T(TYP)=0．998(-1．5％)(11)另一方面，假設VREF=1V，VIN=1V，I0=1mA，並且開關電路的溫度特性是0．1mV／℃，當Ta=25℃(+60℃，-55℃)，它變成V0=0．05V(+0．006V，-0．0055V)，並且因此，積分時間的精度可以表示如下T(MAX)／T(TYP)=1．007(+0．7％)(12)T(MIN)／T(TYP)=0．994(-0．6％)(13)從上面可以看出，與本發明相關的積分電路的積分時間精度比現有技術中的積分電路提高。
從上述可以看出，與本發明相關的積分電路包括響應通過控制端由外部提供的控制信號的開關裝置，該裝置有選擇地或是提供或是切斷穩壓電路的輸出電壓給積分電容連接端，用於給連接在積分電容連接端的電容充電的充電裝置，該裝置當開關裝置被激活時給電容充上一個預置的恆定電壓。充電裝置如此的結構是為了維持在由穩壓電路提供的恆定電壓下電容的電壓，這個恆定電壓是通過被激活的開關裝置響應控制信號的作用產生的，並且當開關裝置響應控制信號時被釋放，導致電容在由電壓-電流轉換電路提供的預置的恆定電流作用下被充電。因此，在積分起始時間電容的電壓被設置成由穩壓電路提供的恆定電壓。因而，既然電容從恆定電壓被開始充電，就可能防止積分電容的積分起始電壓的變化，結果是有可能提高從積分起始時間到充電電壓達到被比較電壓那一刻的時間長度的精度。
另外，既然充電起始電壓被設置到恆定電壓，就不再需要增加現有技術中所需的開關電晶體的尺寸，並且因此，就不需要增加晶片面積。
本發明已經參考具體實施例被展示並描述。但是，應該注意本發明對已被說明的結構的具體細節並沒有窮盡，但是任何可能作出的修改和改良都在隨後所附權利要求的範圍之間。
權利要求
1.積分電路包括一個用於接收被測信號的輸入端，一個輸出端，一個積分電容可以在外部被連接的連接端，用於產生第一恆定電壓的恆壓電路，用於將所述第一恆定電壓轉變為通過所述連接端提供給所述積分電容的恆定電流的電壓-電流轉換電路，電壓比較器，它的一個輸入端和所述連接端相連，另一個輸入和所述輸入端相連，用於將所述積分電容的電壓和所述被測信號的電壓相比較，並且當兩個電壓彼此一致時，反相它的到達輸出端的輸出電壓，開關裝置，它的一個輸入端和所述恆壓電路相連，一個輸出和所述的連接端相連，並且有一個充電裝置，所述開關裝置被由控制端提供的外部信號以這種方式來控制當所述開關裝置被所述控制信號接通時，所述充電裝置將和所述連接端相連的所述積分電容充電到預置的恆定電壓，並且當所述的開關裝置被控制信號斷開時，所述的開關裝置把充電裝置和所述連接端隔離開，以便於所述的積分電容在所述恆定電流的作用下充電至所述的第二恆定電壓。
2.如權利要求1所述的積分電路，其特徵在於當所述的開關裝置被所述的控制信號接通時，所述的充電裝置給所述連接端提供作為預置恆定電壓的第二恆定電壓，該第二恆定電壓是從所述穩壓電路中獲得並且比所述的第一恆定電壓小。
3.如權利要求2所述的積分電路，更進一步包括一個積分時間計數裝置，該裝置接收所述的控制信號和所述電壓比較器的所述輸出，並且給積分時間計數，積分時間表示了從所述開關裝置被控制信號接通的那一刻到所述的電壓比較器轉化它的輸出電壓那一刻的時間長度。
4.如權利要求2所述的積分電路，其特徵在於所述的開關裝置包括一個由一對第一和第二PNP電晶體構成的電流鏡像電路，PNP電晶體的基極連在一起，它們的發射極連接在一個高電壓饋送線上，所述第一PNP電晶體的所述基極和集電極連在一起並且和一個第一NPN電晶體的集電極連在一起，NPN電晶體的發射極通過第一電阻和地線相連，並且一個和所述第一PNP電晶體並聯的第三PNP電晶體並且有一個基極和所述的控制端相連，以及其特徵在於所述的充電裝置包括一個反饋運算放大器，反饋運算放大器有一個電源輸入端和一個分別和所述第二PNP電晶體和地線相連的接地端，所述的反饋運算放大器有一個非反相輸入端用來接收通過將所述恆壓電路的所述第一恆定電壓分壓而獲得的所述的第二恆定電壓，一個反相輸入端和所述的反饋運算放大器的輸出端相連，所述反饋運算放大器的所述輸出和所述的連接端相連，所述電壓到電流轉換電路的電流輸出端以及所述電壓比較器的所述的一個輸入。
5.如權利要求4所述的積分電路，其特徵在於變成所述積分電容的充電起始電壓的所述預置恆定電壓是通過所述反饋運算放大器的所述輸出獲得的。
6.如權利要求1所述的積分電路，其特徵在於所述的開關裝置包括一個由一對第一和第二PNP電晶體構成的電流鏡電路，PNP電晶體的基極連在一起，它們的發射極連接在一個高電壓饋送線上，所述第一PNP電晶體的所述基極和集電極連在一起並且和一個第一NPN電晶體的集電極連在一起，NPN電晶體的發射極通過第一電阻和地線相連，並且一個和所述第一PNP電晶體並聯的第三PNP電晶體有一個基極和所述的控制端相連，以及其特徵在於所述的充電裝置包括一個反饋運算運算放大器，反饋運算放大器有一個電源輸入端和一個分別和所述第二PNP電晶體和地線相連的接地端，所述的反饋運算放大器有一個非反相輸入端連接來接收通過將所述穩壓電路的所述第一恆定電壓分壓而獲得的所述的第二恆定電壓，一個反相輸入端和所述的反饋運算放大器的輸出端所述相連，反饋運算放大器的所述輸出端和所述的連接端、所述電壓-電流轉換電路的電流輸出端以及所述電壓比較器的所述的一個輸入端相連。
7.如權利要求6所述的積分電路，其特徵在於變成所述積分電容的充電起始電壓的所述預置恆定電壓是通過所述反饋運算放大器的所述輸出端獲得的。
8.一個積分電路包括用於接收被測信號的輸入端；輸出端；外部接有一個積分電容的連接端；用於接收控制信號的控制端；穩壓電路，用於產生第一恆定電壓以及比第一恆定電壓小的第二恆定電壓；電壓-電流轉換電路，用於將所述的第一恆定電壓轉換成恆定電流，該恆定電流是通過所述連接端提供給所述積分電容；電壓比較器，其一個輸入和所述連接端相連而另一輸入和所述輸入端相連用來比較所述積分電容的電壓和被測信號的電壓，並且當所述的2個電壓彼此一致時將它的輸出電壓轉化到所述的輸出端；並且一裝置，有連接用來接收所述第二恆定電壓的一個輸入端，和所述連接端相連的輸出端和一個和所述控制端相連的控制輸入端，所述裝置通過由所述控制端提供的所述控制信號以這種方式被控制；當所述裝置被所述控制信號接通時，所述裝置給所述連接端提供所述的第二恆定電壓，迫使和所述連接端相連所述積分電容的所述電壓維持在所述的第二恆定電壓，並且當所述裝置被所述控制信號釋放時，所述裝置停止提供所述第二恆定電壓給所述連接端，以便於和所述連接端相連的所述積分電容，在所述恆定電流作用下，開始從所述第二恆定電壓充電。
9.如權利要求8所述的積分電路，其特徵在於所述裝置包括；由一對第一和第二PNP電晶體構成的電流鏡電路，它們的基極連在一起，發射極和高壓供電線相連；第一NPN電晶體，其集電極和所述第一PNP電晶體的基極和集電極連在一起，發射極通過第一電阻和地線相連；並聯和所述第一PNP電晶體相連的第三PNP電晶體，有一基極和所述控制端相連；並且一個反饋運算運算放大器，有一電源輸入端和一個分別和所述第二PNP電晶體的集電極和地線相連的接地端，所述的反饋運算放大器有一非反相輸入端連接用來接收所述的第二恆定電壓，以及一個和所述反饋運算放大器的輸出端相連的反相輸入端，使當在所述控制信號作用下，所述第三PNP電晶體進入非導通狀態時，所述的電流鏡電路從所述的高電壓饋送線上給所述的反饋運算放大器提供電源，因此，所述反饋運算放大器進入工作狀態輸出所述的第二恆定電壓給所述連接端，並且當在所述控制信號作用下使所述第三PNP電晶體進入導通狀態，所述電流鏡電路進入非工作狀態，因此，所述反饋運算放大器也同樣進入非工作狀態以維持反饋運算放大器的所述輸出端處於高阻抗狀態，使和所述連接端相連的所述積分電容開始在從電壓-電流轉換電路中流出的所述恆定電流作用下，從所述第二恆定電壓開始充電。
全文摘要
包括在半導體器件中的積分電路,包括恆壓電路11,用於產生預置恆定電壓V
文檔編號G01R19/255GK1205484SQ98108050
公開日1999年1月20日 申請日期1998年1月30日 優先權日1997年1月30日
發明者巖田浩充 申請人:日本電氣株式會社