時鐘鎖相環及時鐘鎖相的控制方法

2023-08-10 04:46:11

專利名稱：時鐘鎖相環及時鐘鎖相的控制方法
技術領域：
本發明涉及網同步技術，尤其涉及一種時鐘鎖相環及時鐘鎖相的控制方法。
背景技術：
為了保證通信網正常工作，通常利用網同步技術來實現通信網內所有節點的時鐘頻率和相位嚴格控制在一定的容差範圍。網同步技術主要分為準同步法和同步法兩大類，所述準同步技術常用於國際間鏈路，各節點獨立設置基準時鐘，其頻率精確度保持在一個極窄的頻率容差之內。各國國內的通信網普遍採用主從同步技術。何為主從同步技術？即，將通信網絡所有的時鐘分為高低不同的多種等級，並且在網絡中處於高等級的時鐘作為主鍾，低等級的時鐘作為從鍾去跟蹤主鐘的頻率，使得全網的時鐘具有相同的準確度和穩定度，以實現通信網絡的時鐘同步效果。
主從同步技術是網同步技術的核心技術。它廣泛應用在數字同步網、程控交換機、SDH(同步數字傳送體系)系統設備和CDMA(碼分多址)移動通信網等。時鐘鎖相環是實現主從同步技術的一個重要裝置。
請參閱圖1，其為傳統時鐘鎖相環的原理結構示意圖。它是由鑑相器11、環路濾波器12、D/A(數/模)轉換器13、晶體振蕩器14、分頻器15和處理器16。鑑相器11、環路濾波器12、D/A轉換器13、晶體振蕩器14和分頻器15組成的一個相位負反饋迴路。該時鐘鎖相環主要為了實現參考時鐘源輸出的時鐘頻率f0和晶體振蕩器輸出的時鐘頻率f1的一致，其中f1是由晶體振蕩器14輸出頻率f經分頻器15分頻得到的，其中鑑相器11用於比較f0和f1的相位差，並將相位差輸出到環路濾波器12；環路濾波器12，連接處理器16，在處理器16的控制下對鑑相器11輸出的相位差進行濾波處理，採用相應的濾波算法將頻差值輸出到D/A轉換器13。也就是說，時鐘鎖相環必須有自由狀態(free)、快捕狀態(fast)、跟蹤狀態(follow)、保持狀態(hold)和失鎖狀態(loss)。而環路濾波器12通過濾波算法實現在快捕狀態使晶體振蕩器輸出的時鐘信號快速靠近外參考時鐘信號的頻率值，以及在跟蹤狀態使晶體振蕩器輸出的時鐘信號與參考時鐘信號同步；D/A轉換器13，將接收的數位訊號(頻差值)轉化成模擬電壓，以控制晶體振蕩器14的輸出頻率，進而達到輸出時鐘頻率與參考時鐘頻率一致的目的。
在上述時鐘鎖相環中，鑑相器11輸出的相位差沒有經過處理就直接輸出到環路濾波器12，而參考時鐘信號在傳輸過程中極易產生抖動和飄移，由此把產生抖動和飄移的幹擾信號引入環路濾波器12，從而造成晶體振蕩器14輸出頻率圍繞受幹擾的參考時鐘頻率上下波動，進而降低時鐘鎖相環控制時鐘鎖相準確度。
以TD-SCDMA系統為例，基站控制器RNC做為基站NodeB的控制設備，位於核心網CN和NodeB之間。當多種業務在NodeB、RNC和CN之間傳遞時，由於它們之間各自的時鐘頻率不一致，因此會產生滑碼現象而造成業務的損傷。為了確保RNC和CN之間的通信質量，必須在RNC中設置包括時鐘鎖相環的網同步設備以實現NodeB與CN之間的時鐘同步。
RNC中的時鐘鎖相環是以CN的時鐘作為本裝置的參考時鐘。但是，由於CN中的時鐘在傳輸過程中受到各種幹擾以及各種環境變化因素的影響，會產生抖動和飄移現象，而時鐘鎖相環在時鐘鎖相的控制過程中若不消弱和濾除參考時鐘的抖動和飄移，就有可能造成同步時間過長、同步效果不佳，甚至產生誤碼和滑碼等現象。

發明內容
本發明的目的在於提供一種時鐘鎖相控制方法及時鐘鎖相環，以解決現有技術沒有消弱和濾除參考時鐘信號的抖動和飄移而產生時鐘同步效果不佳的技術問題。
為解決上述問題，本發明提供了一種時鐘鎖相環，包括由鑑相器、環路濾波器、數/模轉換器、晶體振蕩器及分頻器組成的相位負反饋環路以及連接所述環路濾波器的處理器，其特徵在於，還包括設置在所述鑑相器與所述環路濾波器之間的前置濾波器，所述前置濾波器連接所述處理器，用於依據預先設定的更新周期接收並保存由所述鑑相器發送的若干相位差，過濾在傳輸過程中產生抖動和飄移的參考時鐘信號所計算獲得的相位差，由此提高時鐘鎖相環的控制精度。
所述前置濾波器具體包括算術平均計算單元，其輸入端連接所述鑑相器，其輸出端連接所述環路濾波器，用於將在所述更新周期內獲得的若干相位差進行算術平均，並把計算結果發送至所述環路濾波器。
所述前置濾波器還包括設置在所述鑑相器和所述算術平均計算單元之間的中值處理單元，用於將在所述更新周期內獲得的由所述鑑相器發送的若干相位差先進行排序，然後去掉預先設定個數的大值和預先設定個數的小值，最後將剩餘的相位差分別發送至所述算術平均計算單元。
所述前置濾波器設置在所述處理器的內部實現與所述處理器的連接。
所述環路濾波器設置在所述處理器的內部實現與所述處理器的連接。
本發明還公開了一種時鐘鎖相環控制方法，所述方法應用於至少包含鑑相器、前置濾波器、環路濾波器、處理器、數/模轉換器、晶體振蕩器及分頻器的時鐘鎖相環中，該方法包括以下步驟(1)預先設置採樣周期T1和更新周期T2，其中，所述採樣周期T1是所述鑑相器輸出相位差的時間周期，所述更新周期T2是所述晶體振蕩器輸出時鐘信號的時鐘周期，並且所述更新周期T2是所述採樣周期T1的數倍；(2)所述鑑相器依據採樣周期T1採樣參考時鐘信號和晶體振蕩器輸出的經分頻器分頻後的時鐘信號，並輸出兩者之間的相位差；(3)所述前置濾波器在所述處理器的控制下依據更新周期T2輸出經計算的相位差以過濾在傳輸過程中產生的抖動；(4)所述環路濾波器在所述處理器的控制下根據步驟(3)的計算結果輸出濾波值，並通過數/模轉換器進行數/模轉換，以控制所述晶體振蕩器的輸出時鐘頻率，進而達到輸出的時鐘頻率與參考時鐘頻率相同。
步驟(3)中計算相位差包括將在所述更新周期內獲得的若干相位差進行算術平均，並把計算結果發送至所述環路濾波器。
步驟(3)中計算相位差包括將在所述更新周期內獲得的由所述鑑相器發送的若干相位差先進行排序，然後去掉預先設定個數的大值和預先設定個數的小值，最後將剩餘的相位差進行算術平均，並把計算結果發送至所述環路濾波器。
步驟(4)中，所述環路濾波器通過Y1＝k1·(X+X·Z-1)+k2·Y1·Z-1來獲得濾波值，其中，Y1表示當前環路濾波器輸出的濾波值，X為當前輸入環路濾波器的計算結果，X·Z-1為前一次輸入環路濾波器的計算結果，Y·Z-1為前一次環路濾波器輸出的濾波值，k1、k2為濾波參數。
步驟(4)中，所述數/模轉換器通過Y2＝Y2·Z-1+k·Y1輸出控制晶體振蕩器的電壓值，其中Y2*Z-1為前一次的輸出值，Y1為輸入D/A轉換器13的濾波值，K3為轉換參數。
與傳統鎖相環相比，本發明在環路濾波器和鑑相器之間增加了前置濾波器。前置濾波器可以採用由算術平均值法和中值法相結合的算法，過濾在傳輸過程中產生抖動和飄移的參考時鐘信號所計算獲得的相位差，由此提高時鐘鎖相環的控制精度。
並且，本發明的採用的環路濾波器的濾波步驟可以實現不同的濾波效果還可以實現一般濾波器很難達到的對頻率很低的信號的濾波。
還有，本發明中還建立的關於D/A轉換器和晶體振蕩器的轉換步驟，可以實現對鎖相環在不同情況下頻率控制精度的影響，在需要高精度控制時進行高精度控制，在需要低精度控制時進行低精度控制，從而靈活地控制鎖相環的工作。


圖1是傳統時鐘鎖相環的原理結構示意圖；圖2是本發明鎖相環的一種結構示意圖；圖3為前置濾波器的一個結構示意圖；圖4為本發明時鐘鎖相環的另一種結構示意圖；圖5為圖4中處理器的內部結構示意圖；圖6為本發明的一種時鐘鎖相的控制流程。
具體實施例方式
以下結合附圖，具體說明本發明。
請參閱圖2，其為本發明鎖相環的一種結構示意圖。它包括鑑相器11、前置濾波器17、環路濾波器12、D/A轉換器13、晶體振蕩器14、分頻器15和處理器16，其中鑑相器11，連接分頻器15和前置濾波器17，其輸入端用於接收晶體振蕩器14經分頻器15分頻後的時鐘信號及參考時鐘源輸入的時鐘信號，其輸出端連接前置濾波器17，用於輸出兩種時鐘信號的相位差；事實上，鑑相器11是一種基於計數器的相位比較裝置，用來檢測參考時鐘信號和晶體振蕩器14輸出信號之間的相位差。本發明中的鑑相器11可以由採樣周期計數器、相位計數器、相位差寄存器組成。採樣周期計數器用於設置採樣周期T1，即在T1周期內採集參考時鐘信號的頻率和晶體振蕩器14經分頻器15分頻後的時鐘頻率。相位計數器用來計算兩頻率之間的相位差。相位差寄存器用來存放相位計數器的相位差。
前置濾波器17，分別連接鑑相器11、處理器16和環路濾波器12。它在處理器16的控制下，用於依據預先設定的更新周期T2輸出經過計算的相位差以過濾在傳輸過程中產生的抖動，由此提高時鐘鎖相環的控制精度。
請參閱圖3，其為前置濾波器17的一個結構示意圖。它包括中值處理單元171和算術平均計算單元172。其中設置在所述鑑相器11和所述算術平均計算單元172之間的中值處理單元171，用於將在所述更新周期內獲得的由所述鑑相器發送的若干相位差先進行排序，然後去掉預先設定個數的大值和預先設定個數的小值，最後將剩餘的相位差分別發送至所述算術平均計算單元；算術平均計算單元172，其輸入端連接所述中值處理單元171，其輸出端連接所述環路濾波器12，用於將在所述更新周期T2內獲得的若干相位差進行算術平均，並把計算結果發送至所述環路濾波器12。
當然，所述前置濾波器172也可以只包括算術平均計算單元172，用於將在將在所述更新周期T2內獲得的若干相位差進行算術平均，並把計算結果發送至所述環路濾波器12。
由於時鐘鎖相環的參考時鐘在傳輸過程中產生抖動和飄移，因此鑑相器11採樣的可能是存在抖動和飄移的參考時鐘頻率，然而通過前置濾波器17的過濾，能夠提高時鐘鎖相環的鎖相控制精度。
環路濾波器12，連接處理器16和D/A轉換器13，用於在處理器16的控制下，以控制由鑑相器11、前置濾波器17、環路濾波器12、D/A轉換器12、晶體振蕩器14和分頻器15組成的反饋迴路的噪聲性能、捕獲和跟蹤性能等。時鐘鎖相環包括自由狀態、快捕狀態、跟蹤狀態、保持狀態及失鎖狀態。環路濾波器12通過濾波算法能夠實現在快捕狀態下晶體振蕩器14的輸出時鐘信號的頻率快速靠近參考時鐘信號的頻率以及在跟蹤狀態下輸入的參考時鐘信號和本時鐘鎖相環輸出的時鐘信號同步。
D/A轉換器13，連接晶體振蕩器14，用於將環路濾波器12輸出的濾波值進行數模轉換，以控制晶體振蕩器輸出相應的時鐘頻率，達到與參考時鐘信號同步的效果。
以上公開的僅為本發明的一種結構示意圖。並且，環路濾波器12可以設置在處理器16的內部實現與處理器16的連接，前置濾波器17也可以設置在處理器16的內部實現與處理器16的連接。請參閱圖4，其為本發明時鐘鎖相環的另一種結構示意圖。該時鐘鎖相環包括鑑相器11、處理器、D/A轉換器13、晶體振蕩器14以及分頻器15。請參閱圖5，其為上述處理器的內部結構示意圖。它包括前置濾波單元161和環路濾波單元162。所述前置濾波單元161即實現前置濾波器17的功能，用於將在更新周期-T1內接收到的鑑相器11輸出的若干相位差進行算術平均，獲得算術平均值，並在更新周期T2內將所述算術平均值發送至環路濾波單元162。環路濾波單元162根據預先設置的濾波算法進行計算，根據輸入的算術平均值輸出控制時鐘鎖相環輸出時鐘信號的濾波值。
在本發明公開的時鐘鎖相環的基礎上，本發明還提出了基於上述時鐘鎖相環的時鐘鎖相控制方法。請參閱圖6，其為本發明的一種時鐘鎖相的控制流程。它包括以下步驟S110預先設置鑑相器11的採樣周期T1和更新周期T2，其中，更新周期T2是採樣周期T1的數倍，所述採樣周期T1是鑑相器11採樣參考時鐘信號和本時鐘鎖相環的晶體振蕩器14經分頻器15分頻後的時鐘頻率的時間；所述更新周期T2是前置濾波器17計算算術平均值的時間周期；S120鑑相器11依據採樣周期T1採樣參考時鐘信號和晶體振蕩器14輸出的經分頻器15分頻後的時鐘信號，並輸出兩者的相位差；S130所述前置濾波器17在所述處理器16的控制下依據更新周期T2輸出經過計算的相位差以過濾在傳輸過程中產生的抖動；S140所述環路濾波器12在所述處理器16的控制下根據步驟S130的計算結果輸出濾波值，並通過數/模轉換器13進行數/模轉換，以控制所述晶體振蕩器14的輸出時鐘頻率，進而達到輸出的時鐘頻率與參考時鐘頻率相同。
在步驟S120中，前置濾波器17可以採用e=1Ni=1Ne(i)]]>來獲得算術平均值，其中，e為算術平均值，e(i)是第i個採樣周期的相位差，N是更新周期是採樣周期的數倍。算術平均值法是一種簡單有效的濾波方法，它能夠平滑輸入信號，顯著降低參考時鐘在傳輸過程中產生的抖動和飄移。
前置濾波器17也可以採用算術平均法配合中值法獲得算術平均值，將在所述更新周期內獲得的由所述鑑相器11發送的若干相位差先進行排序，然後去掉預先設定個數的大值和預先設定個數的小值，最後將剩餘的相位差進行算術平均，並把計算結果發送至所述環路濾波器12。
以下具體介紹本發明完成步驟S140的具體步驟。
由於每隔一個採樣周期T1輸出一個相位差，所以相位差不是連續輸出的連續信號，而應屬於離散信號。連續信號的分析是在時域中進行的，相當於輸出信號是輸入信號關於時間的函數；而對於離散信號的分析是通過把連續信號離散化進行的，即通過Z和時間之間的一個轉換公式將時域分析轉換在Z域中進行的，相當於輸出信號是輸入信號關於Z的函數。將環路濾波器12的傳遞函數設為G1(z)，D/A轉換器13傳遞函數設為G2(z)，即Y＝Gn(z)*X，其中X為輸入值，Y為輸出值，Gn(z)為傳遞函數。
先以環路濾波器的G1(z)為例來說明本實施例中如何計算濾波值，將G1(z)設置為(k1z+1z-k2),]]>則Y1=(k1z+1z-k2)X]]>---①將公式①改寫成公式②Y1＝k1·(X+X·Z-1)+k2·Y1·Z-1---②公式②中，Y1表示當前環路濾波器輸出的濾波值，X為當前輸入環路濾波器的計算結果，X·Z-1為前一次輸入環路濾波器的算術平均值，Y·Z-1為前一次環路濾波器輸出的濾波值，k1、k2為濾波參數。
在本發明中，可以採用②來計算濾波值。只要改變環路濾波器中k1和k2這兩個參數，就可以實現不同的濾波效果。而且可以對頻率很低的信號進行濾波，這是一般濾波器很難達到的。通過對k1和k2這兩個參數的調整，可以使鎖相環在快捕工作狀態下，快速而準確地捕捉到外部參考時鐘的頻率變化，而在跟蹤工作狀態下又能濾除相位信號的抖動與漂移。通過環路濾波器處理後的相位差，將由處理器16控制進入D/A轉換器13的過濾值，以改變晶體振蕩器的頻率。
再以D/A轉換器13的G2(z)為例來說明本實施例中如何將其轉換成模擬信號，設G2(z)=k3z-1,]]>則
Y2＝G2(z)*Y1-------------------(3)對(3)式進行演變，即為Y2＝Y2*Z-1+K3*Y1，其中Y2*Z-1為前一次的輸出值，Y1為輸入D/A轉換器13的濾波值，K3為轉換參數。通過對k3參數的調整，可以實現對鎖相環在不同情況下頻率精度的控制，在需要高精度控制時進行高精度控制，在需要低精度控制時進行低精度控制。k3參數的設置由處理器根據實際情況完成。
按照上面提供的關於鑑相器11、前置濾波器17、環路濾波器12、D/A轉換器13和晶體振蕩器的數學模型，便可以確立鎖相環的算法，由處理器根據外部參考頻率的變化，選擇合適的K1、K2、K3參數，靈活地控制鎖相環以實現時鐘同步的目的。
還是以TD-SCDMA系統為例，RNC中的時鐘鎖相環是以CN的時鐘作為本裝置的參考時鐘，雖然CN中的時鐘在傳輸過程中受到各種幹擾以及各種環境變化因素的影響，會產生抖動和飄移現象，而採用本發明的時鐘鎖相環及時鐘鎖相控制方法，則濾除參考時鐘的抖動和飄移，滿足RNC系統對同步性能的要求。
並且，除了在RNC設備上使用以外，本發明的時鐘鎖相環及時鐘鎖相的控制方法也可應用於電話交換網(PSTN)、窄帶綜合業務數字網(N-ISDN)、GSM網、CDMA網等多種需要同步功能的業務網中。
以上公開的僅為本發明的幾個具體實施例，本發明並非局限於此，任何本領域的技術人員能思之的變化都應落入本發明的保護範圍。
權利要求
1.一種時鐘鎖相環，包括由鑑相器、環路濾波器、數/模轉換器、晶體振蕩器及分頻器組成的相位負反饋環路以及連接所述環路濾波器的處理器，其特徵在於，還包括設置在所述鑑相器與所述環路濾波器之間的前置濾波器，所述前置濾波器連接所述處理器，用於依據預先設定的更新周期接收並保存由所述鑑相器發送的若干相位差，過濾在傳輸過程中產生抖動和飄移的參考時鐘信號所計算獲得的相位差，由此提高時鐘鎖相環的控制精度。
2.如權利要求1所述的時鐘鎖相環，其特徵在於，所述前置濾波器具體包括算術平均計算單元，其輸入端連接所述鑑相器，其輸出端連接所述環路濾波器，用於將在所述更新周期內獲得的若干相位差進行算術平均，並把計算結果發送至所述環路濾波器。
3.如權利要求2所述的時鐘鎖相環，其特徵在於，所述前置濾波器還包括設置在所述鑑相器和所述算術平均計算單元之間的中值處理單元，用於將在所述更新周期內獲得的由所述鑑相器發送的若干相位差先進行排序，然後去掉預先設定個數的大值和預先設定個數的小值，最後將剩餘的相位差分別發送至所述算術平均計算單元。
4.如權利要求2或3所述的時鐘鎖相環，其特徵在於，所述前置濾波器設置在所述處理器的內部實現與所述處理器的連接。
5.如權利要求1或4所述的時鐘鎖相環，其特徵在於，所述環路濾波器設置在所述處理器的內部實現與所述處理器的連接。
6.一種時鐘鎖相環控制方法，其特徵在於，所述方法應用於至少包含鑑相器、前置濾波器、環路濾波器、處理器、數/模轉換器、晶體振蕩器及分頻器的時鐘鎖相環中，該方法包括以下步驟(1)預先設置採樣周期T1和更新周期T2，其中，所述採樣周期T1是所述鑑相器輸出相位差的時間周期，所述更新周期T2是所述晶體振蕩器輸出時鐘信號的時鐘周期，並且所述更新周期T2是所述採樣周期T1的數倍；(2)所述鑑相器依據採樣周期T1採樣參考時鐘信號和晶體振蕩器輸出的經分頻器分頻後的時鐘信號，並輸出兩者之間的相位差；(3)所述前置濾波器在所述處理器的控制下依據更新周期T2輸出經計算的相位差以過濾在傳輸過程中產生的抖動；(4)所述環路濾波器在所述處理器的控制下根據步驟(3)的計算結果輸出濾波值，並通過數/模轉換器進行數/模轉換，以控制所述晶體振蕩器的輸出時鐘頻率，進而達到輸出的時鐘頻率與參考時鐘頻率相同。
7.如權利要求6所述的時鐘鎖相環控制方法，其特徵在於，步驟(3)中計算相位差包括將在所述更新周期內獲得的若干相位差進行算術平均，並把計算結果發送至所述環路濾波器。
8.如權利要求6所述的時鐘鎖相環控制方法，其特徵在於，步驟(3)中計算相位差包括將在所述更新周期內獲得的由所述鑑相器發送的若干相位差先進行排序，然後去掉預先設定個數的大值和預先設定個數的小值，最後將剩餘的相位差進行算術平均，並把計算結果發送至所述環路濾波器。
9.如權利要求7或8所述的時鐘鎖相環控制方法，其特徵在於，步驟(4)中，所述環路濾波器通過Y1＝k1·(X+X·Z-1)+k2·Y1·Z-1來獲得濾波值，其中，Y1表示當前環路濾波器輸出的濾波值，X為當前輸入環路濾波器的計算結果，X·Z-1為前一次輸入環路濾波器的計算結果，Y·Z-1為前一次環路濾波器輸出的濾波值，k1、k2為濾波參數。
10.如權利要求6或9所述的時鐘鎖相環控制方法，其特徵在於，步驟(4)中，所述數/模轉換器通過Y2＝Y2·Z-1+k·Y1輸出控制晶體振蕩器的電壓值，其中Y2*Z-1為前一次的輸出值，Y1為輸入D/A轉換器13的濾波值，K3為轉換參數。
全文摘要
本發明公開了一種時鐘鎖相環及時鐘鎖相的控制方法，該時鐘鎖相環包括由鑑相器、環路濾波器、數/模轉換器、晶體振蕩器及分頻器組成的相位負反饋環路以及連接所述環路濾波器的處理器，還包括設置在所述鑑相器與所述環路濾波器之間的前置濾波器，所述前置濾波器連接所述處理器，用於依據預先設定的更新周期接收並保存由所述鑑相器發送的若干相位差，過濾在傳輸過程中產生抖動和飄移的參考時鐘信號所計算獲得的相位差，由此提高時鐘鎖相環的控制精度。
文檔編號H04L7/00GK1770633SQ20041008635
公開日2006年5月10日 申請日期2004年10月26日 優先權日2004年10月26日
發明者劉飈 申請人:大唐移動通信設備有限公司