時間積分像素傳感器中的數字雙採樣的製作方法
2023-07-12 01:34:56
專利名稱：時間積分像素傳感器中的數字雙採樣的製作方法
技術領域：
本發明一般涉及用於圖像傳感的技術和裝置，更具體涉及用於獲取光電流的數字測量的方法和裝置。
背景技術：
通常的光檢測器，諸如電荷耦合器件(CCD)，是由像素陣列構成的，每像素都具有其自己的PN結光電二極體。每個光電二極體具有與之相關聯的電容，並且當光落在檢測器上時，生成的光電流對電容進行充電。因此，累積的電荷是落在每像素上的光強度的時間積分。CCD周期性、連續地開關電荷到視頻線，從而產生一系列脈衝，其可以被轉換成表示陣列上光模式入射的電壓信號。如果積分時間太長，器件就會飽和。如果積分時間太短，電壓信號就會丟失在器件噪聲中。當檢測器復位時，電容對其上的電壓進行放電，但電壓不會變為0，因為電路上有殘留的電噪聲。該噪聲也被稱為復位噪聲。例如，在讀取每像素的電荷包之後在輸出傳感電容中可能保留大約100個電子的均方根(rms)水平。復位噪聲與溫度成比例地增加，因此在需要在更高溫度操作的器件中，該問題更為值得關注。
一種降低復位噪聲的方法是通過雙採樣技術使用模擬差分測量。這種方法首先將輸出傳感電容中的初始電荷偏移鏡像到另一電容上，然後在預定的積分時間內讀取累加的信號電荷。在這兩個模擬值上基於每列或基於每像素來進行差分測量。由於初始讀數被作為差分放大器的輸出，所以基於列的計算需要兩倍的帶寬，而基於像素的差分測量對較高溫度敏感。技術縮放產生了額外要關注的問題，差分測量變得對溫度變化更加敏感，且較低的偏壓級使得復位操作更難於進行。
根據前述討論可以看出，本領域需要在出現復位噪聲時更具魯棒性的像素傳感器和圖像傳感器陣列。
通過所附權利要求中的特性闡述了本發明被認為具有新穎性的特徵。但是，通過參考下面的本發明的詳細描述，可以在組織和操作方法兩方面最好地理解本發明自身及其目標和優點，本發明的詳細描述結合
了本發明的特定示例性實施例，在附圖中圖1是根據本發明一個方面的光電二極體傳感器的框圖。
圖2是根據本發明一個方面、示出作為光電二極體的積分時間的函數的光電壓的圖。
圖3是根據本發明一個方面、使用光電二極體傳感器陣列的系統的框圖。
圖4是示出根據本發明感應光能量的方法的流程圖。
圖5A-5C是根據本發明的器件的三個可替換實施例的框圖。
圖6是根據本發明實施例的電路圖。
圖7是說明本發明實施例的圖。
具體實施例方式
儘管本發明易受許多不同形式的實施例的影響，但圖中示出並在此在詳細的特定實施例中進行了描述，並且應當理解，本公開希望被視為本發明原理的示例，而不想把本發明限制到所示出和描述的特定實施例。在下面的說明書中，類似的參考標號可用於在附圖的幾個視圖中描述相同、相似或相應部分。
現在參看圖1，示出了本發明優選實施例的時間積分像素結構100。像素結構100包括光檢測器102和電容為Cfd的浮動擴散電容器104。在操作中，光電流對浮動擴散電容器進行充電，並產生光電壓106。允許電荷直接從光檢測器移動到擴散電容器，而不使用傳輸門。由浮動擴散電容感應的光電壓106和參考電壓126作為比較器110的輸入而施加。如果系統在時間t＝0復位，則時間t的電容器上的電壓V是光電流i的時間積分，由下式給出V=1Cfd0tid+Vreset=itCfd+Vreset]]>其中，Cfd是浮動擴散電容器的電容，t是電容器的積分時間，Vreset是由於復位噪聲而帶來的電壓。光電流由下式給出i=PqQEhc]]>其中，P是發光強度，q是電子上的電荷，λ是光波長，c是光速，h是普朗克常量，QE是光檢測器的量子效率。因此，電容器上的電壓與積分時間相關V=PqQEtCfdhc+Vreset=PKt+Vreset]]>其中，K=CfdhcqQE]]>是常量。對於發光強度Pi，達到參考電壓V1的時間為t1=K(V1-Vreset)Pi]]>也就是說，在積分時間t1之後，由浮動擴散電容器所感應到的光電壓106和參考電壓126是相等的。在圖1所示的像素結構中，全局計數器111在時間t＝0時復位。全局計數器的值通過像素數據存儲解碼器112和數據總線114施加到像素結構。開關116向選擇器120提供邏輯控制信號118，使兩個參考電壓122和124中的一個傳遞到選擇器120的輸出126。最初，選擇兩個電壓122和124中較低的。當對於特殊像素，光電壓106超過參考電壓126時，比較器110的輸出128的值會發生改變。此時，將全局計數器值鎖存並儲存在第一像素數據緩衝130中。可選地，計數器值可以通過將其傳遞通過反相器132而取反。鎖存計數器值避免了對比較器輸出詢問的需要。在優選實施例中，計數器值儲存作為像素數據緩衝130中的10比特值。但是，也可使用不同大小的緩衝。通常，較大的緩衝較為昂貴但提供更高的精確度。緩衝中的每個比特使用一個鎖存器。在圖中，假定鎖存機制是像素數據緩衝的積分部分。在計數器值儲存在第一像素數據緩衝130之後，切換邏輯控制信號118，以使兩個電壓122和124中的較高的傳遞到選擇器120的輸出126。這提供了更高的參考電壓電平。當超過較高的參考電壓電平時，全局計數器的值鎖存到第二像素數據緩衝134中。之後，第一和第二像素數據緩衝包含全局計數器值，其對應於傳感電容器達到這兩個參考電壓所用的時間。
對於發光強度Pi，達到較高參考電壓V2的時間為t2=K(V2-Vreset)Pi.]]>兩段積分時間的差為t2-t1=K(V2-V1)Pi]]>其與復位電壓Vreset不相關。發光強度Pi可如下式計算Pi=K(V2-V1)t2-t1.]]>發光強度Pi因此可通過兩個參考電壓、兩個積分時間和常量K而計算出。
圖1中所示的裝置提供了與發光強度相關的直接數字值(兩個計數器值)。這與現有系統形成對比，在現有技術系統中，感應模擬電壓，然後使用模數轉換器將其轉換成數字值。本發明的系統相比較於現有技術系統的簡化允許傳感器更小、更便宜。此外，計算出的發光強度不對復位電壓敏感。
在圖1中，只示出了單獨的像素傳感器。但是，可以預想，可將像素傳感器陣列集成在單獨的器件(諸如CMOS器件)中，其可以結合本發明使用。像素數據存儲解碼器112連接到數據總線114，用於對來自單獨像素傳感器的數據進行解碼並將其通過數據總線136發送到處理器(未示出)。開關116中的邏輯元件用於將來自像素數據緩衝130和134的數據發送到總線114。
圖2是示出對於本發明的光電二極體傳感器，積分時間與光電壓的函數關係的圖。標有Pk的線示出了對於具有光能Pk的光，積分時間與光電壓之間的關係。在時間t1，光電壓達到第一參考電壓V1，如圖中A所標。此時，比較器(圖1中的110)的輸出值切換。這使得全局計數器被鎖存到第一像素數據緩衝(圖1的130)中。在稍後的時間t2，光電壓將達到第二參考電壓V2，如圖中B所標。此時，全局計數器被鎖存到第二像素數據緩衝(圖1的134)中。在更靠後的時間tmax，光電壓將達到飽和電平Vsat。
如果增加參考電壓，就需要更長的積分時間。如果降低參考電壓，則將需要更短的積分時間。甚至在沒有光入射到光檢測器上時，由於電噪聲，在傳感器上也將會出現很小的電流和電壓。低於電壓固有噪聲電平的電壓電平將不可檢測，因此第一電壓參考電平優選地設置得高於電壓固有噪聲電平。電容器可儲存的電荷量有上限。對應於此最大電荷的電壓被稱為飽和電壓。第二電壓參考電平設置在或設置得低於該飽和電壓。
積分時間可以從計數器值之間的差來確定。如果t1時刻的計數器值標為N1，t2時刻的計數器值標為N2，則光能量由下式給出Pi=CV2-V1N2-N1,]]>其中，C＝K×fcounter是常量，fcounter是計數器頻率。該計算可由處理器進行。圖1中的像素數據存儲解碼器112還用於將全局計數器111通過總線114連接到單獨的像素傳感器。
參看圖3，單獨的像素傳感器優選在陣列302中排列。陣列的每個元件包括光檢測器、電連接到光檢測器的浮動擴散電容器以及比較器。比較器具有第一輸入，用於接收參考電壓；第二輸入，電連接到浮動擴散電容器；以及輸出。每個元件還包括像素數據緩衝，可以是隨機存取存儲器(RAM)。像素陣列以與用於標準存儲器(DRAM、SRAM等)尋址相同的方式來尋址。像素的每列優選連接到其自己的數據總線。行地址發送到像素行地址解碼器304，該解碼器使用字行314選擇特殊像素行。像素列地址解碼器306還包括數據解碼器，可用於根據所選行，從所選的像素列接收數據或向所選的像素列發送數據。這允許尋址單獨的像素，使得數據可以通過像素比特線316被「寫入」像素或從像素中讀出。全局序列發生器312連接到系統控制器310。全局序列發生器產生查找表地址324和334，其被傳遞到查找表326和334。查找表1(326)用於將查找表地址324轉換成電壓參考值，將電壓參考值傳遞到數模轉換器(DAC)328。DAC 328隨後產生參考電壓108，將參考電壓108傳遞到像素陣列302。查找表2(334)用於將實際計數器值轉換成系統合適的數字代碼值，通過像素列解碼器308將代碼值傳遞到像素。數字代碼值不需要相對於實際計數器值線性。數字代碼值可以對應於對於給定電壓參考與每個計數器值相關聯的光能級。這避免了稍後計算光能級的需要。此外，像素時序控制器308連接到行和列解碼器以控制訪問單獨陣列元件的時序。像素比特數據由行解碼器306通過比特線316感應，數據作為多路復用數據流322發送到圖像處理器和系統控制器310。圖像處理器對每個像素傳感器進行從積分時間到光能量的轉換，並可以進行其他圖像處理功能，諸如色彩處理或壓縮。表示處理後圖像的數據在318從圖像處理器輸出。該轉換可以通過查找表或者通過計算或者二者的組合來進行。包括在310中的系統控制器提供像素陣列時序和控制信號320，其被傳遞到像素時序和控制單元308。像素時序和控制單元308控制像素行解碼器304和像素列解碼器306。包括在310中的系統控制器還提供對全局計數器312的控制。
在圖4中示出了描繪出當前發明方法的一個實施例的流程圖。操作開始於開始框402。像素光檢測器在框404復位，例如對浮動擴散電容放電。在框405選擇兩參考電壓中較低的。光檢測器的輸出在框406積分。如果使用浮動放電電容器，則光檢測輸出電流通過電容器積分以產生光電壓。在判斷框408，將光電壓與參考電壓作比較。如果光電壓小於參考電壓，如判斷框408的肯定分支所示，全局計數器的當前值(施加到像素傳感器)在框410被儲存到第一像素數據緩衝中。隨後流程繼續到判斷框412。如果光電壓超過參考電壓，如判斷框408的否定分支所示，在框411選擇較高的參考電壓，積分過程繼續。判斷框408可以實現為比較器。因此，最後儲存在第一像素數據緩衝中的值將是光電壓達到較低參考電壓時的計數器值。因此將該值鎖存到像素數據緩衝中。當光電壓小於較高參考電壓時，如判斷框408的肯定分支所示，全局計數器的當前值在框410被儲存到第二像素數據緩衝中。當超過較高參考電壓時，當前全局計數器值不再寫入到第二像素數據緩衝，因此越過閾值時的值被鎖存到緩衝中。在判斷框412，進行檢查，以判定是否超出了積分的最大時間。如果超出了最大時間，如判斷框412的肯定分支所示，讀取像素數據緩衝。如果沒有超出最大時間，如判斷框412的否定分支所示，系統等待，直到超出該時間。在框414，讀取像素數據緩衝，是否達到參考電壓。在框416，通過從像素數據緩衝讀取的計數器值來確定光能量。該確定可在積分處理器或在傳感器陣列外部的處理器中進行。該確定可使用下述計算Pi=CV2-V1N2-N1]]>當使用圖1中的反相器132時，將值(-N1)儲存在第一像素數據緩衝中，因此表達式中的分母可以通過簡單加上來自這兩個像素數據緩衝的值而計算。
計算可以使用查找表來進行，該查找表通過計數器差N2-N1來索引，或者通過從計數器差計算出的積分時間來索引。
在上述實施例中，每個像素元件包括兩個數據緩衝，差N2-N1的計算是由像素元件外部的處理器來進行的。在另一實施例中，和N2+(-N1)是由與每個像素元件結合的加法器來進行的。加法器可以是串行加法器或並行加法器。該實施例的優點在於，從像素元件陣列到外部處理器的數據率降到了原來的二分之一，因為只有計數器值之間的差被傳遞到了處理器。
在又一實施例中，像素陣列配置成集成電路，包括由像素元件共享的一個或多個加法器。此外，流向外部處理器的數據流減小了。
在又一實施例中，像素數據緩衝並沒有與每個像素元件結合。而是將中央存儲器用於所有的像素元件。該中央存儲器可以是包括像素陣列的集成電路的一部分，或可以是獨立的存儲器，其封裝有像素陣列或通過數據總線連接到像素陣列。
在圖5A-5C中示出了這些各種不同實施例中的某些。圖5A描繪了包括像素元件陣列510的像素陣列502。加法器512和像素數據存儲器514並未與每個單獨的像素元件結合。而是與像素陣列集成在單獨的集成電路中，如虛線所示，或者它們可以獨立於像素陣列集成電路並通過總線連接到該集成電路。圖5B描繪了像素傳感器陣列504，其中的加法器512並沒有與每個單獨像素元件相結合。但是，像素數據存儲器和像素元件集成在組合的像素陣列/存儲器單元516中。如圖1所示，每個像素元件具有兩個與之相關聯的數據緩衝。加法器512可與像素陣列集成在單獨集成電路中，如虛線所示，或者獨立於像素陣列集成電路並通過總線連接到該集成電路。圖5C描繪了像素傳感器陣列504，其中的加法器和像素數據緩衝與每個單獨的像素元件相結合，使得所有的元件都包括在組合的像素陣列/存儲器陣列/加法器陣列518中。
圖6中示出了本發明的進一步的實施例。該實施例實現了光電壓的數字雙採樣。為了在一個單獨幀內捕獲兩個電壓讀數並由此進行數字雙採樣，指定像素在電壓捕捉模式中操作。參看圖6，T_SAMP信號602是觸發信號，用於觸發採樣和保持單元604並在兩個不同的時刻讀取光電二極體電壓106。採樣和保持(S/H)單元604在每個採樣情況中對電容104上的電壓採樣，並將值鎖存到比較器110的輸入之一。相同信號也用於控制開關框(SW)116，從而讀取來自數據總線114的數字值並在合適時將其儲存在寄存器130或134中。V_RAMP信號608是線性電壓斜上升，用作參考，以比較光電二極體的採樣電壓，並在合適時刻加載在觸發比較器110時來自總線114的數字值。因為兩個差值是在不同時刻在比較器上採樣的，V_RAMP信號必須斜上升兩次以進行這兩個值的數字映射。這需要數據總線以兩倍的速度操作，因為相同數字值的序列在單獨幀內需要在總線中獲得兩次。圖6剩餘的元件上面參考圖1進行了描述。
圖7圖示說明了信號T_SAMP和V_RAMP與採樣光電二極體電壓的時域工作狀況。T_SAMP信號在時刻T1和T2提供觸發，對應於T_SAMP電壓信號的上升沿。電壓參考信號V_RAMP，如圖中虛線所示，在時刻T1和T2從最小值開始升高。在此實施例中，V_RAMP信號具有「鋸齒」波形，每幀周期內具有兩個脈衝。在採樣時刻T1，光電壓達到了電平V1。該值被採樣和保持，如採樣和保持電壓圖線所示。當V_RAMP信號與採樣和保持信號相等時，如點702所示，將來自數字數據總線的值儲存在第一寄存器(圖6中的130)中。在採樣時刻T2，光電壓達到電平V2。該值被採樣和保持，如採樣和保持電壓圖線所示。當V_RAMP信號與採樣和保持信號相等時，如點704所示，將來自數字數據總線的值取反儲存在第二寄存器(圖6中的134)中。儲存在寄存器中的值隨後通過數據總線被讀取並用於確定落在該像素上的光能量。該過程在每個T_FRAME周期中重複。
本領域普通技術人員將認識到，本發明是通過示範性實施例來描述的，基於對光檢測器輸出進行積分的電容器以及將全局計數器值鎖存到像素數據緩衝中的比較器的使用。但是，本發明不應該被這樣限制，因為本發明可以使用硬體或軟體組件來實現，這些硬體或軟體組件等價於那些描述和要求權益的。許多其他的變化對本領域普通技術人員也是顯然的。
雖然本發明是結合特定實施例描述的，但很顯然，通過前面的描述，許多更改、修改、置換和變化對於本領域普通技術人員來說都將變得愈加顯然。因此，本發明希望包含落入所附權利要求範圍內的所有這樣的更改、修改和變化。
權利要求
1.一種時間積分像素傳感器，包括光檢測器；電容性元件，電連接到所述光檢測器；比較器元件，具有用於接收第一和第二參考電壓的第一輸入，電連接到所述電容性元件的第二輸入，以及輸出；第一像素數據緩衝，響應於所述比較器的輸出，可操作在超出所述第一參考電壓時儲存全局計數器的第一計數器值；和第二像素數據緩衝，響應於所述比較器的輸出，可操作在超出所述第二參考電壓時儲存所述全局計數器的第二計數器值。
2.根據權利要求1所述的時間積分像素傳感器，還包括電壓選擇器，具有第一和第二選擇器輸入以及輸出，其中輸出電連接到所述比較器的第一輸出，可操作向其提供參考電壓；和電壓參考供應元件，電連接到第一和第二選擇器輸入，可操作向其提供第一和第二參考電壓。
3.根據權利要求2所述的時間積分像素傳感器，其中，所述電壓參考供應元件包括數模轉換器。
4.根據權利要求1所述的時間積分像素傳感器，還包括全局計數器，連接到所述第一和第二像素數據緩衝，可操作向其提供計數器值。
5.根據權利要求4所述的時間積分像素傳感器，還包括開關，響應於所述比較器輸出，可操作將所述第一像素數據緩衝和所述第二像素數據緩衝之一連接到所述全局計數器。
6.根據權利要求1所述的時間積分像素傳感器，還包括反相器，連接到所述第一像素數據緩衝，可操作在所述第一像素數據緩衝中儲存之前對所述第一計數器值取反；和加法器，連接到所述第一和第二像素數據緩衝，可操作將第二計數器值添加到取反的第一計數器值，從而獲得計數器差值。
7.根據權利要求6所述的時間積分像素傳感器，還包括處理器，可操作連接到所述加法器，所述處理器可操作將所述計數器差值轉換成光能量電平。
8.根據權利要求7所述的時間積分像素傳感器，其中，所述處理器根據P=CV2-V1D]]>來計算光能量電平P，其中C為常量，V1是第一參考電壓，V2是第二參考電壓，D是計數器差值。
9.根據權利要求7所述的時間積分像素傳感器，其中，所述處理器使用儲存在存儲器中的查找表。
10.根據權利要求1所述的時間積分像素傳感器，還包括處理器，可操作連接到所述第一和第二像素數據緩衝，並可操作將所述第一和第二計數器值轉換成光能量電平。
11.根據權利要求10所述的時間積分像素傳感器，其中，所述處理器根據P=CV2-V1N2-N1]]>來計算光能量電平P，其中C為常量，V1是第一參考電壓，V2是第二參考電壓，N1是第一計數器值，N2是第二計數器值。
12.根據權利要求10所述的時間積分像素傳感器，其中，所述處理器使用儲存在存儲器中的查找表。
13.根據權利要求1所述的時間積分像素傳感器，還包括像素數據存儲解碼器，連接到所述第一和第二像素數據緩衝。
14.根據權利要求1所述的時間積分像素傳感器，其中，所述第一和第二像素數據緩衝包括在每個所述像素數據緩衝中每比特的鎖存器。
15.一種時間積分像素傳感器，包括(a)像素元件陣列，具有多個行和多個列，每個像素元件包括光檢測器；電容性元件，電連接到所述光檢測器；比較器元件，具有用於接收第一和第二參考電壓的第一輸入，電連接到所述電容性元件的第二輸入，以及輸出；第一像素數據緩衝，響應於所述比較器的輸出，可操作在超出所述第一參考電壓時儲存全局計數器的第一計數器值；和第二像素數據緩衝，響應於所述比較器的輸出，可操作在超出所述第二參考電壓時儲存所述全局計數器的第二計數器值；(b)電壓參考供應元件，電連接到所述比較器的第一輸入，可操作向其提供所述第一和第二參考電壓；(c)全局計數器，可操作連接到所述第一和第二像素數據緩衝，可操作向其提供計數器值；(d)像素行解碼器，可操作選擇所述像素元件陣列中的像素元件行；(e)像素列解碼器，可操作選擇所述像素元件陣列中的像素元件列並從中接收數據；和(f)控制器，用於控制所述像素行解碼器、所述像素列解碼器和所述全局計數器。
16.根據權利要求15所述的時間積分像素傳感器，其中，所述像素元件陣列的每個像素元件還包括反相器，連接到所述第一像素數據緩衝，用於將儲存在所述第一像素數據緩衝中的第一計數器值取反；和加法器，連接到所述第一和第二像素數據緩衝，可操作將第二計數器值添加到取反的第一計數器值，從而獲得計數器差值。
17.根據權利要求16所述的時間積分像素傳感器，其中，所述像素元件陣列的每個像素元件還包括反相器，連接到所述第一像素數據緩衝，用於將儲存在所述第一像素數據緩衝中的第一計數器值取反；並且還包括加法器，可操作連接到多個所述第一和第二像素數據緩衝，可操作將第二計數器值與取反的第一計數器值相加，以獲得多個計數器差值。
18.根據權利要求15所述的時間積分像素傳感器，還包括(g)圖像處理器，可操作接收來自所述像素列解碼器的數據。
19.根據權利要求15所述的時間積分像素傳感器，其中，將所述時間積分像素傳感器形成為集成電路半導體器件。
20.一種用於感應落在光檢測器上的光的光能量的方法，所述光檢測器具有用於接收光的輸入和電輸出，所述方法包括操作全局計數器；對所述光檢測器的電輸出進行積分，以獲得光電壓；將所述光電壓與第一參考電壓相比較；如果所述光電壓大於所述第一參考電壓，就將所述全局計數器的第一計數器值鎖存到第一像素數據緩衝中；將所述光電壓與第二參考電壓相比較；如果所述光電壓大於所述第二參考電壓，就將所述全局計數器的第二計數器值鎖存到第二像素數據緩衝中；和確定來自所述第一和第二計數器值的光能量。
21.根據權利要求20所述的方法，其中，所述確定還包括從所述像素數據緩衝中讀取第一和第二計數器值；計算所述第二和第一計數器值之間的差值；和通過所述差值來對查找表做索引。
22.根據權利要求20所述的方法，其中，所述確定還包括從所述像素數據緩衝中讀取第一和第二計數器值；計算所述第二和第一計數器值之間的差值；和根據P=CV2-V1N2-N1]]>來計算光能量P，其中C為常量，V1是第一參考電壓，V2是第二參考電壓，N1是第一計數器值，N2是第二計數器值。
23.一種用於感應落在像素傳感器陣列上的光的光能量的方法，每個傳感器具有第一像素數據緩衝、第二像素數據緩衝和光檢測器，其中光檢測器具有用於接收光的輸入和電輸出，所述方法包括對於像素傳感器陣列的每個像素傳感器對光檢測器的電輸出進行積分以獲得光電壓；測量第一積分時間，作為所述光電壓到達第一參考電壓所用的時間；和測量第二積分時間，作為所述光電壓到達第二參考電壓所用的時間；和從所述第一和第二積分時間確定光能量。
24.根據權利要求23所述的方法，其中，對於像素傳感器陣列的每個像素傳感器，所述積分包括在電容性元件中對光檢測器的電輸出進行積分。
25.根據權利要求23所述的方法，還包括根據落在像素傳感器陣列上的最小光能量來設置所述第一參考電壓電平。
26.根據權利要求23所述的方法，還包括根據落在像素傳感器陣列上的最大光能量來設置所述第二參考電壓電平。
27.根據權利要求23所述的方法，還包括通過數模轉換器產生所述第一和第二參考電壓。
28.根據權利要求23所述的方法，其中，所述測量包括操作全局計數器；和對於像素傳感器的每個像素傳感器將所述光電壓與第一參考電壓相比較；如果所述光電壓大於所述第一參考電壓，就將所述全局計數器的第一計數器值鎖存到第一像素數據緩衝中；將所述光電壓與第二參考電壓相比較；如果所述光電壓大於所述第二參考電壓，就將所述全局計數器的第二計數器值鎖存到第二像素數據緩衝中。
29.根據權利要求28所述的方法，其中，所述確定還包括對所述陣列中的像素數據緩衝的行和列地址進行解碼；在所述行和列地址從所述像素數據緩衝中讀取第一和第二計數器值；和通過第二和第一計數器值之間的差來對查找表做索引。
30.根據權利要求28所述的方法，其中，所述確定還包括對所述陣列中的像素數據緩衝的行和列地址進行解碼；從所述像素數據緩衝中讀取鎖存的全局計數器值；和根據P=CV2-V1N2-N1]]>來計算光能量P，其中C為常量，V1是第一參考電壓，V2是第二參考電壓，N1是第一計數器值，N2是第二計數器值。
31.一種雙採樣像素傳感器，包括光檢測器；電容性元件，電連接到所述光檢測器；採樣和保持元件，具有電連接到所述電容性元件的輸入以及輸出，所述採樣和保持元件可操作響應於觸發信號；比較器元件，具有用於接收斜上升電壓信號的第一輸入，電連接到所述採樣和保持元件的輸出的第二輸入，以及輸出；第一像素數據緩衝，響應於所述比較器輸出，可操作在第一次超出所述斜上升電壓信號時儲存全局計數器的第一計數器值；和第二像素數據緩衝，響應於所述比較器輸出，可操作在下一次超出所述斜上升電壓信號時儲存所述全局計數器的第二計數器值。
32.根據權利要求31所述的雙採樣像素傳感器，還包括數據總線，連接到全局計數器，可操作提供多個全局計數器值；和開關，可操作接收所述觸發信號，配置用於根據所述觸發信號將所述數據總線連接到所述第一或第二像素數據緩衝。
33.根據權利要求31所述的雙採樣像素傳感器，還包括反相器，可操作在將所述第二計數器值儲存在所述第二像素數據緩衝中之前對其取反。
33.根據權利要求31所述的雙採樣像素傳感器，其中，所述斜上升電壓信號具有鋸齒波形，每幀周期內有兩個脈衝。
34.一種用於感應落在光檢測器上的光的光能量的方法，其中所述光檢測器具有用於接收光的輸入和電輸出，所述方法包括產生斜上升電壓信號；對光檢測器的電輸出進行積分以獲得光電壓；在第一時刻對所述光電壓進行採樣以獲得第一採樣光電壓；將所述第一光電壓與所述斜上升電壓信號相比較；當所述第一光電壓超過所述斜上升電壓信號時，儲存第一數字值到第一像素數據緩衝中；在第二時刻對所述光電壓進行採樣以獲得第二採樣光電壓；將所述第二光電壓與所述斜上升電壓信號相比較；當所述第二光電壓超過所述斜上升電壓信號時，儲存第二數字值到第二像素數據緩衝中；和從所述第一和第二數字值確定光能量。
35.根據權利要求34所述的方法，其中，所述確定還包括從所述像素數據緩衝中讀取第一和第二數字值；計算所述第二和第一數字值之間的差值；和通過所述差值對查找表做索引。
36.根據權利要求34所述的方法，還包括通過數據總線提供多個數字值；在所述第一時刻將所述數據總線連接到所述第一像素數據緩衝；和在所述第二時刻將所述數據總線連接到所述第二像素數據緩衝。
37.根據權利要求34所述的方法，其中，所述第一和第二時刻在幀周期中出現，並且，所述斜上升信號電壓具有鋸齒波形，每幀周期內有兩個脈衝。
全文摘要
一種雙採樣時間積分像素傳感器，具有光檢測器(102)；電容器(104)；電壓選擇器(120)，輸出第一(122)和第二(124)參考電壓；比較器(110)；邏輯開關(116)；第一像素數據緩衝(130)和反相器(132)，配置用於在由電容器(104)感應的光電壓超過第一參考電壓(122)時，接收第一全局計數器值；第二像素數據緩衝(134)，配置用於在由電容器(104)感應的光電壓超過第二參考電壓(124)時，接收第二全局計數器值；全局計數器(111)，用於輸出計數器值到每個像素傳感器。通過儲存在第一和第二數據緩衝中的第一和第二計數器值之間的差來確定落在光檢測器(102)上的光能量。
文檔編號H04N5/3745GK1631033SQ02824712
公開日2005年6月22日 申請日期2002年11月25日 優先權日2001年12月10日
發明者弗朗西斯科·卡斯楚, 奧斯汀·哈頓 申請人:摩託羅拉公司