縮短晶體振蕩器的啟動時間的方法
2023-07-12 09:36:01 4
專利名稱：縮短晶體振蕩器的啟動時間的方法
技術領域：
本發明涉及晶體振蕩器，更具體地涉及用於減少振蕩器啟動時間的方法。
背景技術：
目前，32，768Hz時鐘信號用於大多數使用晶體振蕩器的便攜應用中。這些應用需 要具有高相位噪聲性能和低啟動時間的晶體振蕩器電路。傳統的皮爾斯(pierce)晶體振蕩器一般使用自動振幅控制環路(AAC)以使振幅 隨工藝和溫度保持常數。然而，控制環路總是開啟(ON)，在時鐘邊沿周圍引入噪聲。這意味 著AAC噪聲主導著皮爾斯晶體振蕩器的相位噪聲。為了增加相位噪聲性能，典型的設計經 常將偏置電晶體的跨導設置為大於放大器的尾電流，以減小來自偏置電路的噪聲影響。然 而，這會減小AAC的開環增益，其導致較長的啟動時間。需要一種減少晶體振蕩器啟動時間同時維持良好相位噪聲性能的電路和方法。
發明內容
根據本發明，提供了一種縮短晶體振蕩器的啟動時間同時保持與現有電路獲得的 相位噪聲性能相同的電路和方法。在本發明的方法和電路中，內部控制信號用於控制偏置 電路。為了縮短振蕩器啟動時間，在振蕩器開始振蕩時，AAC(自動振幅控制)的開環增 益需要增加。但是，為了保持相位噪聲性能，應當使偏置電晶體的跨導(gm)從小到大地大 於電晶體尾電流，這會縮短啟動時間並保持相位噪聲性能可接受。在本發明中，內部電路產生的控制信號用於縮短啟動時間。在第一步驟，振蕩器以 快的速度和低相位噪聲狀態啟動。在第二步驟，控制信號變化，振蕩器通過消耗更多一點的 振蕩時間來達到高相位噪聲狀態。內部控制電路消耗很低的靜態電流。本發明的方法縮短 了大約20%的啟動時間，同時保持了可接受的相位噪聲性能。本發明的晶體振蕩器具有快速的啟動、穩定的相位噪聲性能，並使用內部生成的 控制信號。
圖1為根據本發明的第一實施例的振蕩器電路的原理圖；圖2為根據本發明的第二實施例的振蕩器電路的原理圖；圖3為內部時鐘模塊的原理圖，該內部時鐘模塊包括用於接收正弦時鐘信號並產 生方波時鐘信號的比較器；以及圖4為根據本發明的產生控制信號的控制子模塊的原理圖。
具體實施例方式現在參考圖1，根據本發明的振蕩器電路100的第一實施例包括放大器、AAC環路、啟動電路102、包括控制信號模塊的內部時鐘模塊104以及受控開關和電晶體。皮爾斯晶體 振蕩器電路100還包括晶體(XI，其一般為外部元件)、負載電容(耦合到電晶體麗3的漏 極的C2和耦合到電晶體麗3的柵極的C3)和跨接晶體的偏置電阻(Rbias)。放大器包括電晶體MN3和MP3。AAC環路包括電晶體MN1、MN2、MPl (和MP1A)、 MP2 (和MP2A)、R0、CO、Rl和Cl。電容CO為隔直電容，其耦合來自電晶體麗3的漏極的振 蕩信號。電阻Rl和電容Cl的組合為低通濾波器。自偏置電路由電晶體麗1、麗2、MP1、MP2 和電阻RO形成。偏置電晶體通過開關分為兩部分。電晶體MPl和MPlA通過開關SWl分 開。電晶體MP2和MP2A通過開關SW2分開。信號Vpbias是指電晶體MP1、MP2和MP3的柵 極處的偏置電壓。電晶體MP1、MP1A、MP2、MP2A和MP3的源極都耦合到電源電壓源Vdd。晶 體管麗1、麗2和麗3的源極都耦合到地。電晶體麗1的源極通過電阻RO耦合到地，而晶體 管麗2和麗3的源極直接耦合到地。當振蕩器100開始振蕩時，通過電容CO耦合的信號進入AAC環路。如果信號的振 幅變大，則控制電晶體MP3的柵極的AAC環路將減小電晶體MP3的電流，從而減小振蕩信號 Inl的振幅。如果信號的振幅變小，則控制電晶體MP3的柵極的AAC環路將增加MP3的電 流，從而增加振蕩信號的振幅。啟動電路102為傳統設計，在電路電源打開時，其為振蕩器100提供啟動電流。啟 動電路102對偏置電路起到重要的作用。啟動電路102將偏置電路從不帶電(零電流)工 作點帶到其正常工作點，然後一旦偏置電路開始正常運行就不再使用。內部32768Hz時鐘信號通過內部時鐘模塊104使用來自電晶體MN3的漏極或晶體 管麗2的柵極或兩者的輸入信號Inl和In2產生。控制信號(「控制信號輸出」)通過控制 子模塊產生。圖3示出了內部時鐘模塊300，其包括傳統的將正弦時鐘信號轉換為方波信號的 比較器。圖4示出了數字子模塊400，其提供時鐘準備信號。時鐘準備信號控制開關SWl和 Sff 2 O現在參考圖3，內部時鐘300包括傳統的比較器，其包括用於接收輸入差分信號 Vinp/Vinn的差分輸入對MPll和MP12。兩個電容接法的電晶體麗11和麗12提供用於產 生由電晶體麗2和麗3接收的差分輸出信號的負載。電晶體麗3產生通過輸出電晶體MP4 和MN4緩衝的輸出信號，以產生Vout輸出信號。偏置電流rtias用於供給偏置電路，該偏 置電路包括耦合到偏置電晶體MP1、MP2和MP3的二極體接法的電晶體ΜΡ0。現在參考圖4，示出了數字子模塊400的原理圖，其包括多個串聯連接的D型觸 發器，其中前級的Q輸出連接到下一級的D輸入。CK時鐘輸入全部耦合在一起，用於接收 ClkIn輸入信號。根據本發明，第一級的D輸入耦合到電源電壓，最後一級的Q輸出提供 Vout輸出信號，用於產生控制信號。當控制信號為邏輯0時，開關SWl和SW2處於關閉狀態。在該第一運行模式中，並 行電晶體(MP IA和MP2A)不連接到AAC環路，環路增益相對較大，其導致快速振蕩。當控 制信號為邏輯1時，開關SWl和SW2處於開啟狀態。在該第二運行模式中，並行電晶體MPlA 和MP2A連接到AAC環路。因為寬度(和/或跨導)變大，所以這減小了來自偏置電晶體的 噪聲。這意味著晶體振蕩器100重新獲得了可接受的相位噪聲性能，其等同於通過具有組 合的電晶體MP1/MP1A和MP2/MP2A的電路提供的相位噪聲性能。因此，通過將偏置電晶體分為兩部分並控制兩部分的狀態，振蕩器啟動時間可以縮短，同時保持可接受的相位噪聲 性能。現在參考圖2，根據本發明的振蕩器電路200的第二實施例包括放大器、AAC環路、 啟動電路202、包括控制信號模塊的內部時鐘模塊204以及受控開關和電晶體。皮爾斯晶體 振蕩器電路200還包括晶體(XI，其一般為外部元件)、負載電容(耦合到電晶體MP3的漏 極的C2和耦合到電晶體MP3的柵極的C3)以及跨接晶體的偏置電阻(Rbias)。放大器包括電晶體MN3和MP3。AAC環路包括電晶體麗1 (和MN1A)、MN2 (和MN2A)、 MP1、MP2、R0、C0、R1和Cl。電容CO為隔直電容，其耦合來自電晶體麗3的漏極的振蕩信號。 電阻Rl和電容Cl的組合為低通濾波器。自偏置電路由電晶體麗1、麗2、MPU MP2和電阻 RO形成。偏置電晶體通過開關分為兩部分。電晶體Mm和MNlA通過開關SWl分開。晶體 管MN2和MN2A通過開關SW2分開。信號Vnbias是指電晶體MN1、MN2和MN3的柵極處的偏 置電壓。電晶體麗1、MN1A、麗2、麗2A和麗3的源極都耦合到地。電晶體MP1、MP2和MP3 的源極都耦合到電源電壓源Vdd。電晶體MPl的源極通過電阻RO耦合到Vdd，而電晶體MP2 和MP3的源極直接耦合到Vdd。當振蕩器200開始振蕩時，通過電容CO耦合的信號進入AAC環路。如果信號的振 幅變大，則控制電晶體MP3的柵極的AAC環路將減小電晶體MP3的電流，從而減小振蕩信號 Inl的振幅。如果信號的振幅變小，則控制電晶體MP3的柵極的AAC環路將增加MP3的電 流，從而增加振蕩信號的振幅。啟動電路202為傳統設計，當電路電源開啟時其為振蕩器200提供啟動電流。啟 動電路202對偏置電路起到重要作用。啟動電路202將偏置電路從不帶電(零電流)工作 點帶到其正常工作點，然後一旦偏置電路開始正常工作就不再使用。內部32768Hz時鐘信號通過內部時鐘模塊204使用來自電晶體MP3的柵極或晶體 管MN3的漏極或兩者的輸入信號Inl和In2產生。控制信號(「控制信號輸出」)通過控制 子模塊產生。前面已經參考圖3和圖4對模塊204和控制子模塊的電路進行了描述。當控制信號為邏輯0時，開關SWl和SW2處於關閉狀態。在該第一運行模式，並行 電晶體(ΜΝ1Α和麗2Α)不連接到AAC環路，環路增益相對較大，其導致快速振蕩。當控制 信號為邏輯1時，開關SWl和SW2處於開啟狀態。在該第二運行模式，並行電晶體MNlA和 麗2Α連接到AAC環路。因為寬度(和/或跨導)變大，所以這減小了來自偏置電晶體的噪 聲。這意味著晶體振蕩器100重新獲得了可接受的相位噪聲性能，其等同於由具有組合晶 體管ΜΝ1/ΜΝ1Α和ΜΝ2/ΜΝ2Α的電路提供的相位噪聲性能。因此，通過將偏置電晶體分為兩 部分並控制兩部分的狀態，振蕩器啟動時間可以縮短，同時保持可接受的相位噪聲性能。在本發明的第三實施例中，如本領域所公知的，圖1示出的電路可以「翻轉」，其 中，PMOS和NMOS電晶體互換，信號的極性變化，電源和地的線路交換。在本發明的第四實施例中，如本領域所公知的，圖2示出的電路也可以「翻轉」，其 中，PMOS和NMOS電晶體互換，信號的極性變化，電源和地的線路交換。在振蕩器可以如所期望的用於提供具有快速啟動時間和可接受相位噪聲性能的 振蕩器電路的同時，特定的應用可以在例如HDMI應用中的PLL電路中實現。在本發明的優選的實施例中已經描述並示出了本發明的原理，本領域技術人員可 以理解，在不脫離該原理的情況下，可以對本發明進行配置和細節上的改進。雖然已經示出了優選的方法和實施例，但是本發明的優選方法的準確細節可以根據特定應用的需要進行 必要的變化。因此我們要求所有改進和變化包括在以下權利要求的精神和範圍之內。
權利要求
1.一種振蕩器電路，包括放大器，其包括至少兩個用於接收晶體的端子；以及自動振幅控制環路，其耦合到所述放大器，並且包括在第一運行模式和第二運行模式 之間切換的偏置電路。
2.根據權利要求1所述的振蕩器電路，其中所述第一運行模式在初始時間段中發生， 所述第二運行模式在所述初始時間段結束之後發生。
3.根據權利要求1所述的振蕩器電路，其中所述偏置電路包括第一和第二PMOS電晶體 電路，每個電晶體電路包括非切換式PMOS電晶體和切換式PMOS電晶體。
4.根據權利要求1所述的振蕩器電路，其中所述偏置電路包括第一和第二NMOS電晶體 電路，每個電晶體電路包括非切換式NMOS電晶體和切換式NMOS電晶體。
5.一種振蕩器，包括第一、第二和第三PMOS電晶體，其具有公共柵極連接；第一切換電晶體，其耦合到所述 第一 PMOS電晶體；第二切換電晶體，其耦合到所述第二 PMOS電晶體；以及 第一、第二和第三NMOS電晶體，其耦合到所述第一、第二和第三PMOS電晶體， 其中，所述第三NMOS電晶體具有兩個用於接收外部晶體的端子，其中所述第一和第二 切換電晶體在第一運行模式和第二運行模式之間切換。
6.根據權利要求5所述的振蕩器，其中所述第一切換電晶體包括具有耦合到開關的柵 極的PMOS電晶體。
7.根據權利要求5所述的振蕩器，其中所述第二切換電晶體包括具有耦合到開關的柵 極的PMOS電晶體。
8.根據權利要求5所述的振蕩器，其中所述第一、第二和第三PMOS電晶體均包括耦合 到電源電壓的源極。
9.根據權利要求5所述的振蕩器，其中所述第一、第二和第三NMOS電晶體均包括耦合 到地的源極。
10.根據權利要求5所述的振蕩器，其中所述第一和第二NMOS電晶體通過低通濾波器耦合在一起。
11.根據權利要求5所述的振蕩器，其中所述第二和第三NMOS電晶體通過電容耦合在一起。
12.根據權利要求5所述的振蕩器，還包括控制電路，其用於向所述第一和第二切換晶 體管提供切換控制電路。
13.一種振蕩器，包括第一、第二和第三PMOS電晶體；第一、第二和第三NMOS電晶體，其具有耦合到所述第一、第二和第三PMOS電晶體的公 共柵極連接；第一切換電晶體，其耦合到所述第一 NMOS電晶體；以及 第二切換電晶體，其耦合到所述第二 NMOS電晶體，其中，所述第三PMOS電晶體具有兩個用於接收外部晶體的端子，其中所述第一和第二 切換電晶體在第一運行模式和第二運行模式之間切換。
14.根據權利要求13所述的振蕩器，其中所述第一切換電晶體包括具有耦合到開關的 柵極的NMOS電晶體。
15.根據權利要求13所述的振蕩器，其中所述第二切換電晶體包括具有耦合到開關的 柵極的NMOS電晶體。
16.根據權利要求13所述的振蕩器，其中所述第一、第二和第三PMOS電晶體均包括耦 合到電源電壓的源極。
17.根據權利要求13所述的振蕩器，其中所述第一、第二和第三NMOS電晶體均包括耦 合到地的源極。
18.根據權利要求13所述的振蕩器，其中所述第一和第二PMOS電晶體通過低通濾波器耦合在一起。
19.根據權利要求13所述的振蕩器，其中所述第二和第三PMOS電晶體通過電容耦合在一起。
20.根據權利要求13所述的振蕩器，還包括控制電路，其用於向所述第一和第二切換 電晶體提供切換控制電路。
全文摘要
本發明提供一種縮短晶體振蕩器的啟動時間的方法。一種振蕩器電路，包括放大器，其包括至少兩個用於接收晶體的端子；以及自動振幅控制環路，其耦合到放大器，並包括在第一運行模式和第二運行模式之間切換的偏置電路。第一運行模式在初始時間段發生，第二運行模式在初始時間段結束之後發生。偏置電路包括第一和第二PMOS電晶體電路，每個電晶體電路包括非切換式PMOS電晶體和切換式PMOS電晶體。可選擇地，偏置電路可以包括第一和第二NMOS電晶體電路，每個電晶體電路包括非切換式NMOS電晶體和切換式NMOS電晶體。偏置電路處於內部產生的控制信號的控制之下。
文檔編號H03B5/36GK102118131SQ20091026599
公開日2011年7月6日 申請日期2009年12月31日 優先權日2009年12月31日
發明者黃林, 黃水文 申請人:上海恩法半導體科技有限公司, 意法-愛立信公司