復位電路及電路復位方法
2023-08-08 13:05:51 1
復位電路及電路復位方法
【專利摘要】本發明提供一種復位電路及電路復位方法，其中，該電路復位方法包括：輸入門控開關信號和復位信號；接收門控開關信號和復位信號，並對所述門控開關信號和所述復位信號進行邏輯「或」運算以輸出相應的信號；將所述輸出的信號進行延遲後再輸出；根據所述輸出的信號以及外部時鐘信號保持或關斷輸出的時鐘信號。利用本發明，使復位電路在撤銷復位信號的階段關斷輸出的時鐘，降低同步復位時序收斂難度，並且對電路的改變簡單、工作量小、風險小。
【專利說明】復位電路及電路復位方法
【技術領域】
[0001]本發明涉及復位控制【技術領域】，尤其涉及一種復位電路及電路復位方法。
【背景技術】
[0002]隨著數字晶片的工作頻率越來越高，對晶片時序設計人員提出了更高的要求。由於晶片需要工作的頻率變高，不僅時鐘電路的時序收斂變得困難，在過去較為容易收斂的復位電路設計也越發困難。並且，數字晶片中大部分採用異步復位有效，同步復位撤銷的設計方法，所以在復位撤銷時電路實現工程師需要嚴格檢查每一個寄存器的復位端的復位信號相對於時鐘沿的時間是否滿足復位建立和復位保持的時間，一旦不滿足復位建立和復位保持的時間，可能會導致晶片無法正常工作。
【發明內容】
[0003]鑑於上述問題，本發明提供一種克服上述問題或者至少部分解決上述問題的復位電路及電路復位方法。
[0004]本發明提供一種復位電路，所述復位電路包括:或門電路，用於接收門控開關信號和復位信號，並對所述門控開關信號和所述復位信號進行邏輯「或」運算，以輸出相應的信號；延時電路，用於將所述或門電路輸出的信號進行延遲後再輸出；時鐘門控電路，用於根據所述延時電路輸出的信號以及外部的時鐘信號保持或關斷輸出至工作電路的時鐘信號。
[0005]其中，鎖存器，用於接收並鎖存由所述延時電路輸出的信號；與門電路，用於對所述鎖存器輸出的信號與所述外部的時鐘信號進行邏輯「與」運算，以保持或關斷輸出至所述工作電路的時鐘信號。
[0006]其中，當所述門控開關信號或所述復位信號為有效信號時，所述或門電路輸出有效的關閉時鐘信號並經過所述延時電路延時一段時間後輸出至所述時鐘門控電路，所述時鐘門控電路接收所述有效的關閉時鐘信號以關斷輸出至所述工作電路的時鐘信號；當所述門控開關信號和所述復位信號均為無效信號時，所述或門電路輸出無效的關閉時鐘信號並經過所述延時電路延時一段時間後輸出至所述時鐘門控電路，所述時鐘門控電路接收所述無效的關閉時鐘信號以保持輸出至所述工作電路的時鐘信號。
[0007]本發明還提供一種電路復位方法，所述方法包括:輸入門控開關信號和復位信號；接收門控開關信號和復位信號，並對所述門控開關信號和所述復位信號進行邏輯「或」運算以輸出相應的信號；將所述輸出的信號進行延時；根據所述延時的信號以及外部的時鐘信號保持或關斷輸出的時鐘信號。
[0008]其中，所述根據所述延時的信號以及外部的時鐘信號保持或關斷輸出的時鐘信號的步驟包括:接收並鎖存所述延時的信號；對所述鎖存的信號與所述外部的時鐘信號進行邏輯「與」運算，以保持或關斷輸出的時鐘信號。
[0009]其中，當所述門控開關信號或所述復位信號為有效信號時，輸出有效的關閉時鐘信號並經過延時一段時間後輸出，根據所述外部的時鐘信號與所述延時的有效的關閉時鐘信號關斷輸出的時鐘信號；當所述門控開關信號和所述復位信號均為無效信號時，輸出無效的關閉時鐘信號並經過所述延時電路延時一段時間後輸出，根據所述外部的時鐘信號與所述延時的無效的關閉時鐘信號保持輸出的時鐘信號。
[0010]本發明提供的一種復位電路及電路復位方法，在或門電路與時鐘門控電路之間增加延時電路，由或門電路運算的門控開關信號和復位信號所產生結果經過延時電路的延時後輸出至門控時鐘電路，以保持或關斷輸出的時鐘信號。從而，使復位電路在撤銷復位信號的階段關斷輸出的時鐘，降低同步復位時序收斂難度，並且對電路的改變簡單、工作量小、風險小。
【專利附圖】
【附圖說明】
[0011]圖1為本發明實施方式中的復位電路的功能模塊示意圖；
[0012]圖2為本發明實施方式中的時鐘門控電路的結構示意圖；
[0013]圖3為本發明實施方式中的信號時序圖；
[0014]圖4為本發明實施方式中的電路復位方法的流程示意圖。
[0015]標號說明:
[0016]復位單路10
[0017]或門電路11
[0018]輸入端110、111
[0019]延時電路12
[0020]時鐘門控電路13
[0021]鎖存器130
[0022]與門電路131
[0023]輸入端130a、130b、131a、131b、132
[0024]工作電路14
【具體實施方式】
[0025]為詳細說明本發明的技術內容、構造特徵、所實現目的及效果，以下結合實施方式並配合附圖詳予說明。
[0026]ACE總線協議:ACE協議是ARM公司AMBA 4總線的一致性擴展協議(ACE)，可以實現在多個多個CPU處理器之間實現數據完全一致，可以更好地利用高速緩存並簡化軟體開發。
[0027]Cache:高速緩衝存儲器(cache)是存在於主存與CPU之間的存儲器，由靜態存儲晶片(SRAM)組成，容量比較小但速度比主存高得多，接近於CPU的速度。
[0028]請參閱圖1，為本發明實施方式中的復位電路的功能模塊示意圖，該復位電路10包括或門電路11、延時電路12、時鐘門控電路13以及工作電路14。該復位電路10被提供了外部時鐘信號，例如，系統時鐘信號，以及外部復位信號和門控開關信號。該外部復位信號被用來初始化工作電路，例如該工作電路14。具體地，該或門電路11與該延時電路12、時鐘門控電路13以及工作電路14依次連接。外部的時鐘信號施加到該時鐘門控電路13的輸入端132，而門控開關信號和外部的復位信號分別施加到該或門電路11的輸入端110、
111。
[0029]該或門電路11接收該門控開關信號和該復位信號，並對該門控開關信號和該復位信號進行邏輯「或」運算，以輸出關閉時鐘信號，即，在該門控開關信號和該復位信號中的任何一個信號為有效信號時都能控制關閉時鐘信號。其中，該關閉時鐘信號對應有效信號(有效的門控開關信號或者有效的復位信號)。
[0030]該延時電路12用於將該或門電路11產生的關閉時鐘信號進行延遲後再輸出至時鐘門控電路13，以確保復位信號撤銷後(無效的復位信號)並經過一段時間後，該關閉時鐘信號才能被輸出到該時鐘門控電路13。其中，該延時電路12可以用緩存器或者寄存器的串聯形成。
[0031 ] 該時鐘門控電路13用於根據該延時電路12輸出的關閉時鐘信號以及外部的時鐘信號控制輸出至該工作電路14的時鐘信號，從而保持或關斷該工作電路14的時鐘信號。
[0032]請同時參閱圖2，為本發明實施方式中的時鐘門控電路的結構示意圖。該時鐘門控電路13包括鎖存器130以及與門電路131，外部的時鐘信號同時施加到該鎖存器130的一輸入端130a與該與門電路131的一輸入端131a，該關閉時鐘信號經過該延時電路12的延時作用後施加到該鎖存器130的另一輸入端130b。該鎖存器130對該關閉時鐘信號與該時鐘信號進行鎖存後輸出到該與門電路131的另一輸入端131b，該與門電路131根據兩個輸入端131a、131b輸入的信號進行邏輯「與」運算後輸出相應的時鐘信號。具體地，當關閉時鐘信號為I時輸出關斷時鐘信號，當關閉時鐘信號為O時輸出保持時鐘信號。
[0033]請參閱圖3，為本發明實施方式中的信號時序圖。該復位電路10的具體工作原理如下所述。時鐘信號持續地輸入至該時鐘門控電路13，當復位信號變為有效信號並持續時間段tl後門控開關信號也變為有效信號，由於延時電路12的延時作用，在延時t2時間後才將關閉時鐘信號輸出至時鐘門控電路13，因此，經歷t2時間後該時鐘門控門控電路13才控制輸出至工作電路14的時鐘信號關閉。當經過t3時間後復位信號變為無效信號時，在t4時間段由於門控開關信號仍然為有效信號，因此該或門電路11接收有效的門控開關信號與無效的復位信號，經過邏輯「或」運算後輸出有效的門控開關信號。但是，由於延時電路12的延時作用，使得該有效的門控開關信號被延遲輸出至該時鐘門控電路13。因此，在復位信號變為無效信號的t4時間段(延時電路12的延遲時間)內，該時鐘門控電路13仍然控制關閉輸出至工作電路14的時鐘信號。當經過t4時間段後，該門控開關信號變為無效信號時，該或門電路11根據無效的門控開關信號與無效的復位信號輸出無效的時鐘關閉信號至延時電路12，同樣由於延時電路12的延時作用，使得無效的時鐘關閉信號被延遲t5時間後才輸出至該時鐘門控電路13。因此，在t5時間段內，該時鐘門控電路13仍然保持輸出至工作電路14的時鐘信號為關閉狀態，並在t5時間段後接收到該無效的時鐘關閉信號。該時鐘門控電路13根據該無效的時鐘關閉信號控制打開輸出至工作電路14的時鐘信號。因此，通過如上所述的工作原理，該復位電路10在撤銷有效的復位信號時，可以保證輸出時鐘沒有馬上翻轉恢復，以及在撤銷有效的復位信號和門控信號時的一段時間後恢復輸出時鐘。
[0034]圖4為本發明實施方式中的電路復位方法的流程示意圖。
[0035]步驟S20，輸入門控開關信號和復位信號；
[0036]步驟S21，接收門控開關信號和復位信號，並對該門控開關信號和該復位信號進行邏輯「或」運算以輸出相應的信號；
[0037]步驟S22，將該輸出的信號進行延時；
[0038]步驟S23，根據該延時的信號以及外部的時鐘信號保持或關斷輸出至工作電路的時鐘信號。
[0039]具體地，步驟S23具體地為:接收並鎖存該延時的信號，並對該鎖存的信號與該外部的時鐘信號進行邏輯「與」運算，以保持或關斷輸出的至工作電路的時鐘信號。
[0040]其中，當該門控開關信號和/或復位信號為有效信號時，輸出有效的時鐘關閉信號並延時一段時間，根據該外部的時鐘信號與該延時的有效的時鐘關閉信號關斷輸出的時鐘信號；當該門控開關信號與該復位信號均為無效信號時，輸出無效的時鐘關閉信號並該延時一段時間，根據外部的時鐘信號與該延時的無效的時鐘關閉信號保持輸出的時鐘信號。
[0041 ] 本發明提供的一種復位電路以及電路復位方法，在或門電路與時鐘門控電路之間增加延時電路，由或門電路運算的門控開關信號和復位信號所產生結果經過延時電路的延時後輸出至門控時鐘電路，以保持或關斷輸出的時鐘信號。從而，使復位電路在撤銷復位信號的階段關斷輸出的時鐘，降低同步復位時序收斂難度，並且對電路的改變簡單、工作量小、風險小。
[0042]以上所述僅為本發明的實施例，並非因此限制本發明的專利範圍，凡是利用本發明說明書及附圖內容所作的等效結構或等效流程變換，或直接或間接運用在其他相關的【技術領域】，均同理包括在本發明的專利保護範圍內。
【權利要求】
1.一種復位電路，其特徵在於，所述復位電路包括: 或門電路，用於接收門控開關信號和復位信號，並對所述門控開關信號和所述復位信號進行邏輯「或」運算，以輸出相應的信號； 延時電路，用於將所述或門電路輸出的信號進行延遲後再輸出； 時鐘門控電路，用於根據所述延時電路輸出的信號以及外部的時鐘信號保持或關斷輸出至工作電路的時鐘信號。
2.如權利要求1所述的復位電路，其特徵在於，所述時鐘門控電路包括: 鎖存器，用於接收並鎖存由所述延時電路輸出的信號； 與門電路，用於對所述鎖存器輸出的信號與所述外部的時鐘信號進行邏輯「與」運算，以保持或關斷輸出至所述工作電路的時鐘信號。
3.如權利要求1或2所述的復位電路，其特徵在於，當所述門控開關信號或所述復位信號為有效信號時，所述或門電路輸出有效的關閉時鐘信號並經過所述延時電路延時一段時間後輸出至所述時鐘門控電路，所述時鐘門控電路接收所述有效的關閉時鐘信號以關斷輸出至所述工作電路的時鐘信號； 當所述門控開關信號和所述復位信號均為無效信號時，所述或門電路輸出無效的關閉時鐘信號並經過所述延時電路延時一段時間後輸出至所述時鐘門控電路，所述時鐘門控電路接收所述無效的關閉時鐘信號以保持輸出至所述工作電路的時鐘信號。
4.一種電路復位方法，其特徵在於，所述方法包括: 輸入門控開關信號和復位信號； 接收門控開關信號和復位信號，並對所述門控開關信號和所述復位信號進行邏輯「或」運算以輸出相應的信號； 將所述輸出的信號進行延時； 根據所述延時的信號以及外部的時鐘信號保持或關斷輸出的時鐘信號。
5.如權利要求4所述的電路復位方法，其特徵在於，所述根據所述延時的信號以及外部的時鐘信號保持或關斷輸出的時鐘信號的步驟包括: 接收並鎖存所述延時的信號； 對所述鎖存的信號與所述外部的時鐘信號進行邏輯「與」運算，以保持或關斷輸出的時鐘信號。
6.如權利要求4或5所述的電路復位方法，其特徵在於，當所述門控開關信號或所述復位信號為有效信號時，輸出有效的關閉時鐘信號並經過延時一段時間後輸出，根據所述外部的時鐘信號與所述延時的有效的關閉時鐘信號關斷輸出的時鐘信號； 當所述門控開關信號和所述復位信號均為無效信號時，輸出無效的關閉時鐘信號並經過所述延時電路延時一段時間後輸出，根據所述外部的時鐘信號與所述延時的無效的關閉時鐘信號保持輸出的時鐘信號。
【文檔編號】H03K17/22GK104242885SQ201410461058
【公開日】2014年12月24日 申請日期:2014年9月11日 優先權日:2014年9月11日
【發明者】廖裕民 申請人:福州瑞芯微電子有限公司