具有改善的能量脈衝等級的二極體的製作方法
2023-08-08 17:43:06 2
專利名稱：具有改善的能量脈衝等級的二極體的製作方法
技術領域：
本發明涉及一種電路元件。特別是，本發明涉及一種能夠更好地承受高能量電脈衝的過電壓保護二極體。
背景技術：
半導體二極體通常是指具有陽極-陰極兩個端子的裝置。這種二極體通常由相鄰地形成在半導體晶片中的單晶p-型摻雜的(正電荷載流子或「空穴」和n-型摻雜的(負電荷載流子或電子)區域或層以便實現p-n結而構成。例如，p-型外延層可以形成在n-型晶片或襯底上以便形成p-n結，或者n-摻雜外延層可以形成在p-摻雜的晶片或襯底上以便形成n-p結。
半導體二極體通常顯示出在電流的一個方向(正向偏壓)比另一方向(反向偏壓)高的多的導電性。然而，對於p-n二極體或p-n齊納二極體，當達到某個反向偏壓電平時(與二極體的製造細節有關)，產生反向偏壓電流且從微小的漏電流快速地轉變為大電流，在操作情況下通常稱為「擊穿」。
由於載流子「碰撞電離」導致的雪崩擊穿是在非常高的電場下，半導體的空間電荷區或耗盡區中發生的過程，該非常高的電場由二極體兩側的電壓差產生。在該高電場，由於碰撞電離的淨電子/空穴產生率超過臨界值，由於正反饋機構，使得電流顯著升高。齊納擊穿，一種不同的現象，是由於跨過勢壘的電荷載流子的帶-帶量子隧穿產生的，該勢壘由提供的反向偏壓產生。這種現象發生在重摻雜的半導體材料中且相對低的反向電壓電平時。對於矽裝置，該電壓大約是3到6伏特。在齊納隧道效應和碰撞電離之間沒有突變。跨過p-n結提供的反向偏壓越高，產生的碰撞電離電流越多。
從微小的漏電流到大致在反向擊穿電平時開始的電流，反向偏壓電流的大小可以不同。在反向擊穿電平處，跨過p-n結的電壓電平保持大致固定，由此使這種二極體用作參考電壓或作為電壓限制器或電壓調節器，同時在反向偏壓情況下運行。然而，除非將電流有效地限制在某個最大等級，在雪崩擊穿過程中導致的電流-電阻(IxR)熱量可以快速且永久地退化或破壞半導體二極體結構。
產生理想擊穿的臨界電場通常表示為每立方釐米(「/cm3」)的半導體摻雜等級的函數且通常從1014變化到1018(五個十進位)。因此，公知的產生表示給定(例如，負載流子或n+)摻雜等級的理想擊穿電壓的曲線。在實際的半導體二極體裝置中，結構的邊緣效應影響產生高的電場密集度，且可以在實際的半導體裝置中實現理想的擊穿電壓是非常不可能的。然而，多年來本領域的工作人員已經嘗試提出在實際的裝置結構中增加擊穿電壓以試圖接近理想的擊穿電壓的方法。
現有成果的一個例子，在平面型矽二極體的表面處增加反向雪崩擊穿電壓已經在Kao等人的題為「P-N半導體裝置的保護結」的美國專利No.3,391,287中提出。在該較早專利中提出一個或多個P-N結「保護環」以便將表面電場分割為單獨的段，使得表面擊穿被迫在較高的電壓電平發生。限制擊穿電壓的多數問題是關於在矽晶片表面所發生的問題。因此，作為學習如何處理這些問題的本領域的技術人員，他們將改進能夠承受更高反向擊穿電壓的裝置。
傳統的齊納二極體主要是在低於雪崩擊穿電壓電平的反向偏壓電氣情況下由平面層形成的結構，這類似於電容器的相對的平板。根據如何製造特殊的半導體二極體，雪崩擊穿通常發生在二極體最弱的點或區域，例如，在最高的電場(以伏特每微米測量)區域。由於擊穿(以及IxR熱量)集中在二極體結最弱的點或區域，在現有技術中提出了在這種點或區域限制或防止擊穿的步驟。
雖然反向雪崩擊穿是半導體二極體面臨的一個問題，但是其不是僅有的問題。當半導體裝置中消耗過多的能量時，相應的熱量可以使該裝置損壞，退化或破壞。由此，另一個主要的問題是當面臨高能量情況時半導體二極體的殘存性，該高能量情況如可預見地在電路保護裝置和設備中發生。
在現有技術的成果中已經提出了大量的解決電氣過電壓和靜電放電問題的電氣和電子裝置。例如，在現有技術的這些元件中包括陶瓷電容器，齊納二極體，瞬時電壓抑制(「TVS」)二極體和閘流電晶體，多層變阻器，氣體-等離子體電離裝置，以及肖特基二極體。TVS二極體通常增加常規二極體與齊納二極體串聯，用於降低跨過該二極體結構的淨電容。這些TVS二極體/閘流電晶體可以採用多種形式，如具有自選通電路設置以便在預定電壓電平被觸發的四層或五層(PNPN)單片矽裝置。最初響應於過電壓情況是緊跟著消弧操作的箝位或雪崩效應。閘流管在低阻抗狀態保持鎖定直到電流降到少於保持電流，於是閘流電晶體返回高阻抗關斷狀態。提供過電壓保護的PNPN恆壓二極體的一個例子在Murakami等的美國專利No.5,430,311中披露。不必說，對於製造，這些多層結構將變得非常複雜且製造相對昂貴。
例如在Lee的美國專利No.4,901,183中提出了多元件保護設備。其中，包括快速反應保險絲、金屬氧化物變阻器、電容性-電感性網絡和矽TVS裝置的一系列電氣/電子元件以分級形式設置，以便提供一系列保護負載不受過電壓能量脈衝的防護。在Whitney等人的美國專利No.6,628,498中描述了集成ESD/過流裝置的多個實施例。其中描述的一個裝置是安裝在表面安裝聚合物正溫度係數(PPTC)電阻裝置上的齊納二極體晶片。該專利在提及齊納二極體的同時，它也提出了用於不同應用的具有有利於保護不受過電壓情況損害特點的變阻器或閘流電晶體。通常在轉讓給Thomas等人的美國專利No.6,518,731中包括這樣的實施例，其中齊納二極體被安裝到PPTC電阻器裝置上或與PPTC電阻器裝置熱接觸，以便在兩個電互連的電路保護元件之間提供熱連接。
迄今未解決的需要仍然是可以比傳統的齊納二極體和反向雪崩(碰撞電離)二極體承受更高的能量脈衝情況的簡化的半導體二極體結構。
發明內容
本發明的主要目的是實現比現有技術的二極體更能承受高能量的過電壓保護二極體。
本發明的另一目的是提供一種能量脈衝吸收過電壓保護二極體，其比具有複雜多結和多層的現有的瞬時電壓抑制(TVS)二極體和閘流電晶體結構更簡單，製造更便宜。
本發明的另一個目的是提供一種改進的用於包括PPTC電阻性元件的保護電路中的能量脈衝吸收過電壓保護二極體，使得在二極體中產生的熱直接傳輸到PPTC電阻性元件，有助於其跳到高阻抗狀態且由此有助於保護負載不受能量脈衝影響。
本發明的又一個目的是提供一種改進的能量脈衝吸收過電壓保護二極體，其在矽片中至少一對彼此鄰接的區域在有效電氣和熱方面具有不同特性，使得在第二區域開始吸收脈衝能量之前第一區域開始吸收電脈衝能量。這種優選的裝置使得晶片對於能量脈衝具有分級響應且使得在晶片中響應於能量脈衝產生的熱量的分布更平均，導致具有更高的保護二極體殘存性等級。
根據本發明的原理和特徵的半導體裝置主要包括半導體材料的平面襯底，其具有第一高濃度等級(如n++)的第一導電類型的載流子，第一主表面和與該第一主表面相對的第二主表面；形成在第一主表面上的半導體材料的外延層或平面襯底的延續物，具有低於第一等級的第二濃度等級(如n+)的第一導電類型的載流子，並且具有外表面；形成在外表面且延伸到第一預定深度的至少一個區域，具有第三濃度等級(如p+)的第二導電類型的載流子；以及形成在外表面且延伸到第二預定深度的至少一個單元，具有高於第三濃度等級的第四濃度等級(如p++)的第二導電類型的載流子；形成在外延層的外表面處的第一電極層(陰極電極)；以及形成在半導體襯底的第二主表面處的第二電極層(如陽極電極)。
該半導體裝置可以包括通過單個輕摻雜區域或由多個輕摻雜區域而彼此分開的多個重摻雜單元。重摻雜單元的深度可以大於等於或小於輕摻雜區域的深度。優選地包括示例性半導體裝置以在過電壓保護電路中使用和操作，例如該過電壓保護電路包括聚合物正溫度係數(PPTC)電阻性元件，其與陰極電極串聯電連接且通過直接接觸與半導體裝置熱連接。
本發明的這些和其它目的，優點，方面和特點將從結合下述附圖的優選實施例的詳細描述中得到充分地理解。
本發明由附圖示出，其中圖1是根據本發明的原理的並聯結構的過電壓保護電路的示意性電路圖，其中PPTC元件與反向雪崩或齊納擊穿保護二極體元件電氣以及熱連接。
圖2是根據本發明的原理的改進的能量脈衝承受二極體的正面和部分放大圖。
圖3是圖2二極體結構的兩個典型二極體部分的放大概略剖視圖和示意性電路。
圖4是表示圖3模型的反向擊穿IV特性的曲線圖(縱坐標軸對數標度)。
圖5是根據圖2原則的半導體二極體結構的一個優選例子的頂平面圖的放大曲線圖。
圖6是根據圖2原則的半導體二極體結構的又一個優選例子的頂平面圖的放大曲線圖。
圖7是施加給圖1保護電路的反向偏壓過電壓脈衝的輸出電壓與時間的曲線圖。圖7A是當限流源施加過電壓脈衝時輸出電壓的曲線圖。
圖8是圖7的反向偏移過電壓脈衝的電流與時間的曲線圖。圖8A是在圖7A中表示的反向偏壓過電壓脈衝的電流與時間的曲線圖。
圖9是圖7的反向偏壓過電壓脈衝的輸入電壓與時間的曲線圖。圖9A是圖7A中表示的反向偏壓過電壓脈衝的輸入電壓與時間的曲線圖。
圖10A，10B，10C，10D和10E表示結合本發明圖2的原理構造二極體的一系列處理步驟。
圖11和12表示可適用於根據圖10A-10E的處理過程製造的二極體的每立方釐米的摻雜曲線的兩個例子。
具體實施例方式
我們已經發現提高響應於過電壓能量脈衝的二極體的溫度承受能力的二極體晶片布置和結構。該二極體包括通過外延生長或雜質擴散產生的更高電阻率的區域(例如p+區域)。在二極體的單元區域(例如p++)中提供更重的摻雜以便在反向偏壓電壓擊穿電平下確保齊納隧道效應和/或碰撞電離。隨著晶片溫度的增加，較輕的摻雜(p+)區域在更重的摻雜(p++)單元區域之前達到固有(歐姆性)轉變溫度(transition temperature)，由此集中的陽極-陰極電流通過晶片的這些較輕摻雜區域。電流的這種轉移增加了較輕摻雜區域中的溫度，由此在晶片中使溫度蔓延地更均勻且影響較輕摻雜區域的歐姆性電流-電壓特性。固有/齊納電壓電平的比率將根據摻雜濃度、區域和單元的晶片布局以及二極體晶片的溫度消散能力(散熱)而變化。
圖1示出了示例性的並聯調節器電路10。其中，根據本發明的原理，電路10電連接在能量源12和負載14之間，且電路10包括並聯調節器保護器二極體元件16，例如反向偏壓雪崩擊穿二極體或齊納二極體。電路10還包括一系列電阻性元件18，最好是PPTC電阻性元件。元件16最好熱連接到PPTC電阻性元件18，例如，如一般地在美國專利No.6,518,731的例子中所教導的，通過使元件16的晶片直接與PPTC電阻性元件物理接觸，該美國專利作為上述參考，且援引其公開的內容在這裡作為參考。
當由於在能量脈衝或尖峰中發生單極過電壓情況時，大量的電流流過二極體16。如這裡使用的，術語「過電壓」的意思是能量脈衝的電壓電平高於二極體16的反向雪崩擊穿等級，或齊納隧道效應等級。該電流導致二極體16中快速的熱量增加。由於熱連接，二極體的熱量傳輸到PPTC元件18。在由能量脈衝帶來的短的加熱間隔以後，PPTC元件18將達到「跳閘」溫度且因此電阻快速增加。當PPTC元件18進入它的跳閘狀態時，通過調節器二極體16和負載14的電流大幅度減少。根據本發明的原理，與在現有技術的齊納二極體中發生的相比，響應於能量脈衝的熱量在整個二極體16的結構中更均勻地分布且允許其吸收更多的能量並在更長的初始加熱間隔承受更大的熱量，而不會有相應的不可恢復的損害或故障。
圖2示出了根據本發明的原理形成的齊納二極體16的示例性結構。多層二極體16包括半導體襯底20，如高摻雜的n-載流子矽晶片或晶片。輕摻雜n-載流子矽的外延層22形成在襯底20上。至少一個，優選的是一系列重摻雜的p-載流子單元24形成在外延層22中且延伸到重摻雜的n-載流子矽襯底20的物理和電氣相鄰部分。輕摻雜的p載流子區域26在重摻雜的單元24之間延伸。雖然在圖2，5，6的交錯布置中示出了多個單元24和區域26，但是具有適合彎曲或其它連續形式和跨過晶片分布的單個單元24或形成區域26也包含在本發明的範圍內。形成區域24和單元26的外延層22中相對結的摻雜深度根據需要的二極體特性而變化。如圖2和圖12中示出的，重摻雜的單元24的深度大於交錯的輕摻雜區域26的深度，但是例如由圖11中摻雜濃度曲線所示出的，相反的設置也在本發明的範圍內。優選地形成底部金屬電極層(陽極)28以便與矽襯底20的下部主表面共同擴展；且優選地形成頂部金屬導體層(陰極)30以便與單元24和區域26的外表面共同擴展並電連接。
在圖2的例子中，晶片襯底20被重摻雜負載流子，至少大約1020的n-型摻雜劑離子/cm3(N++)的n-型材料。外延層22輕摻雜負載流子，大約1017摻雜劑離子/cm3(N+)的n-型材料。例如，作為如圖11和12中示出的距離的函數，重正載流子p-摻雜的單元24在1021到1015/cm3的範圍，且更輕摻雜的正載流子p-摻雜的區域26在大約1020-1015/cm3。
如從單元24延伸的在圖2中示出的箭頭標記「I」所示，響應於過電壓能量脈衝，重摻雜的單元24確保初始齊納二極體隧道效應(或者反向雪崩擊穿，依據情況而定)通過從p++單元24到相鄰的下面的襯底的n++區域的每個路徑。
在能量脈衝間隔過程中，隨著二極體晶片16中的溫度的增高，更輕摻雜的區域26將達到轉變溫度，在該溫度形成襯底和外延層的矽原子開始發出電子，增加漏電流且可能達到在p-區域26和n+區域22(其中指由雙方向低電阻，高電流表示的「固有」或「歐姆性」情況)之間沒有能量或勢壘的電平。當形成在區域26的二極體達到固有、歐姆性狀態(其發生在低於重摻雜的p++單元24的襯底溫度)，因此通過齊納結構的電流(且局部加熱)在整個晶片襯底中變得更均勻地分布。如圖2中對分區域26的T箭頭示出的，當輕摻雜的p+區域26達到固有(歐姆性)高溫，電流變得集中地通過雙方向的歐姆區域。
通過歐姆區域的電流將增加溫度，由此影響類歐姆性的I-V特性。在實際中，響應於能量脈衝，二極體18的固有/齊納電壓的比率將隨著二極體裝置的摻雜、布局以及溫度/散熱而變化。通過在低的和高的晶片溫度確保改善的反向偏壓動態和穩定狀態電流分布，根據本發明的原理製造的二極體產生改善的高溫承受能力且最終當遇到過電壓高能量脈衝時，比傳統的齊納二極體壽命更長。
為了幫助進一步理解，圖3象徵性地將二極體16分為兩個二極體，一個包括輕摻雜的區域26(左側二極體)，另一個包括重摻雜的單元24(右側二極體)。如果通過提供正電壓給電極28且在電極30提供負返迴路徑使得這兩個二極體反向偏置，那麼將形成兩個耗盡區在輕摻雜的左側二極體中的較寬區域A1和在重摻雜的右側二極體中的較窄區域A2。隨著反向偏壓的增加，電平達到(圖4中的VB2)第一臨界域，在該臨界域雪崩電流或隧道效應電流將開始在右側二極體中流動，而不是在左側二極體中流動。臨界域發生在理想的右側二極體中冶金結(J)附近的某處。隨著電壓的增加，達到第二臨界域(圖4中的電壓電平VB1)，在該第二臨界域雪崩電流或隧道電流將開始在左側二極體中流動。然後通過兩個二極體的複合電流導致在圖4中的交叉點(IP)開始的曲線。
當圖3的兩個二極體以相同的結構形成為相鄰的隔開的區域，如本發明的二極體16，在單元24產生的熱量將快速地傳輸到相鄰的區域26，該熱量傾向於降低左側二極體的臨界域電壓特性以及增加通過左側二極體的漏電流。當達到第二臨界電壓電平VB1且兩個二極體部分是導熱的時，內部熱量在整個晶片16中比以前更均勻地分散，由此增加二極體16承受高能量脈衝的能力。
因為圖3的左側二極體比右側二極體更輕度地摻雜，所以左側二極體將達到轉變溫度(如，大約350℃)，在該溫度左側二極體轉變到固有或歐姆特性。該轉變溫度低於更重摻雜的右側二極體的轉變溫度(如600℃到700℃)。作為實際問題，除非由二極體16消耗的能量局限在最大等級，否則最終二極體16將熔化掉且被毀壞。我們發現的是利用這裡解釋的我們新的二極體結構，示例性二極體比我們知道的現有技術的二極體16能夠更好地承受高能量脈衝。在一個優選的應用中，二極體16能夠更好地在足夠使相連接的PPTC裝置觸發且使非常高的電阻串聯在電流源12和二極體16(以及負載14)之間的時間間隔內承受高能量脈衝。如結合圖1例子解釋的，當二極體16與PPTC電阻器裝置18有效地熱連接時，二極體16的壽命將進一步提高。
圖5示出了二極體16的設置，其中重摻雜的單元14以由輕摻雜的區域16的行隔開的行限定。在該例子中，具有將四個單元24分開的三個不連續的區域26。圖6示出了二極體16的替換性設置，其中具有例如由連續的單個輕摻雜的區域26隔開的16個輕摻雜的大致方形單元24。雖然方形框單元24以例子中的方式示出，但是單元也可以是例如圓形的或圓柱形的。因此，單元和區域不必是幾何的方形或四方形格子，且它們可以是許多其它固體幾何形狀，無論是直邊的或是具有曲線邊和/或彎曲的。
圖7示出了在圖1電路中跨過並聯二極體16和負載14出現的反向偏壓過電壓脈衝Vr。電平Vztl和Vzm表示在脈衝持續周期過程中的漸進的時間間隔處二極體16的陽極和陰極之間電壓電平。圖8用曲線表示流過二極體16的電流，以及圖9用曲線表示由能量脈衝源12提供的輸入電壓。
如果Vr脈衝(脈衝發生器12)的源極具有足夠低的源極阻抗，在經過時間周期t1後，二極體溫度可以上升到與固有摻雜情況一致的程度。在這個提高的溫度下，區域26處的PN結的反向阻斷能力顯著地減少或不再存在，且陰極-陽極路徑將顯示歐姆性特性。PPTC元件1 8的電阻將由於固有能量消耗和來自二極體16的晶片的輔助熱量而增加。隨著PPTC元件18的電阻的增加，二極體功率消耗減少。在晚於時間t1的時間t2，p-n結恢復大部分電壓阻斷能力，因此流過二極體16的電流減少。
例如，根據脈衝源特性，二極體16的摻雜等級，晶片布局以及二極體/PPTC電路裝置的熱特性，電流Iz和電壓Vr波形的形狀和振幅比將改變。圖7A，8A和9A分別表示使用限流能量脈衝源時的Vr，Iz和Vin波形。在該例子中，例如，在PPTC元件18在時間t3「跳閘」到其非常高的阻抗狀態後，輸出電壓Vr(圖7A)將部分地折回並恢復。雖然通過二極體16的電流保持恆定(圖8A)，但是在時間t1和t3之間，輸入電壓將變化(圖9A)。
圖10A到10E以簡化的等級逐步地表示製造高能量鉗位二極體，如二極體16的流程。圖10A示出了第一系列處理步驟。對n-型重摻雜的矽晶片120進行外延層增長。外延n+層122在n++晶片120的頂部表面上生長。n+層122具有低於n++晶片120的摻雜濃度。雖然示出的層122是重摻雜的n++，但是也可以使用具有輕摻雜p+外延層的重摻雜的p++晶片。二氧化矽層123在外延層122的頂部表面上生長。外延層122的厚度可以在一個範圍內變化，在本例子中外延層厚度大約為5微米。二氧化矽層123大約為1微米厚。
需要注意，優選地選擇初始晶片或襯底具有最低的可能電阻率(最高的摻雜水平)，使得晶片(晶片)對於二極體的總寄生串聯電阻的貢獻最小。因此，外延層將顯示相同類型載流子的較低摻雜等級，或者具有相對極性的載流子摻雜。如果在特殊的電路保護應用中較高的串聯阻抗可接受，那麼可以通過使用具有較低摻雜等級的襯底和除去頂側外延層替換摻雜水平。希望該替換的方法降低最終的保護二極體的製造成本。
圖10B示出了第二系列處理步驟。通過使用傳統的掩膜和蝕刻技術在二氧化矽層123中確定開口125。該開口具有等於每一個完成的二極體的有效面積的面積，該完成的二極體由被處理的晶片120形成和產生。實際中，開口在1mm乘1mm的範圍，但是可以更大或更小。執行p載流子離子注入和短擴散來形成層127。任何傳統的摻雜技術都可以用於在n+外延層122中產生p+載流子層127。
圖10C示出了第三系列處理步驟。形成光致抗蝕掩膜129且對其構圖以便在由圖10B的步驟限定的二極體區域125中限定開口陣列131。通過由構圖的光致抗蝕掩膜129限定的開口執行p+載流子離子注入。選擇注入劑量以便在新的摻雜區域124中產生超過區域127的摻雜等級的摻雜等級。
圖10D示出了第四系列處理步驟。使用傳統的技術去掉光致抗蝕劑層129並執行擴散步驟。擴散步驟形成二極體16的重摻雜的單元區域24和輕摻雜的區域26。在該例子中，p++開口通常大約是15微米寬，但是根據特定的二極體設計，也可以使用其它的寬度和長度。單元24的最後的結深大約為2微米。
圖10E示出了最後系列的處理步驟。施加頂部接觸鍍金屬而形成陰極30，以及施加底部接觸鍍金屬而形成陽極28。然後「切割」晶片以得到單獨的二極體16的晶片。可以封裝該晶片作為單獨的電氣元件，或者如上所述將它們直接與電阻性元件結合，諸如PPTC電阻性元件18。
圖11和12示出了可以在製造示例性二極體16中使用的兩種類型的每立方釐米的摻雜雜質分布。圖11示出了單元24的p++濃度延伸到層22中小於區域26中的p+層的距離。如圖2中的曲線圖示出的，圖12示出了單元24的p++濃度延伸到層22中大於p+區域26的距離。示出的摻雜值作為參考例子，也可以根據需要的應用或適用的處理能力和條件使用更高或更低的值。
在圖5和圖6中示出的結構設計的可供選擇的辦法以及在二極體晶片的表面上至少分布兩個不同的反向電壓擊穿區域的基本概念可以不僅用於如二極體16的能量鉗位二極體，而且也可以用於在反向偏壓和高電流密度的情況下在高溫下操作的其它形式的二極體。
已經如此描述了本發明的優選實施例，現在應當理解本發明的目的已經完全實現，且本領域的技術人員可以理解在結構中以及與本發明的實施例和應用不同的許多改變都不會超出本發明的精神和範圍。因此，這裡的公開和描述僅僅是解釋性的而不是對其的任何限制。
權利要求
1.一種半導體裝置，包括(a)半導體材料的平面襯底，具有第一高濃度等級的第一導電類型的載流子，第一主表面以及與所述第一主表面相對的第二主表面；(b)半導體材料層，其作為和所述第一主表面相鄰的所述襯底中或襯底上的其中之一，具有低於所述第一等級的第二濃度等級的所述第一導電類型的載流子，並具有外表面；(c)至少一個區域，其形成在所述外表面上且具有第三濃度等級的第二導電類型的載流子；(d)至少一個單元，其形成在所述外表面上且具有高於所述第三濃度等級的第四濃度等級的所述第二導電類型的載流子；(e)第一電極層，其形成在所述外表面上；以及(f)第二電極層，其形成在所述第二主表面上。
2.一種半導體裝置，包括(a)半導體材料的平面襯底，具有第一預定濃度等級的第一導電類型的載流子，第一主表面以及與所述第一主表面相對的第二主表面；(b)至少一個區域，其形成在所述第一主表面上且具有第二預定濃度等級的第二導電類型的載流子；(c)至少一個單元，其形成在所述第一主表面上且具有高於所述第二濃度等級的第二濃度等級的所述第二導電類型的載流子；(d)第一電極層，其形成在所述第一主表面上；以及(e)第二電極層，其形成在所述第二主表面上。
3.根據權利要求1的半導體裝置，其中所述至少一個區域延伸到所述層中第一預定的深度，並且其中所述至少一個單元延伸到所述層中第二預定深度。
4.根據權利要求3的半導體裝置，其中(a)所述第二預定深度大於所述第一預定深度，或(b)所述第二預定深度小於或等於所述第一預定深度。
5.根據權利要求1或2的半導體裝置，其中所述第一導電類型的所述載流子是n-載流子，所述第二導電類型的所述載流子是p-載流子。
6.根據權利要求1或2的半導體裝置，其中所述第一導電類型的所述載流子是p-載流子，所述第二導電類型的所述載流子是n-載流子。
7.根據權利要求1或2的半導體裝置，其中所述裝置包括通過所述區域而彼此隔開的多個單元。
8.根據權利要求1或2的半導體裝置，其中所述裝置包括多個單元和多個區域，以及其中所述多個單元通過所述多個區域而彼此隔開。
9.根據權利要求1的半導體裝置，其中所述層包括形成在所述襯底上的外延層。
10.根據權利要求1或2的半導體裝置，其中所述裝置的至少一個所述電極電連接到電路保護元件，且所述裝置與電路保護元件熱接觸，優選的其中所述電路保護元件包括聚合物正溫度係數(PPTC)電阻性元件。
11.根據權利要求10的半導體裝置，連接到保護電路中的反向偏壓裝置且可操作地吸收具有超過預定的反向偏壓電壓電平的電壓的能量脈衝，將所述脈衝轉換為熱量，以及將所述熱量傳遞到所述電路保護元件。
12.根據權利要求5的半導體裝置，其中所述第一電極形成陰極連接以及所述第二電極形成陽極連接，且進一步包括與所述陰極連接串聯電連接且通過直接接觸與所述裝置熱連接的聚合物正溫度係數(PPTC)電阻性元件，優選地包括過電壓保護電路，其中PPTC電阻性元件串聯連接在源極和負載之間，以及其中所述半導體裝置與所述負載並聯連接。
13.根據權利要求5的半導體裝置，其中平面襯底是負載流子，是具有至少大約1020n-型摻雜劑離子/cm3的n-型摻雜材料，其中外延層是負載流子，是具有大約5×1017摻雜劑離子/cm3的n-型摻雜材料；該至少一個區域是正載流子，是具有在1020和1015之間的摻雜劑離子/cm3的p-型摻雜劑的p-型摻雜材料，且該至少一個單元是正載流子，是具有在5×1021和1015之間的摻雜劑離子/cm3的p-型摻雜劑的p-型摻雜材料。
14.一種用於製造半導體裝置的方法，包括以下步驟(a)形成半導體材料的平面襯底，該平面襯底具有第一高濃度等級的第一導電類型的載流子，第一主表面以及與所述第一主表面相對的第二主表面；(b)在所述第一主表面上形成半導體材料的外延層，其具有低於所述第一等級的第二濃度等級的所述第一導電類型的載流子，以及具有外表面；(c)在所述外表面上形成至少一個區域，其具有第三濃度等級的第二導電類型的載流子；(d)在所述外表面上形成至少一個單元，其具有高於所述第三濃度等級的第四濃度等級的所述第二導電類型的載流子；(e)在所述外表面上形成第一電極層；以及(f)在所述第二主表面上形成第二電極層。
15.一種用於製造半導體裝置的方法，包括以下步驟(a)形成半導體材料的平面襯底，其具有第一預定濃度等級的第一導電類型的載流子，第一主表面以及與所述第一主表面相對的第二主表面；(b)在所述第一主表面上形成至少一個區域，其具有第二預定濃度等級的第二導電類型的載流子；(c)在所述第一主表面上形成至少一個單元，其具有高於所述第二濃度等級的第二濃度等級的所述第二導電類型的載流子；(d)在所述第一主表面上形成第一電極層；以及(e)在所述第二主表面上形成第二電極層。
全文摘要
一種能量脈衝鉗位半導體二極體(16)包括襯底(20)，其具有第一高濃度等級(例如n++)的第一導電類型的載流子，第一主表面和與該第一主表面相對的第二主表面；半導體材料層(22)，具有低於第一等級的第二濃度等級(例如n+)的第一導電類型的載流子，並且具有外表面；形成在外表面上的區域(26)，具有第三濃度等級(例如p+)的第二導電類型的載流子；至少一個單元，具有高於第三濃度等級(例如p++)的第四濃度等級的第二導電類型載流子；陰極電極(30)和陽極電極(28)。該二極體優選地包括在過電壓保護電路中，該過電壓保護電路包括與陰極電極串聯連接且與二極體熱連接的PPTC電阻器。
文檔編號H01L23/58GK1722470SQ200510083799
公開日2006年1月18日 申請日期2005年6月14日 優先權日2004年6月14日
發明者A·科甘, 欒紀源, A·米科拉察克 申請人:泰科電子有限公司