外圍組件連接快速擴充系統一致性測試板與方法

2023-08-08 06:13:56 1

專利名稱：外圍組件連接快速擴充系統一致性測試板與方法
技術領域：
本發明涉及用來測試外圍組件連接快速擴充系統是否符合PCIE規格的 方法與系統。
背景技術：
除非在此處另有說明，在此段落中所描述的內容並非為此申請案的申請 專利範圍的先前技術，且在此段落中所包含的內容並非承認其為先前技術。夕卜圍組件連接快速(Peripheral Component Interconenct Express, PCIE)標準 已快速地取代加速圖形埠(Accelerated Graphics Port, AGP)標準成為顯示卡 與計算機系統間最常被使用的接口。不像之前的接口標準，PCIE接口使用多 個點對點全雙工串行連結來達成雙向高頻寬的通訊。因為如此，PCIE接口在 當今的計算機系統裡頭可被用來耦合中央處理單元(Central Processing Unit, CPU)與其它的處理單元如圖學處理單元(Graphics Processing Unit, GPU),而能 增加整個計算機系統的效能。在實際應用上，PCIE擴充裝置用來連接計算機系統的 一主機板以及與多 個PCIE插槽連接的外部裝置。在PCIE擴充裝置數據線傳輸的數據信號可因 此在CPU與外部裝置間傳輸。然而，為了確保PCIE擴充裝置能有效運作測 試在PCIE擴充裝置上傳輸的信號是否符合PCIE標準便是一種檢驗的方式。 比較不幸的是，目前的測試方法中並沒有針對在PCIE擴充裝置上傳輸的數據 信號進行測試。於此領域所需的是一種具有成本效益來測試在PCIE擴充裝置上的數據 線傳遞的數據信號是否符合PCIE規格並且解決至少上述問題的方法及系統。發明內容本發明說明 一 種用來測試外圍組件連接快速(Peripheral Component Interconnect Express, PCIE)標準擴充裝置以確認在該擴充裝置上的信號線傳 輸的多個數據信號符合PCIE標準的方法。在一具體實施例中，本發明的方法包含有由信號線傳送該數據信號至一測試板，其中測試板被設計來回送一 第一部份的數據信號至擴充裝置以及傳送一第二部份的數據信號至一測試裝 置，以及測試第二部份的數據信號是符合PCIE標準。本發明的另一實施例為一種用來測試PC正標準擴充裝置以確認在該擴 充裝置上的信號線傳輸的多個數據信號符合PCIE標準的系統，包含至少一 第一測試板，該第一測試板包含多個第一印刷電路用來回送至少一第一部份 的數據信號、和多個第二印刷電路用來傳送至少一第二部份的數據信號至多 個第一連接器進行測試；以及一第二測試板，該第二測試板包含有多個第三 印刷電路用來回送該第二部份的數據信號、和多個第四印刷電路用來傳送該 第一部份的數據信號至多個第二連接器進行測試。


所以，可以詳細了解本發明上述特徵的方式中，本發明的一更為特定的 說明簡述如上，其可藉由參照到具體實施例來進行，其中一些例示於所附圖 式中。但應注意所附圖式僅例示本發明的典型具體實施例，因此其並非要限 制本發明的範圍，本發明自可包含其它同等有效的具體實施例。圖1為根據本發明一具體實施例的計算機系統包含有一PCIE擴充裝置；圖2A為根據本發明一個具體實施例的簡單方塊圖，用來表示PCIE擴充 裝置的第一橋接晶片進行PCIE規格測試的連接；圖2B為根據本發明 一個具體實施例的簡單方塊圖用來表示PCIE擴充裝 置的第二橋接晶片進行PCIE規格測試的連接；圖3A為用來讓在奇數信號線傳輸的數據信號進行PCIE規格測試的第一 測試板的示意圖；圖3B為一示意圖，用來說明受測的數據信號是如何在一偶數數據線與第 一測試^1的對應的兩對SMA連4妄器間傳；圖3C為 一示意圖，用來說明未受測的數據信號是如何由 一 奇數信號線回 送到第一測試板；圖4為一第二測試板被設計用來選擇性地傳送在奇數數據線的數據信號 到測試裝置進行測試的 一 簡單示意圖；圖5為本發明的PCIE擴充裝置的PCIE規格測試方法的流程圖。
具體實施方式
本發明描述一種測試PC正擴充裝置是否符合PCIE規格的方法與系統。 在本發明的一實施例中，PC正擴充裝置包含有兩個橋接晶片，此兩橋接晶片 通過一PCIE纜線連接。為了測試PCIE擴充系統是否符合PCIE規格，每一 個橋接晶片與一測試板連接，而測試板用來傳送選^^過的數據信號到一測試 裝置。圖1為根據本發明一具體實施例的計算機系統100(包含有一 PCIE擴充 裝置104)的簡單方塊圖。計算機系統100包含有一主計算機102以及至少一 PCIE兼容裝置106經由PCIE擴充裝置104與主計算機102連接。PCIE兼容 裝置106可以是至少一顯示卡。擴充裝置104包含有第一橋接晶片108與第 二橋接晶片110。第一橋接晶片108經由一 PCIE煉結語主計算機102連接。 第二橋接晶片110包含有多個PCIE插槽(未顯示)連接PCIE兼容裝置106。 電子信號經由PCIE纜線112在第一橋接晶片108與第二橋接晶片IIO間傳輸。 這些信號包含有同步信號以及數據信號等等。第二橋接晶片IIO被設計來傳 送這些信號到PCIE兼容裝置106插置的PCIE插槽。換句話說， 一個在主計 算機102上的PCIE插槽可以因此對應到至少一個在第二橋接晶片110上的 PCIE插槽。為了確保PC正擴充裝置104正確地運作，測試PCIE擴充裝置 104是否符合PC正標準需要確定在第一橋接晶片108與第二橋接晶片110間 傳輸的數據信號與PCIE規格相符。圖2A為根據本發明一個具體實施例的簡單方塊圖，用來表示PCIE擴充 裝置104的第一橋接晶片108進行PCIE規格測試的連接。第一橋接晶片108 與一測試板204連接，如此一來，選擇的電子信號可以被傳輸到測試裝置206 行測試。在測試進行時，未顯示的主計算機亦能第一橋接晶片108連接。在 第一橋接晶片108與測試板204間傳輸的信號包含有同步信號REFCLK以及 第一數目的數據信號DATA一M。在測試板204與測試裝置206間傳輸的信號 包含有同步信號REFCLK以及第二數目的數據信號DATA_N,其中第二數目 的數據信號DATA—N數目少於第一數目的數據信號DATA一M的數目。也就 是說，測試板204 ^皮設計成傳送一部分由第一橋接晶片108輸出的數據信號 DATA一M到測試裝置206,同時回送剩下部份的數據信號DATA-M到第一橋 接晶片108。藉由上述方式，測試板204的表面積與拉線複雜度將可因此降 低。圖2B為根據本發明一個具體實施例的簡單方塊圖，用來表示PCIE擴充 裝置104的第二橋接晶片110進行PC正規格測試的連接。藉由第二橋接晶片 110與測試板204的連接，選擇的電子信號將可以被傳輸到測試裝置206進 行測試。然而，外步同步信號Ext一REFCLK需要被提供來模擬當第二橋接芯 片IIO接收同步信號時的操作狀態。圖3A為用來讓在奇數信號線傳輸的數據信號進行PCIE規格測試的第一 測試板302的示意圖。根據本發明的一具體實施例的第一測試板302包含有 一連接器304用來與一橋接晶片301連接。這裡的橋接晶片301可以是第一 圖中的第一橋接晶片108或是第二橋接晶片110。此外，第一測試板302包 含有多個次微版本A(Subminiature Version A， SMA)連接器306用來與測試裝 置307、第一印刷電路310與第二印刷電路315連接。第一印刷電路310用 來傳送在連接器304與SMA連接器306間傳輸的受測數據信號，而第二印刷 電路315則是用來回傳未被選擇受測的數據信號回到橋接晶片301。在一具 體實施例中，假設橋接晶片301包含有16條數據信號線用來傳送與接收PCIE 規格的數據信號，連接器304可以是非常高密度纜線連接(Very High Density Cable Interconnect，VHDCI)連接器，如由MOLEX所提供的16xiPass。 16條數 據信號線可以分成八條奇數數據信號線DS01, DS03,.,.DS15與八條偶數數據 信號線DS02,DS04,…DS16 。舉例來說，選擇經由第一印刷電路310傳送的 數據信號可以是偶數數據信號線的數據信號，而奇數數據信號線的數據信號 則會經由第二印刷電3各316回送。圖3B為一示意圖用來說明受測的數據信號是如何在一偶數數據線316 與第一測試板302的對應的兩對SMA連接器306間傳輸。每一偶數信號線 316包含有兩低電壓差動信號(low voltage differntial signal, LVD)對，也就是說 每一偶數信號線316對應到一接收對316R以及一傳送對316T。第一印刷電 路310被設計來在每一個接收對316R以及傳送對316T與對應的SMA連接 器306間傳輸數據信號。每一個偶數信號可因此而經由SMA連接器306傳送 到測試裝置307進行測試。圖3C為一示意圖用來說明未受測的數據信號是如何由一奇數信號線318 回送到第一測試板302。如同偶數數據線316，每一偶數資料線318包含有兩 對LVDS(—對為接收對318R， 一對是傳送對318T)。第二印刷電路315被設 計來連接每一奇數信號線318對應的傳送對318T到接收對318R。為被選擇受測的數據信號(在本實施例中為奇數信號線數據信號)因此而能被回送而不被傳送到測試裝置307。因為第一測試板302被設計來選擇性地測試偶數信號線數據信號，僅僅 需要在第一測試板302上設置一較小數目的SMA連接器306。由此一來，整 個第一測試板302的面積與其上的電路拉線複雜度將可因此而降低。當偶數 數據線數據信號已經被測試完畢後，奇數數據線傳輸的數據信號可以經由類 似的方法由第二測試板傳送到測試裝置進行測試。圖4為一第二測試板402設計用來選擇性地傳送在奇數數據線的數據信 號到測試裝置進行測試的一簡單示意圖。與第一測試寺反302類似，第二測試 板402包含有連接器404用來與橋接晶片301連接。第一測試板302另外包 含有多個SMA連接器406用來與測試裝置307、第三印刷電路410與第四印 刷電路415連接。第四印刷電路410用來傳送在連接器404與SMA連接器 406間傳輸的受測數據信號，而第三印刷電路415則是用來回傳未被選擇受 測的數據信號回到橋接晶片301。選擇經由第四印刷電路410傳送的數據信 號可以是奇數數據信號線DS01,DS03,…DS15的數據信號，而未被選擇(未被 測試)經由第三印刷電路415回送的數據信號則來自於偶數數據信號線DS02, DS04,…DS16。當偶數數據信號線的數據信號經由與第一測試板302的連接 而完成測試後，奇數數據線的奇數數據信號可以藉由跟第二測試板402的連 接以完成測試。借著分開測試奇數與偶數數據信號線的數據信號，可以簡化每一個測試 板的設計同時每個測試板的表面積(大小)也可因此而降低因為只需要較少數 目的SMA連接器。雖然本發明的實施例中提到把數據信號線用奇數/偶數的 方式分類，其它種分類的方法同樣為本發明專利的涵蓋範圍。請同時參閱圖3A與圖4,圖5為本發明的PCIE擴充裝置的PCIE規格 測試方法的流程圖。在初始步驟502中，有一數目的數據信號線需要被測試 的橋接晶片301被連接到第一測試板302。第一測試板302被設計來回送第 一部份數據信號線的數據信號如奇數數據線數據信號DSOl, DS03,…DS15同 時傳送剩下部份數據信號線的數據信號DS02, DS04,…DS16到測試裝置307。 步驟504測試經由第一測試板302傳輸的第一部份數據信號。在第一部份數 據信號完成測試後，步驟506把第二測試板402與橋接晶片301連接用來把 已經完成測試的第一部份數據信號回送到橋接晶片301，而把剩下的第二部份數據信號傳送到測試裝置307。步驟508則是針對第二部份數據信號進行 測試。之後，所有在橋接晶片301上傳輸的數據信號都能因此而得到測試的 機會。如上述，此處說明的系統與方法可以藉由把待受測的數據信號分組成較 小的群組並對分組後的數據信號分別進行測試，以獲得一種便利的PCIE擴充 裝置的PCIE標準測試方法。當每一個測試板所需要負擔的受測數據信號數目 能夠有效地降低，每個測試板的設計能得以筒化，其尺寸亦能獲得縮小。以上的說明例示了本發明的多種具體實施例，以及如何實施本發明的態 樣的範例。上面的範例、具體實施例、指令語意以及圖式都不應該看待為唯 一的具體實施例，而是用來說明下列申請專利範圍所定義的本發明彈性與優 ,氨。
權利要求
1.一種用來測試符合外圍組件連接快速PCIE標準的方法，包括提供一PCIE擴充裝置，其中該擴充裝置上包含有多條信號線以傳輸多個數據信號；由該信號線傳送該數據信號至一測試板，其中該測試板被設計來回送一第一部份的數據信號至該擴充裝置以及傳送一第二部份的數據信號至一測試裝置；以及測試該第二部份的數據信號是否符合PCIE標準。
2. 如權利要求l所述的方法，其中該第一部份的數據信號經由該奇數信 號線傳輸數據信號，而該第二部份的數據信號通過該偶數信號線傳輸數據信，
3. 如權利要求l所述的方法，其中該第一部份的數據信號經由偶數信號 線傳輸數據信號，而該第二部份的數據信號經由該奇數信號線傳輸。
4. 如權利要求l所述的方法，其中經由該信號線傳送該數據信號至該測 試板經由一高密度纜線連接VHDCI連接器。
5. 如權利要求4所述的方法，其中經由該信號線傳送該數據信號至該測 試板包含有經由該VHDCI連接器連接該測試板到該PCIE擴充裝置的一橋接 晶片。
6. 如權利要求l所述的方法，其中每一該數據線包含有兩對差動電壓信，
7. 如權利要求6所述的方法，其中該每兩對差動電壓信號包含有一接收 對以及一傳送只十。
8. 如權利要求7所述的方法，其中該測試板被設計來連接該第一部份的 數據信號由其該對應的接收對至該對應的傳送對傳送。
9. 如權利要求l所述的方法，其進一步包含經由該信號線傳送該數據信號至一第二測試板，該第二測試板被設計來 回送該第二部份的數據信號至該擴充裝置以及傳送該第一部份的數據信號至 該測試裝置；以及測試該第 一部份的數據信號是否符合PCIE標準。
10. —種用來測試符合外圍組件連接快速PCIE標準，包含一 PCIE擴充裝置，該擴充裝置包含有多條信號線用來傳輸的多個數據信至少一第一測試板，該第一測試板包含多個第一印刷電路用來回送至少 一第一部份的數據信號、和多個第二印刷電路用來傳送至少一第二部份的數據信號至多個第一連接器進行測試；以及一第二測試板，該第二測試板包含有多個第三印刷電路用來回送該第二 部份的數據信號、和多個第四印刷電路用來傳送該第一部份的數據信號至多 個第二連接器進行測試。
11. 如權利要求IO所述的系統，其中該第一部份的數據信號經由該奇數 信號線傳輸數據信號，而該第二部份的數據信號通過該偶數信號線傳輸數據 信號。
12. 如權利要求IO所述的系統，其中該第一部份的數據信號經由偶數信 號線傳輸數據信號，而該第二部份的數據信號經由該奇數信號線傳輸。
13. 如權利要求IO所述的系統，其中該第一測試板或該第二測試板包含 有一高密度纜線連接VHDCI連接器用來與該擴充裝置連接。
14. 如權利要求13所述的系統，其中該VHDCI連接器用來與該PCIE 擴充裝置的一橋接晶片連接。
15. 如權利要求IO所述的系統，其中每一該數據線包含有兩對差動電壓 信號。
16. 如權利要求15所述的系統，其中該每兩對差動電壓信號包含有一接 收對以及一傳送對。
17. 如權利要求16所述的系統，其中該第一印刷電路用來連接回送該第 一部份的數據信號由其該對應的接收對至該對應的傳送對。
18. 如權利要求16所述的系統，其中該第三印刷電路用來連接回送該第 二部份的數據信號由其該對應的接收對至該對應的傳送對。
19. 如權利要求IO所述的系統，其中該第一連接器與該第二連接器包含 有次微版本A連接器。
全文摘要
本發明揭露了一種用來測試一外圍組件連接快速(Peripheral Component Interconenct Express，PCIE)標準擴充裝置、特別是在其上的信號線所傳輸的信號是否符合PCIE標準的系統與方法。具體實施例揭示一種測試方法，包括從信號線傳送數據信號到一測試板，其中該測試板被設計成能回送一第一部份數據到信號線但是把第二部分數據信號傳送到測試裝置；以及測試第二部份數據信號是否符合PCIE標準。第一部分數據信號則是通過另外的一第二測試板進行測試，該第二測試板能將第二部分數據信號回送到信號線而把第一部分數據信號傳送到測試裝置。
文檔編號G06F13/38GK101566962SQ20081009232
公開日2009年10月28日 申請日期2008年4月22日 優先權日2008年4月22日
發明者源 李 申請人:輝達公司