高速rcv偏置系統的製作方法
2023-07-17 15:50:01 2
高速rcv偏置系統的製作方法
【專利摘要】本發明提出一種新的高速RCV偏置系統。該高速RCV偏置系統，包括偏置模塊、第一級放大器以及新加入的偏置電路，所述偏置模塊提供偏置電壓vbias，所述偏置電路的輸入為偏置電壓vbias，輸出偏置電壓vb1和偏置電壓vb2；所述第一級放大器的源電流輸入由共源共柵結構器件實現，共源共柵結構器件的兩個柵極分別接偏置電壓vb1和偏置電壓vb2。本發明能夠大幅降低輸入信號對電流源的影響，提供穩定的『Ibias』電流，可以大幅減小RCV系統對於輸入信號1與0傳輸延遲的失配，從而有效提升RCV性能；系統結構簡明、易於實現，不需佔用大的版圖面積，也不用對現有RCV系統進行大的改動。
【專利說明】高速RCV偏置系統
【技術領域】
[0001]本發明涉及一種RCV偏置系統。
【背景技術】
[0002]如圖1所示現有的電流源式RCV放大器系統(包含偏置模塊和運算放大器)，vbias為偏置電壓其作用為控制電流源使其輸出恆定的電流。
[0003]圖2為現有的RCV系統應用於單端輸入系統時的結構圖。對於單端輸入信號vin，第一級放大器的一個作用是將其轉換為一對差分信號(VOut&VOut_n);另一作用是作為電平轉換器將vin在外部電壓vext級別的變化轉換為vout/vout_n在內部電壓vint級別圍繞其共模電壓『vcmon』的變化；第三個作用是放大，將vin的微弱小信號變化放大到可以被第二級放大器辨識的大信號漲跌。
[0004]偏置模塊提供準確的偏置電壓『vbias』以保證所有RCV的第一級放大器都有相同的共模輸出電壓『vcmon』。保證這一功能的是負反饋運算放大器。理想狀態下在vbias的控制下RCV的第一級放大器應當有恆定的源電流『Ibias』，且該電流在輸入的單端信號『vin』為低電位和高電位時應該不變。
[0005]衡量RCV系統性能和最高工作速度的核心指標是其分別對輸入信號I與O的傳輸延遲的差異，兩者之間失配越大則RCV系統性能越差。
[0006]圖3為現有的第一級放大器的結構示意圖。現實中由於電流源多採用N - MOSFET器件，當輸入為單端信號時，其漏極電壓vcm會受到輸入信號Vin的耦合而大幅度擺動，由於溝道長度調整的二級效應，電流源的輸出將會隨之擺動，輸出穩定性大幅降低，如圖4所
/Jn ο
[0007]因此，對於單端輸入信號，第一級放大器的『vcm』由於信號稱合將隨輸入『vin』的變化而抖動.『vin』的上升沿將引起『vcm』上升，『vin』的下降沿將引起『vcm』下跌.而『vcm』正是電流元器件NMOS的源漏電壓。該電壓的不穩定引發了下面所述的問題。
[0008]1.由於溝道長度調製效應，源漏電壓(vcm)的抖動將會造成輸出電流Ibias不穩定.[0009]2.輸入對管的柵源寄生電容會引起電流源偏置電壓『vbias』隨『vcm』的耦合，當『vcm』隨輸入信號『vin』擺動時『vbias』將受到影響從而進一步加劇偏置電流Ibias的不穩定.[0010]3.不穩定的『Ibias』造成RVC對輸入信號上升沿與下降沿(即輸入I與輸入O)到RCV輸出rcv_out的傳輸延遲有較大失配.[0011]綜上，對於現有單端輸入信號的RCV系統，由於MOSFET器件的二級效應，第一級放大器的輸入大信號擺動引發了電流源器件無法穩定輸出，造成不同輸入信號響應時間的失配，限制了 RCV工作頻率的提高和最小分辨電壓的降低(即靈敏度的提高)，嚴重影響系統性能。
【發明內容】
[0012]本發明提出一種新的高速RCV偏置系統，大幅降低輸入信號對電流源的影響，從而提升RCV性能。
[0013]本發明的解決方案如下:
[0014]高速RCV偏置系統，包括偏置模塊和第一級放大器，偏置模塊提供偏置電壓vbias，其特徵在於:該高速RCV偏置系統還包括偏置電路，所述偏置電路的輸入為偏置電壓vbias,輸出偏置電壓vbl和偏置電壓vb2 (理想情況下vb2約等於vbl+vdsat, vdsat為飽和漏源電壓)；所述第一級放大器的源電流輸入由共源共柵結構器件實現，共源共柵結構器件的兩個柵極分別接偏置電壓vbl和偏置電壓vb2。
[0015]基於以上基本解決方案，本發明還做如下優化限定:
[0016]上述偏置模塊設置有負反饋運算放大器，負反饋運算放大器的反向輸入端接第一級放大器輸出的兩個差分電壓VOUt與vout_n的共接結點，同相輸入端接第一級放大器的共模輸出電壓vcmon ;負反饋運算放大器的輸出即所述偏置電壓vbias。
[0017]本發明具有以下優點:
[0018]本發明能夠大幅降低輸入信號對電流源的影響，提供穩定的『Ibias』電流，可以大幅減小RCV系統對於輸入信號I與O傳輸延遲的失配，從而有效提升RCV性能。
[0019]該系統結構簡明、易於實現，不需佔用大的版圖面積，也不用對現有RCV系統進行大的改動。
[0020]本發明可以廣泛應用於其他需要穩定電流源保護的領域，能夠應用於所有電流源型的RCV。現有DDR3的RCV簡單優化後即可支持DDR4標準。
【專利附圖】
【附圖說明】
[0021]圖1為現有的電流源式RCV放大器系統(部分)示意圖。
[0022]圖2為現有的RCV偏置系統應用於單端輸入系統時的結構圖。
[0023]圖3為圖1中第一級放大器的結構示意圖。
[0024]圖4為輸入電壓vin的變化導致的vout/vout_n的變化。
[0025]圖5為本發明的電流源式RCV放大器系統(部分)示意圖。
[0026]圖6為本發明的RCV偏置系統應用於單端輸入系統時的結構圖。
[0027]圖7為圖5中的第一級放大器的結構示意圖。
[0028]圖8為本發明新加入的偏置電路的結構示意圖。
[0029]圖9體現了本發明抗幹擾的優越特性。
【具體實施方式】
[0030]如圖5所示，本發明加入了一個電流源保護裝置(偏置電路)，現實中有多種電路結構可以作為電流源保護器件，在此僅以vb2代表其控制或偏置信號。
[0031]如圖6所不,在原偏置模塊與第一級放大器之間設置『bias_2cascode』模塊(偏置電路)，相應地改進了第一級放大器。如圖7所示，第一級放大器原有的單-NFET電流源被一低壓共源共柵電流源取代，『BiaS_2CaSCOde』模塊則是專為這一低壓共源共柵電流源而加入的，該模塊接收原有偏置信號『vbias』並產生兩個輸出電壓『vbl』和『vb2』。該偏置電路(bias_2cascode)中所有器件均應處於飽和區。
[0032]基於圖8所示『biaS_2CaSCOde』模塊的結構，對低壓共源共柵電流源的工作原理做如下說明:
[0033]正常工作情況下所有CMOS器件(nOx, nOy, nix, nly, pOx, pOy, plx, ply)均處於飽和狀態，圖8電路左右兩條支路完全對稱，兩條支路的電流完全相等(IO=Il)。
[0034]在這種狀態下，輸入的vbias電壓決定了 IO以及電路中一切節點的電壓值，忽略二級效應，若圖中所有N -CMOS器件參數均一致，且所有P -CMOS器件參數一致，則根據CMOS飽和電流公式:
[0035]I=l/2*u*c*(Vgs - Vth) ~2推斷出所有N型器件有相同的柵源電壓，即:Vgs(nOx)=Vgs (nOy)=Vgs(nix)=Vgs(nly)，.[0036]而圖中:
[0037]Vgs (nOx)=Vg(nOx) - Vs (nOx)=Vbias - Vss=Vbias - O=Vbias
[0038]Vgs (nly) =Vg (nly) - Vs(nly)=Vb2 - v(dn0y)
[0039]由於圖中左右支路完全相同且10=11，推斷出Vbl=Vbias,且V(dn0y) =Vdsat, Vdsat為輸入器件nOx的飽和漏源電壓，將其代入上述公式有如下結論:
[0040]Vb2=Vbias - Vdsat
[0041]Vbl=Vbias0
[0042]在設置的『bias_2cascode』模塊中，nOx與nOy可以與n0有不同的fingernumber,但每個finger必須與n0有相同的溝道長度和寬度以獲得與n0相同的閾值電壓，nix, nly與nl之間也是如此。這裡,nOx, nOy都指N -FET器件,Finger是指一個大器件被「摺疊」等分成的很多相等的小部分，類似手指一樣；finger number是指把一個器件摺疊等分成的份數。
[0043]Finger number of ηθχ/y and nlx/y 的 finger number 決定了流經兩條通路上的電流，從而決定了可以保證所有器件工作在飽和區的電阻『RX』的阻值範圍。『RX』的阻值應該有不低於+/ - 10%的寬容度以保證在不同工藝角下的穩定性。
[0044]改進後的第一級放大器中，低壓共源共柵電流源相比原有電流源有更大的輸出阻抗。電流源器件no的源漏電壓改為『vdsl』而非原來的『vcm』。nl對n0起保護作用。
[0045]與原來相同，『Vcm』依然隨著外界輸入信號『vin』的上升沿和下降沿大幅擺動，然而由於nl也處於飽和區且其柵極電壓vb2恆定，造成其源級電壓vdsl基本穩定.該特徵提供了以下優勢:
[0046]LnO穩定的源漏電壓『vdsl』顯著消除了溝道長度調製效應從而保證輸出電流『Ibias』的穩定.[0047]2.穩定的『vdsl』顯著消除因器件寄生電容造成的從『vdsl』對偏置電壓『vbl』的率禹合擾動.進一步保證了電流Ibias的穩定。
[0048]簡言之，穩定的『Ibias』電流可以大幅減小RCV系統對於輸入信號I與O傳輸延遲的失配，從而有效提升RCV性能.新系統的優勢如圖9所示。
[0049]本發明可以廣泛應用於其他需要穩定電流源保護的領域，能夠應用於所有電流源型的RCV。現有DDR3的RCV簡單優化後即可支持DDR4標準。
【權利要求】
1.高速RCV偏置系統，包括偏置模塊和第一級放大器，偏置模塊提供偏置電壓vbias，其特徵在於:該高速RCV偏置系統還包括偏置電路，所述偏置電路的輸入為偏置電壓vbias，輸出偏置電壓vbl和偏置電壓vb2 ;所述第一級放大器的源電流輸入由共源共柵結構器件實現，共源共柵結構器件的兩個柵極分別接偏置電壓vbl和偏置電壓vb2。
2.根據權利要求1所述的高速RCV偏置系統，其特徵在於:所述偏置模塊設置有負反饋運算放大器，負反饋運算放大器的反向輸入端接第一級放大器輸出的兩個差分電壓vout與vout_n的共接結點，同相輸入端接第一級放大器的共模輸出電壓vcmon ;負反饋運算放大器的輸出即所述偏置電壓vbias。
【文檔編號】H03F1/34GK103825559SQ201410074730
【公開日】2014年5月28日 申請日期:2014年3月3日 優先權日:2014年3月3日
【發明者】蘇毅 申請人:西安華芯半導體有限公司