用於形成存儲電極的改進工藝的製作方法
2023-07-10 06:51:06 2
專利名稱：用於形成存儲電極的改進工藝的製作方法
技術領域：
本發明涉及用於形成存儲電極的工藝，特別涉及用於形成具有形成在其表面上的大量精細凸狀物的存儲電極的工藝。
在諸如DRAM(動態隨機存取存儲器)的半導體存儲器中，總是要求提高集成密度。即，如何提高每單位面積的容量是開發研究的方向。用於實現這種目標的一種措施是所謂的HSG(半球形晶粒)技術。這種HSG技術是用於在存儲電極的表面上形成蘑菇狀或半球狀的精細凸狀物，以便增加存儲電極的表面積，由此增加電容值。
參見
圖1A到1C，它們是表示用於在存儲電極(電容器下平板電極)的表面上形成大量半球形晶粒的現有技術工藝的一個例子的示意截面圖。
如圖1A所示，在矽襯底1中形成擴散層2，並利用CVD(化學氣相澱積)方法在矽襯底1的表面上澱積由氧化矽形成的層間絕緣膜3。形成穿過層間絕緣膜3以到達擴散層2的接觸孔，並澱積磷摻雜的非晶矽以填滿接觸孔，並且覆蓋層間絕緣膜3的表面，然後構圖以形成存儲電極4，它是疊置電容器的電容器下平板電極。該電容器電極4通過接觸孔與擴散層2電連接。
然後，如圖1B所示，單矽烷(SiH4)輸送到存儲電極4的表面上，在560℃溫度下進行退火，從而在存儲電極4的表面上發生矽原子的遷移，結果在存儲電極4的表面上形成蘑菇或半球形式的大量精細凸狀物。這些精細凸狀物被稱為半球形晶粒(HSG)，並用參考標號5表示。
然後，如圖1C所示，藉助於CVD工藝在存儲電極4的表面上澱積電容器絕緣膜7，而且，在電容器絕緣膜7上形成單元平板電極8。這樣，就形成了疊置電容器。
這裡，焦點集中在存儲電極4的表面上磷(P)的濃度，眾所周知，當用矽原子的遷移形成半球形晶粒時，在存儲電極4的表面附近磷向存儲電極4的內部擴散，從而存儲電極4的表面附近磷濃度變得比存儲電極4的內部低。結果，在存儲電極4的表面上的消耗變得比耗盡層9大，如圖1C中HSG的部分放大圖所示。這是因為，即使在存儲電極4的表面上形成精細凹凸狀物，也達不到HSG的優點。
在現有技術中，為了解決這個問題，在830-900℃的高溫下對整個存儲電極4進行退火，以便使集中在存儲電極內部的磷再擴散到存儲電極4的表面區域中。例如，此退火在900℃下進行30分鐘。但是，現在的和將來的工藝趨勢是源區和漏區之間的間隔由於精細的構圖而變得短了。因此，如果進行高溫處理，則源區和漏區的雜質擴散，從而源區和漏區之間的有效間隔變得更短了。因此，為了保證源區和漏區之間所要求的間隔，進行400-820℃的低溫處理是很重要的，並且，作為實踐經驗，進行如900℃的高溫退火是很困難的。
但是，通過低溫處理很難使集中在存儲電極4內部的磷擴散到存儲電極4的表面區域中。例如，即使在800℃進行30分鐘熱處理，也不可能使磷擴散到表面。
在上述情況下，已經提出了另一項措施，首先，形成未摻雜非晶矽存儲電極和在未摻雜非晶矽存儲電極的表面上形成半球形晶粒，然後將雜質引入到存儲電極中。
參見圖2A-2C，它們是表示在存儲電極的表面上形成半球形晶粒之後將雜質引入到存儲電極中的此第二現有技術存儲電極形成工藝。在圖2A-2C中，對應於圖1A-1C所示的元件用相同的參考標號表示。
圖2A和2B所示的工藝與圖1A和1B所示的工藝相似，除了澱積未摻雜非晶矽以形成存儲電極4之外。在未摻雜非晶矽存儲電極4的表面上形成半球形晶粒5之後，磷離子6從半球形晶粒5上面的位置被離子注入到存儲電極4中，如圖2C所示。
但是，由於半球形晶粒5的尺寸是在0.1μm數量級上，所以半球形晶粒5是非常精細的和易脆的。因此，如果用常規方式簡單地離子注入磷，則凸狀物很容易消失，結果不可能達到HSG的優點。
如上所述，在現有技術中，沒有藉助於400-820℃的低溫處理用於形成具有形成在其表面上的大量半球形晶粒的存儲電極的工藝。
因而，本發明的目的是提供用於形成存儲電極的工藝，其克服了現有技術中的上述問題。
本發明的另一目的是提供用於形成具有形成在其表面上的大量凸狀物和具有滿意的雜質濃度的存儲電極的工藝，並且不會使凸狀物消失。
本發明的上述和其它目的是根據本發明通過在電極表面形成大量精細凸狀物的工藝實現的，其中在電極的表面上形成大量精細凸狀物之後，在20keV-50keV的離子注入能量下將雜質離子注入到精細凸狀物中。
在根據本發明的工藝的實施例中，雜質可以是磷，也可以是砷。另外，雜質是在5E15cm-2到5E16cm-2的劑量下被離子注入的。但是，當磷被離子注入到精細凸狀物中時，離子注入能量可以是20keV-60keV。
而且，電極是由非晶矽或多晶矽形成的。最好是，電極由雜質摻雜的非晶矽或雜質摻雜的多晶矽形成。
另外，精細凸狀物是通過HSG技術形成的。電極是疊置電容器的下平板電極或浮置柵極。
通過這種設置，可以將雜質引入到形成在電極表面上的精細凸狀物中，而不會使精細凸狀物消失。因此，當電極是電容器的一個平板時，可以很容易得到所需要的電容器的電容值，而不使電容值下降。
通過下面參照附圖對本發明的優選實施例的說明使本發明的上述和其它目的、特點和優點更加明顯。
圖1A-1C是表示用於在存儲電極的表面上形成大量半球形晶粒的現有技術工藝的一個例子的示意截面圖；圖A-2C是表示用於在存儲電極的表面上形成大量半球形晶粒的現有技術工藝的另一例子的示意截面圖；圖3A-3D是表示根據本發明的工藝的一個實施例用於在存儲電極表面上形成大量半球形晶粒的示意截面圖；圖4是表示疊置電容器的電容值的偏置相關性的曲線；圖5是表示存儲電極的表面面積和離子注入能量之間的關係的曲線。
參見圖3A-3D，它們表示根據本發明的工藝的一個實施例用於在存儲電極表面上形成大量半球形晶粒的示意截面圖。在圖3A-3D中，對應於圖1A-1C所示的元件用相同的參考標號表示。
圖3A和3B所示的工藝與圖1A和1B完全相同。在磷摻雜的非晶矽(或多晶矽)存儲電極4的表面上形成半球形晶粒5之後，在20keV-50keV的離子注入能量下、以5E15cm-2到5E16cm-2的劑量將磷離子注入到存儲電極4的表面中，如圖3C所示。
此離子注入是在旋轉襯底1的同時從傾斜方向向襯底1的主表面進行的，從而雜質可以有效地注入到形成在存儲電極4的內表面上的半球形晶粒5中，並注入到半球形晶粒5之間的凹部分中。
由於不再需要將雜質熱擴散到半球形晶粒5的表面，如現有技術那樣，所以不需要將半導體襯底暴露於不低於830℃的高溫下。結果，確認在這種條件下半球形晶粒5基本上沒有消失。其原因將在後面詳細說明。
之後，如圖3D所示，在存儲電極4表面上形成電容器絕緣膜7，而且，在電容器絕緣膜7上形成單元平板電極8。這樣，就形成了DRAM的疊置電容器。
現在說明為何在本發明中半球形晶粒5基本上沒有消失。
圖4是表示疊置電容器的電容值的偏置相關性的曲線，並表示四個例子，即，根據現有技術離子只注入到存儲電極中的第一例，存儲電極在高溫下熱處理的第二例，存儲電極在低溫下熱處理的第三例，根據本發明將離子注入到存儲電極中的第四例。
通過固定電容器下平板電極來測量電容值，即，存儲電極4接地電勢，並給電容器上平板電極，即，單元平板電極8，施加-Vint/2到+Vint/2的電壓，其中Vint/2等於電源電壓並在1.5V到5V的數量級上。但是在實際使用中，等於電源電壓的1/2的固定偏置電壓施加給電容器上平板電極，並且0V或接近於電源電壓的電壓施加於電容器下平板電極，作為存儲器信息。原因是如果電容器下平板電極固定為電源電壓的1/2，則與電容器上平板電極固定為0V或電源電壓的情況相比，必定可以防止電容器絕緣膜的擊穿，並且偏置電壓可以降低。
從圖4可以看出，當根據現有技術只將離子注入到存儲電極中時，電容值的偏置相關性很小，但是由於半球形晶粒的凹凸狀物消失，所示電容值減小。即，沒有達到半球形晶粒的優點。
另一方面，當存儲電極在高溫下熱處理時，在整個偏置電壓範圍上電容值都很高，並當存儲電極在低溫下熱處理時，在-Vint/2的偏置電壓下電容值變小，原因如下當存儲電極在低溫下熱處理時，由於雜質濃度不夠，所以耗盡層很容易延伸。因此，當給電容器施加偏置電壓時，電容值下降。結果，當儲存高電平的信息時，與儲存低電平的信息相比，電容值更小，從而存儲信息的保存時間變短。即，不能得到滿意的保存特性，從而很容易發生數據消失的情況。
如果存儲電極在高溫下熱處理，則雜質擴散進入整個半球形晶粒中。因此，即使給電容器施加偏置電壓，也很難產生耗盡層。因而，電容值不會下降，與高電平和低電平的儲存信息無關。即，可以得到好的保存特性。因此，僅從電容值的觀點看，高溫熱處理是最好的。但是，如前所述，高溫熱處理不能施加於低溫工藝，這是現在和將來工藝趨勢。
當在20keV-50keV的離子注入能量下、以5E15cm-2到5E16em-2的劑量將離子-注入到存儲電極中時，最好是，當以1E16cm-2的劑量離子注入磷時，可以得到具有電容值的小的偏置相關性的半球形晶粒，如圖4所示。即，由於電容值不會下降，與高電平和低電平的儲存信息無關，所以可以得到好的保持特性。
這裡，雜質濃度越高越好。但是，為了增加雜質濃度，離子注入的時間變長。因此，如果劑量在5E15cm-2到5E16cm-2範圍內則足夠了。
參見圖5，其表示存儲電極的表面面積和離子注入能量之間的關係的曲線。如圖5所示，當磷的劑量固定為1E16cm-2時，存儲電極的表面面積基本上為常數，直到離子注入能量達到60keV為止，並且在離子注入能量超過60keV之後急劇變小。另一方面，當以1E16cm-2的固定劑量將砷(As)離子-注入到HSG存儲電極中時，雖然表面面積實際上稍微變小，但可以說存儲電極的表面面積基本上不變，直到離子注入能量達到50keV為止，在離子注入能量超過50keV之後急劇變小。
從整體上考慮上述因素，如果當劑量為1E16cm-2時在20keV-50keV的離子注入能量下將磷或砷離子-注入到HSG存儲電極中，則半球形晶粒不會消失。
這樣，已經說明了用於形成DRAM的疊置電容器的存儲電極的實施例。但是，對本發明領域的普通技術人員來說，可以有效地適用於形成EEPROM(電可擦可編程只讀儲存器)的浮置柵極。
從上述可以看出，根據本發明，由於可以將雜質引入存儲電極的半球形晶粒中，而不半球形晶粒的精細凸狀物消失，所以可以很容易得到電容器的所需電容值，而不使電容值下降。
前面已經參照具體實施例表示和說明了本發明。但是，應該注意到，本發明不限於所示結構的細節，在所附權利要求書的範圍內可以做出修改和改變。
權利要求
1．用於在電極表面上具有大量精細凸狀物的電極形成工藝，其中在電極表面上形成大量精細凸狀物之後，在20keV-50keV的離子注入能量下將雜質離子-注入到所述精細凸狀物中。
2．根據權利要求1所述的工藝，其中所述雜質是磷或砷。
3．根據權利要求2所述的工藝，其中所述雜質是在5E15cm-2到5E16cm-2的劑量下被離子注入的。
4．根據權利要求1到3任一權利要求所述的工藝，其中所述電極由非晶矽或多晶矽形成。
5．根據權利要求1到3任一權利要求所述的工藝，其中所述電極由雜質摻雜的非晶矽或雜質摻雜的多晶矽形成。
6．根據權利要求1到3任一權利要求所述的工藝，其中所述精細凸狀物是通過HSG技術形成的。
7．根據權利要求1到3任一權利要求所述的工藝，其中所述電極是疊置電容器的下平板電極。
8．根據權利要求1到3任一權利要求所述的工藝，其中所述電極是浮置柵極。
9．用於在電極表面上具有大量精細凸狀物的電極形成工藝，其中在電極表面上形成大量精細凸狀物之後，在20keV-60keV的離子注入能量下將磷離子注入到所述精細凸狀物中。
10．根據權利要求9所述的工藝，其中所述雜質是在5E15cm-2到5E16cm-2的劑量下被離子注入的。
11．根據權利要求9或10的工藝，其中所述電極由非晶矽或多晶矽形成。
12．根據權利要求9或10的工藝，其中所述電極由雜質摻雜的非晶矽或雜質摻雜的多晶矽形成。
13．根據權利要求9或10的工藝，其中所述精細凸狀物是通過HSG技術形成的。
14．根據權利要求9或10的工藝，其中所述電極是疊置電容器的下平板電極。
15．根據權利要求9或10的工藝，其中所述電極是浮置柵極。
全文摘要
在具有大量半球形的粒的存儲電極形成工藝中,在大量半球形晶粒在存儲電極表面形成之後,在20keV－50keV的離子注入能量下將磷或砷離子注入到半球形晶粒中。
文檔編號H01L27/108GK1222755SQ9812650
公開日1999年7月14日 申請日期1998年12月28日 優先權日1997年12月26日
發明者真鍋和孝 申請人:日本電氣株式會社