非易失半導體存儲器件以及該存儲器件的數據擦除方法
2023-07-20 17:34:46 1
專利名稱：非易失半導體存儲器件以及該存儲器件的數據擦除方法
技術領域：
本發明涉及一種非易失半導體存儲器件，特別涉及一種具有用於擦除數據的擦除柵極的非易失半導體存儲器件，以及該非易失半導體存儲器件的擦除數據的方法。
本發明的非易失半導體存儲器件是一種具有由存儲單元組成並按網格分布的的存儲單元陣列，其中每一個存儲單元包括一控制柵極、一浮置柵極以及一擦除柵極，該存儲單元按網格狀分布作為一個基本結構，並且存儲於存儲單元陣列中的數據可以在以一定數目的存儲單元構成的存儲塊中集中刪除。
圖1是顯示傳統的非易失半導體存儲器件的結構的方框圖，圖2是圖1中所示的非易失半導體存儲器件的截面圖。圖1和2中所示的非易失半導體存儲器件中包括一個用於存儲數據的存儲單元陣列1、一個用於選擇存儲單元陣列1在列方向上存儲單元的字解碼器2、一個用於擦除載個存儲單元陣列中的存儲單元的數據的擦除柵極解碼器3，以及一個通過把20伏的電壓施加到該擦除柵極解碼器3上擦除存儲單元數據的升壓電路4。(例如，公開於日本專利特開平2-292870和日本專利特開平2-110981中的專利)。這種半導體存儲器件稱為分離柵極型存儲器件。
在圖1中，當數據被寫入存儲單元陣列的一個所需的存儲單元中時，用於選擇其中一個包括所需存儲單元的存儲單元列的選擇信號被從字解碼器的字線WL施加到所需的存儲單元的控制柵極(CG)。該選擇信號可以是一個具有相對較大絕對值的正電壓(例如，12V)。然後，所需的位線被選擇，並且一個具有相對較大絕對值的正電壓(例如，7V)被通過所選中的位線BL施加到所需存儲單元的漏極D。假設，在這種情況下，P型半導體基片P-SUB 10和該存儲單元的源極S都為地電勢，電子被以溝道熱電子的形式從半導體基片P-SUB 10的溝道部分的漏極D的一側注入到存儲單元的浮置柵極FG，使得該存儲單元的閾值電壓增加。這樣，數據被寫入到所選中的存儲單元中。
另一方面，當要讀出所需存儲單元中的數據時，把用於選擇其中一個包含所需存儲單元的存儲單元列的選擇信號(例如，5V)從字線解碼器2的字線WL施加到該存儲單元的控制柵極(CG)。在這種情況下，具有相對較小的絕對值的正電壓(例如，1.5V)被施加到存儲單元的漏極D，並且所需存儲單元的源極S被接地。如果該存儲單元已被擦除，則它變為導通，並讓預定的電流流過。所存儲數據的邏輯電平通過檢測該讀出電流來確定。
如果要把存儲單元中的數據擦除，則把20V的電壓從擦除柵極解碼器3施加到一擦除線EL。這樣，所用具有連接到該擦除線EL的擦除柵極EG的存儲單元中的數據被擦除。也就是說，當該20V的高電壓施加到擦除線EL時，存儲單元的連接到擦除線EL的擦除柵極EG變為20V。假設，在這種情況下，即，這些存儲單元的源極S和漏極D為地電勢，存儲單元的浮置柵極FG 13的電子被如圖2中的箭頭所示的F-N隧道現象拉向擦除柵極EG一側。結果，這些存儲單元中的數據被擦除。在這種情況下，由於在控制柵極CG與擦除柵極之間的絕緣膜設計為足夠厚，在此沒有電子被從控制柵極向擦除柵極的電子吸引現象發生。
另外，在圖2中的附圖標記11表示一層SiO2絕緣膜、12和14表示絕緣膜、13表示浮置柵極、15表示控制柵極、以及16表示擦除柵極。
如上文所述，為了擦除該存儲單元中的數據，需要約為20V的電壓。由於，在傳統的半導體存儲器件中，擦除電壓是由升壓電路產生的，則該升壓電路的功率消耗較大，並且對於象擦除柵極解碼器這樣的用於把高的擦除電壓施加到存儲單元的控制電路必須具有能夠經受這樣的高壓的結構。為了解決該問題(例如，必須要求控制電路具有能夠經受高壓的結構)，該柵極氧化膜必須做得足夠厚，這使得半導體存儲器件的小型化變得困難。
本發明的一個目的是降低由一個升壓電路產生的用於擦除存儲於非易失半導體存儲器件中的數據的擦除電壓。
本發明的另一個目的是降低非易失半導體存儲器件的電流消耗，並實現非易失半導體存儲器件的小型化。
本發明的非易失半導體存儲器件包括一個由多個存儲單元組成的存儲單元陣列，其中每個存儲單元都具有連接到一條字線的控制柵極，一個被寫入數據的浮置柵極，以及一個通過施加第一電壓用於擦除浮置柵極中的數據的擦除柵極；一個用於選擇一條字線的字解碼器；以及一個用於選擇擦除柵極的擦除柵極解碼器，該半導體存儲器件的特點是其中還包括用於產生第一電壓的電壓施加裝置，它在比該第一電壓低的第二電壓從該擦除柵極解碼器輸出到存儲單元的擦除柵極時把該第一電壓施加到該擦除柵極上。
該電壓施加裝置包括用於保持施加到該擦除柵極上的第二電壓的電壓保持裝置，以及用於在一預定電壓從該字解碼器通過字線施加到該控制柵極上時，把處於控制柵極和擦除柵極之間的電容上的電壓加到該擦除柵極的第二電壓上作為第一電壓的電壓加法裝置。
本發明的另一特徵在於位於擦除柵極與浮置柵極之間的電容被製成遠小於擦除柵極與控制柵極之間的電容。
一種用於本發明的非易失半導體存儲器件的數據擦除方法，其特徵是，其中包括第一步驟，把比第一電壓低的第二電壓從擦除柵極解碼器施加到存儲單元的擦除柵極上；第二步驟，在第二電壓被施加到擦除柵極上後，使該擦除柵極處於浮置狀態；以及第三步驟，通過從字線解碼器把一預定電壓經過字線施加到控制柵極，把由於控制柵極與擦除柵極之間的電容性耦合產生的電壓加到該擦除柵極的第二電壓上作為第一電壓。
上述本發明的目的、優點和特點將在下文中結合附圖的描述中變得更加清楚，其中
如下圖1為傳統非易失半導體存儲器件的結構方框圖；圖2為圖1所示的傳統非易失半導體存儲器件的截面圖，其中示出該半導體器件中的一個存儲單元；圖3(a)為本發明的非易失半導體存儲器件的截面圖，其中示出該半導體器件中的一個存儲單元；圖3(b)為圖3(a)中所示的半導體存儲器件的平面圖；圖3(c)為圖3(a)所示的半導體存儲器件的另一個截面圖4(a)為構成圖1中所示的非易失半導體存儲器件的存儲器單元中的一個柵極的等效電路；圖4(b)中示出這兩個柵極之間的電容；圖5為示出圖3中所示的非易失半導體存儲器件的結構的方框圖；圖6為示出圖5中所示的非易失半導體存儲器件的擦除操作的時序圖；圖7為示出圖5中所示的非易失半導體存儲器件的數據擦除電路的結構的方框圖；圖8為示出圖7中所示數據擦除電路的各部分的操作過程的時序圖；圖9(a)為根據本發明另一實施例的半導體存儲器件的平面圖；圖9(b)為圖9(a)中所示的半導體存儲器件的截面圖。
在圖5中，一種本發明的非易失半導體存儲器件中包括一個包括集成的存儲單元的存儲單元陣列1，其中每個存儲單元具有一漏極D、一源極S、一控制柵極CG、一浮置柵極FG、和一擦除柵極EG；一個通過字線WL連接到存儲單元陣列1的各存儲單元上，用於選擇其中一個存儲單元列的字解碼器2；一個連接到各存儲單元的擦除柵極EG，用於擦除各存儲單元的數據的擦除柵極解碼器3；以及一個用於把一擦除電壓施加到該擦除柵極解碼器上的升壓電路5。
下面描述圖5中所示的非易失半導體存儲器件的數據寫入操作、數據讀出操作和數據擦除操作。附帶提一下，由於該數據寫入和讀出操作基本上與傳統的非易失半導體存儲器件的操作相同，因此只對這些操作進行簡要描述。
在圖5中，對於存儲單元的數據寫入操作，把用於選擇存儲單元的一列的一選擇信號從字解碼器2的字線WL施加到存儲單元的控制柵極CG上。該選擇信號是具有相對較大的絕對值的正電壓(例如12V)。然後，一個所需的位線BL被選中，並且一個具有相對較大絕對值的正電壓(例如7V)通過所選中的位線BL施加到所需存儲單元的漏極D上。在這種情況下，半導體存儲器件的P型半導體基片P-SUB和各存儲單元的源極S處於地電勢。因此，由於溝道熱電子的作用，從而發生電子從半導體基片P-SUB的溝道的漏極一側注入到浮置柵極的現象，這使得存儲單元的閾值電壓增加。在這種情況下，浮置柵極FG的電勢發生改變，例如變為-4V。數據就是按這種方式寫入存儲單元的。
另一方面，當所需存儲單元中的數據要被讀出時，把一個用於選擇包含所需存儲單元的其中一條存儲單元列的選擇信號(例如，可以為5V)從字解碼器2的字線WL施加到存儲單元的控制柵極CG上。在這種情況下，把具有相對較小的絕對值的正電壓(例如1.5V)施加到該存儲單元的漏極D上，並且使所需存儲單元的源極S變為地電勢。該要被改寫的所需存儲單元變得有選擇地導通，並使一預定讀出電流流過。該存儲數據的邏輯電平是通過檢測該讀出電流來確定的。
現在，參照圖6中所示的時序圖，描述在存儲單元中的數據被擦除的情況。如圖6所示，在時刻(1)(圖6(b))，從擦除柵極解碼器3把12V的電壓施加到擦除線EL，以使該擦除柵極EG的電壓變為12V(圖6(c))。然後，在時刻(2)，使擦除柵極解碼器3的輸出端開路，使其處於浮置狀態(圖6(b))。然後，從字解碼器2把12V的電壓施加到字線WL，以使控制柵極CG的電勢變為12V(圖6(a))，這樣擦除柵極EG的電壓變為20V，並且浮置柵極FG的電壓變為2V。因此，由於隧道現象，浮置柵極FG與擦除柵極EG之間的電勢差變得足以把浮置柵極FG的電子吸引到擦除柵極EG的一側。結果，所有具有連接到擦除線EL上的擦除柵極EG的存儲單元中的數據都被擦除。
從上文的描述中可以清楚地看出，根據本發明，要由升壓電路施加到擦除柵極解碼器的電壓可以接近於在寫入操作中施加到控制柵極上的電壓(例如12V)，而不需要象在傳統非易失半導體存儲器件中所要求的高電壓(例如20V)。
圖7為圖5中所示的非易失半導體存儲器件的擦除電路部分的方框電路圖，該擦除電路用於擦除存儲單元中的數據。該擦除電路包括作為字解碼器2的輸出級的字解碼驅動器21、作為擦除柵極解碼器3的輸出級的擦除柵極解碼驅動器31、以及作為擦除柵極解碼器3的一部分的一個電晶體TR。
下面參照圖8中所示的時序圖具體描述圖7中所示的擦除電路的數據擦除操作。
當要擦除存儲單元中的數據時，首先在時刻(1)使圖8(a)所示的的擦除信號ADEG為「高」電平。該信號ADEG被施加到擦除柵極解碼驅動器31上。對應於該擦除信號ADEG，擦除柵極解碼驅動器31把電壓VP1施加到存儲單元的擦除柵極EG上，使得該擦除柵極EG的電壓變為如圖8(d)中所示的VP1。
然後，在時刻(2)使擦除信號ADEG為「低」電平，並且，與此同時施加到字解碼驅動器字解碼驅動器21上的地址選擇信號ADCG變為「高」電平，如圖8(d)中所示。結果，電壓VP2從字解碼驅動器21中輸出，使得連接到字解碼驅動器21上的控制柵極CG的電壓變為VP2，如圖8(e)中所示。
由於在這種情況下，即使當擦除信號ADEG為「低」電平時，擦除柵極解碼驅動器31的輸出端也處於浮置狀態，所以擦除柵極EG的電壓VP1由該擦除柵極的寄生電容C1所保持。現在已知由於擦除柵極與控制柵極之間的絕緣膜的存在，使得它們之間的耦合電容C3足夠大。因此，當控制柵極CG的電壓變為VP2時，擦除柵極的電壓變為該保持電壓VP1與由耦合電容C3所產生的電壓之和，如圖8(d)所示。
也就是說，如果擦除柵極解碼驅動器31的輸出電壓VP1與字解碼驅動器21的輸出電壓VP2分別為12V(如圖5所示)，則擦除柵極EG的電壓變為從擦除柵極解碼驅動器31輸出的電壓12V與由擦除柵極EG的耦合電容C3和寄生電容C1所確定的電壓8V之和，也就是說為20V。結果，擦除柵極EG與浮置柵極FG之間的電壓增高，使得在浮置柵極FG上的電子由於FN隧道現象而吸引到擦除柵極一側，並且浮置柵極的數據被擦除。
然後，在圖8(b)中所示的時刻(3)，施加到字解碼驅動器字解碼驅動器21的信號ADCG變為「低」電平；在圖8(c)中所示的時刻(4)，施加到電晶體TR上的放電信號DIS變為「高」電平，以使該電晶體TR導通。由於電晶體TR的導通，寄生耦合電容C3上的電荷與寄生電容C1上的電荷被放電。在時刻(5)，電容C1和C3完全放電，該放電信號DIS被置為「低」電平，以使電晶體TR截止。
如上文所述，當要擦除存儲器單元中的數據時，把擦除電壓VP1施加到該存儲單元的擦除柵極上，並保持不變。接著，把柵極電壓VP2施加到該存儲單元的一個控制柵極上，以把由於擦除柵極與控制柵極之間的耦合電容C3產生的電壓加到在該擦除柵極中保持的電壓上，從而該擦除柵極EG的電壓升到足夠擦除存儲單元中的數據的高電壓。結果，不需要用於產生高電壓的升壓電路，從而降低該非易失半導體存儲器件的電流消耗，並能夠使該非易失半導體存儲器件小型化。
圖3為本發明的非易失半導體存儲器件的截面圖，其中示出一個存儲單元的結構。在圖3中，每個形成於P型基片P-SUB 10上的存儲單元包括SiO2絕緣膜11、一柵極絕緣膜12、一浮置柵極FG13、一絕緣膜14、一控制柵極CG15以及一擦除柵極EG16。
圖4(a)中為圖3中所示的存儲單元的各柵極的等效電路，其中VEG表示擦除柵極EG的電壓，VCG表示控制柵極CG的電壓，VFG表示浮置柵極FG的電壓。另外，CEC表示擦除柵極EG16與控制柵極CG15之間的絕緣膜的電容，CEF表示擦除柵極EG16與浮置柵極FG13之間的絕緣膜的電容，CCF表示控制柵極CG15與浮置柵極FG13之間的絕緣膜的電容，CFS表示浮置柵極FG13與P型基片P-SUB10之間的電容。另外，QEG為擦除柵極EG16上的電量，QFG為浮置柵極FG13上的電量。
在本發明中，通過把電壓施加到控制柵極CG15上使處於浮置狀態的擦除柵極EG16的電壓被升高。為了實現這一目的，需要使處於擦除柵極與控制柵極之間的絕緣膜的電容CEC足夠大。也就是說，需要充分地減小擦除柵極與控制柵極之間的絕緣膜的厚度。因此，通過使擦除柵極EG16與控制柵極CG15之間的絕緣膜的厚度比擦除柵極EG16與浮置柵極FG13之間的絕緣膜的厚度更厚，不適用於防止電子被從控制柵極15吸引出去。在本發明中，在控制柵極CG與浮置柵極FG之間絕緣膜之間的厚度等於浮置柵極FG與擦除柵極EG之間的絕緣膜的厚度，如圖4(b)中所示。
通過把擦除電壓施加到擦除柵極EG16上以便把浮置柵極FG13的電子吸引到擦除柵極EG16的一側，需要使擦除柵極EG16與控制柵極CG15之間存在電勢差。因此，需要使擦除柵極EG16與浮置柵極FG13之間的電容CEF遠小於擦除柵極EG16與控制柵極CG15之間的電容CEC，如下式所示CEC＞＞CEF(1)其理由如下。
通過寫入操作使浮置柵極FG13的電壓變為-4V。為了擦除存儲單元中的數據，當電子被從浮置柵極FG13中吸引出來時，處於12V電勢的擦除柵極EG16被置於浮置狀態，然後把12V的電壓施加到控制柵極CG15上。在這種情況下，處於浮置狀態的擦除柵極EG16與浮置柵極FG13被分別升壓到20V和2V。為了足夠地使擦除柵極EG16升壓，要使控制柵極與擦除柵極之間的電容CEC足夠大。
但是，隨著擦除柵極EG16的升壓，浮置柵極FG13被通過電容CEF進一步升壓。這一效果降低了浮置柵極FG13與擦除柵極EG16之間的電勢差，從而抑制FN隧道現象發生的可能性。因此，需要通過把電容CEF設得比較小來抑制這種效果。
相反，電容CEF具有使升壓後的浮置柵極FG13和升壓後的擦除柵極EG16進一步升壓的效果。但是，由於浮置柵極FG13的電勢比擦除柵極EG16的電勢低得多，因此其效果比升壓後的擦除柵極EG16的升壓效果小得多。
也就是說，當控制柵極CG與浮置柵極FG之間的絕緣膜14的厚度等於浮置柵極FG與擦除柵極EG之間的絕緣膜的厚度時，需要使浮置柵極FG13與擦除柵極EG16之間的絕緣膜141的長度L3遠小於控制柵極CG15與擦除柵極EG16之間的絕緣膜142的長度(L1+L2)。
結果，當把擦除電壓施加到擦除柵極EG16上時，浮置柵極FG13的電子被吸引到擦除柵極EG16以擦除浮置柵極的數據。而控制柵極CG15上的電子沒有被吸引出來。
另外，為了有效地把浮置柵極FG13上的電子向擦除柵極EG16吸引，必須選擇使擦除柵極EG16與浮置柵極FG13之間的電容CEF遠小於控制柵極CG15與浮置柵極FG13之間的電容CCF和浮置柵極FG13與基片P-SUB10之間的電容CFS，如下式所示CCF＞＞CEF(2)以及
CFS＞＞CEF(3)也就是說，在圖4(b)中，需要使浮置柵極FG13與擦除柵極EG16之間的絕緣膜142的長度L3遠小於控制柵極CG15與浮置柵極FG13之間的絕緣膜141的長度L4。通過採用這種結構，可以可靠地擦除浮置柵極FG13中的數據。
因此，需要使電容CFE小於電容CEC、電容CFC和電容CFS，因此需要使L3遠小於(L1+L2)、L4和L5。具體來說，假設電容CFE、CEC、CFC、以及CFS的總和為1，則電容CFE可以被設為小於0.1，最好為從0.02至0.03之間，而電容CEC、CFC和CFS可以分別設為0.3。在這種情況下，最好把電容CCE設為略大於電容CFC和CFS。這是因為通過把電壓施加到控制柵極CG15隻升高擦除柵極EG16的電壓就夠了，而不需要升高浮置柵極FG13的電壓。
在上述方法中，通過確定條件方程(1)至(3)，圖4(a)中所示的擦除柵極EG16的電壓VEG可以由下列方程表示VEG＝QEG/CEC+VCG(4)在方程(4)中，由於在本例中QEG為常量，最好使(CEC+VCG)較大，以使擦除柵極EG16與控制柵極CG15之間的電容CEC較小。
圖4(a)中所示的浮置柵極FG13的電壓VFG可以由下列方程表示VFG＝QFG/(CCF+CFS)+VCG·CCF/(CCF+CFS)(5)由於在方程(5)中，QFG為常量，為了減小浮置柵極FG13的電壓VFG，最好使CCF/(CCF+CFS)較小。因此，控制柵極CG15與浮置柵極FG13之間的絕緣膜141的長度L4最好短於浮置柵極FG13與半導體基片P-SUB10之間的絕緣膜的長度L5，如圖4(b)中所示。
下面描述本發明的存儲單元的製造方法。首先，在P型半導體基片P-SUB10上形成絕緣膜11。然後，把要形成浮置柵極FG13的絕緣膜11上的部分蝕去，並在P型半導體基片P-SUB10上已除去絕緣膜11的部分上形成絕緣膜12。然後，在絕緣膜11與絕緣膜12上形成用於構成浮置柵極FG13的多晶矽層以及用於構成絕緣膜14的厚度為200埃至230埃的氧化膜，然後再形成用於構成控制柵極CG15的多晶矽層。然後，通過常規光刻技術把除了要形成由圖3中所示的浮置柵極FG131和132、絕緣膜141和142以及控制柵極CG151和152的部分之外的其它薄膜蝕去。然後，在浮置柵極FG13與控制柵極CG15的暴露多晶矽表面上形成厚度為200埃至230埃的絕緣膜。然後形成用於構成擦除柵極EG16的多晶矽層，最後通過光刻技術把最後一層多晶矽層中除了要形成擦除柵極EG16的部位之外的其它部分蝕去就製成該非易失半導體存儲器件。例如，假設最小的設計尺寸為0.25μm、L1為0.2-0.25μm、L2為0.2-0.3μm、L3為0.05μm、L4為0.3μm以及L5為0.25μm。
在本發明中，不需要增加控制柵極CG15與擦除柵極EG16之間的絕緣膜的厚度的生產步驟。因此，與傳統的器件的製造方法相比，本發明的非易失半導體存儲器件的製造方法更加簡單易行。
如上文所述，根據本發明，在本發明的非易失半導體存儲器件中包括一個具有多個存儲單元的存儲單元陣列，其中每個存儲單元具有一控制柵極CG、一個被寫入數據的浮置柵極FG、以及一個用於根據施加到它上面的電壓擦除浮置柵極FG的數據的擦除柵極EG；一個用於選擇一條字線的字解碼器；以及一個用於選擇該擦除柵極的擦除柵極解碼器，當比第一電壓低的第二電壓從擦除柵極解碼器輸出到存儲單元的擦除柵極上時，它產生第一電壓並施加到該擦除柵極上。
因此，可以減小位於半導體存儲器件中的用於把擦除電壓施加到擦除柵極解碼器上的升壓電路所輸出的電壓，這樣就可以減小半導體存儲器件的電流消耗並能夠使半導體存儲器件小型化。
另外用於把第一電壓施加給擦除柵極的電壓施加裝置包括用於保持施加到擦除柵極上的第二電壓的電壓保持裝置以及用於把控制柵極與擦除柵極之間的電容的電壓加到由擦除柵極所保持的第二電壓上的電壓加法裝置，並且在從字解碼器通過字線把預定電壓施加到控制柵極上時，把相加所得的電壓作為第一電壓施加到擦除柵極上。因此，可以通過簡單的結構把高電壓施加到擦除柵極上。
另外，擦除柵極與浮置柵極之間的電容被製成遠小於擦除柵極與控制柵極之間的電容，因此，可以可靠地擦除浮置柵極上的數據。
雖然在上文中我們針對分離柵極型半導體存儲器件對本發明作了說明。但是本發明也可以適用於如圖9(a)和圖9(b)中所示的條狀柵極型半導體存儲器件。
顯然，本發明不僅限於上述實施例，還可以做出各種修改和改進而不脫離本發明的範圍和精神實質。
權利要求
1.一種非易失半導體存儲器件，其中包括一個由多個存儲單元組成的存儲單元陣列，其中每個存儲單元都具有連接到一條字線的控制柵極，一個被寫入數據的浮置柵極，一個基於施加的第一電壓以擦除所述浮置柵極中的數據的擦除柵極；一個用於選擇所述字線的字解碼器；一個用於選擇所述擦除柵極的擦除柵極解碼器；以及用於產生第一電壓的電壓施加裝置，它在比該第一電壓低的第二電壓從所述擦除柵極解碼器輸出到所述存儲單元的所述擦除柵極時，把該第一電壓施加到所述存儲單元的擦除柵極上。
2.根據權利要求1所述的非易失半導體存儲器件，其特徵在於，所述電壓施加裝置包括用於保持施加到所述擦除柵極上的第二電壓的電壓保持裝置，以及在一預定電壓從所述字解碼器通過字線施加到所述控制柵極上時，用於把處於所述控制柵極和所述擦除柵極之間的電容上的電壓加到由所述擦除柵極所保持的第二電壓上作為第一電壓的一電壓加法裝置。
3.根據權利要求1所述的非易失半導體存儲器件，其特徵在於，位於所述擦除柵極與所述浮置柵極之間的電容被製成遠小於所述擦除柵極與所述控制柵極之間的電容，使得由於所述擦除柵極與所述浮置柵極之間的電容性耦合而產生的被加到所述擦除柵極的電壓對所述浮置柵極電壓的影響可以被忽略。
4.根據權利要求3所述的非易失半導體存儲器件，其特徵在於，假設所述擦除柵極與所述控制柵極之間的電容、所述擦除柵極與所述浮置柵極之間的電容、所述控制柵極與所述浮置柵極之間的電容、以及所述浮置柵極與所述所述非易失半導體存儲器件的半導體基片之間的電容的總和為1，則所述擦除柵極與所述浮置柵極之間的電容為0.1或更小。
5.一種用於擦除非易失半導體存儲器件中的數據的方法，其中該非易失半導體存儲器件包括一個由多個存儲單元組成的存儲單元陣列，其中每個存儲單元都具有連接到一條字線的控制柵極，一個被寫入數據的浮置柵極，一個通過施加第一電壓以擦除所述浮置柵極中的數據的擦除柵極；一個用於選擇一條所述字線的字解碼器；一個用於選擇所述擦除柵極的擦除柵極解碼器；其特徵在於，該方法包括如下步驟第一步驟，把比第一電壓低的第二電壓從擦除柵極解碼器施加到所述存儲單元的所述擦除柵極上；第二步驟，在第二電壓被施加到所述擦除柵極上後，使所述擦除柵極處於浮置狀態；以及第三步驟，通過從所述字線解碼器把一預定電壓經過所述字線施加到所述控制柵極，把由於所述控制柵極與所述擦除柵極之間的電容性耦合產生的電壓加到所述擦除柵極的第二電壓上作為第一電壓。
全文摘要
在此公開一種能夠減小由升壓電路產生的用於擦除所存儲的數據的擦除電壓的非易失半導體存儲器件。該存儲器件包括一個由多個存儲單元組成的存儲單元陣列，其中每個存儲單元都具有連接到一條字線的控制柵極，一個被寫入數據的浮置柵極，一個通過施加第一電壓以所述擦除浮置柵極中的數據的擦除柵極；一個用於選擇一條所述字線的字解碼器；一個用於選擇所述擦除柵極的擦除柵極解碼器；以及用於產生第一電壓的電壓施加裝置。
文檔編號G11C16/04GK1227972SQ98111768
公開日1999年9月8日 申請日期1998年12月28日 優先權日1997年12月26日
發明者金森宏治 申請人:日本電氣株式會社