具有源極場板的薄膜soi厚柵氧功率器件的製作方法

2023-08-11 13:23:41 2

專利名稱：具有源極場板的薄膜soi厚柵氧功率器件的製作方法
技術領域：
本發明屬於半導體功率器件技術領域。
技術背景高壓p型橫向雙擴散場效應電晶體p-LDMOSFET (p-Channel Lateral Double Diffiised MOSFET)常用於電平位移電路中，將低壓邏輯信號轉換成高壓邏輯信號，以簡化電路設計。 通常p-LDMOSFET源極接最高電源電壓，而漏極作為輸出端，器件漂移區承受高壓以滿足高 壓工作要求。常規p-LDMOSFET器件柵氧化層很薄，而在電平位移電路中器件柵極與源極間 通常需要承受高達高壓電源電壓的耐壓，過薄的柵氧化層無法滿足柵源電極之間的耐壓要求。為了改善器件的耐壓特性，研究者們提出了各種措施。文獻(1) Tae Moon Roh， Dae Woo Lee, Sang-Gi Kim, Il-Yong Park, Sung Ku Kwon， Yil Suk Yang, Byoung Gon Yu， and Jongdae Kim, "Highly Reliable p-LDMOSFET with an Uneven Racetrack Source for PDP Driver IC Applications", ISPSD 2003, April 14-17,Cambridge,UK，採用 矽基厚柵氧p-LDMOSFET，如圖1。其中，1是p襯底，16是深n阱，9是p+漏區，5是和 漏區9摻雜雜質類型相同的p漂移區，3是高壓n阱，7是p+源區，8是n+阱接觸區，10是 厚柵氧層，20是場氧層，11是柵極，13是源極，14是漏極。該結構柵氧化層10較厚、為 200nm，可以承受高的柵源電壓VGS，滿足電平位移電路對p-LDMOSFET柵源耐壓的要求。 然而其採用矽基自隔離技術，需要大的PN結隔離面積，漏電流大，寄生效應嚴重，並容易 發生閂鎖。文獻(2) Jongdae Kim, Tae Moon Roh, Sang-Gi Kim， Q. Sang Song, Dae Woo Lee, Jin-Gun Koo, Kyoung-Ik Cho, and Dong Sung Ma, "High-Voltage Power Integrated Circuit Technology Using SOI for Driving Plasma Display Panels",正EE TRANSACTIONS ON ELECTRON DEVICES, VOL.48, NO.6, JUNE 2001，如圖2。其中，l是n+襯底，2是埋氧層，15是SOI 層，21是p外延層，16是深n阱，9是p+漏區，5是和漏區9摻雜雜質類型相同的p漂移區， 3是n阱，7是n+阱接觸區，8是p+源區，10是厚柵氧層，11是柵極，13是源極，14是漏極。 該器件為厚膜SOI (Silicon-On-Insulator)結構，在圖1的基礎上增加了埋氧層2， SOI層15 較厚，為8pm。器件集成方式由PN結隔離變為深槽介質隔離，寄生效應減小，有助於避免 閂鎖效應。柵氧化層10較厚，可以承受高的柵源電壓。由於較厚的SOI層，雖採用介質隔離的SOI技術，但p型漂移區5與深n阱16仍存在大面積的PN結，其並沒有充分利用SOI 技術的低漏電、低功耗優勢；並且由於採用深槽介質隔離方式，需要進行深槽刻蝕、槽填充、 平坦化等額外的工藝步驟，增加了工藝成本。傳統厚膜SOI厚柵氧器件由於受到SOI背柵效 應而導致的穿通擊穿限制，通常採用大於5tim的頂層矽厚度，而不能做得更薄。發明內容本發明目的在於提供一種具有源極場板的薄膜SOI新型厚柵氧功率器件，與傳統結構相 比，其基於薄膜SOI技術，進一步降低了傳統厚膜SOI器件的寄生效應，從而具有更低的漏 電流。由於SOI層較薄，其可採用常規的LOCOS(local oxidation of silicon)工藝實現器件的介 質隔離，亦可採用淺槽隔離技術；與深槽介質隔離相比，改善了工藝的兼容性。器件具有延 伸至漂移區的源極場板，增強了薄膜SOI器件的漂移區耗盡，有助於提高漂移區濃度，降低 器件的導通電阻，並在源極場板末端引入新的電場峰值，降低器件承受高壓時柵極末端的矽 表面電場峰值，從而改善器件的擊穿特性。本發明提供一種具有源極場板的薄膜SOI厚柵氧功率器件，它包括襯底1、埋氧層2、 SOI層15、厚柵氧10、柵極11、源極13和漏極14;所述埋氧層2處於襯底1和SOI層15 中間；所述SOI層15由體區3、漏區阱4、漂移區5、源區7、阱接觸區8和漏區9構成；所 述厚柵氧10處於柵極11和SOI層15之間，所述漏區9處於漏極14和漏區阱4之間，所述 源區7和阱接觸區8並排處於源極13和體區3之間；所述柵極11、源極13和漏極14通過 層間介質12相互隔離。其特徵在於所述源極13在器件表面跨過柵極11的上方並延伸至漂 移區5的上方，成為源極場板；所述SOI層15的厚度為lpm 2pm;所述柵氧層10的厚度 為100nm 800nm;所述體區3、漂移區5、漏區阱4直接與埋氧層2相接。上述方案中，所述體區3中還可具有有源擴展區6，所述有源擴展區6位於厚柵氧10的 下方並與源區7相連。本發明體區3、漂移區5、漏區阱4直接與埋氧層2相接，進一步消除了傳統厚膜SOI器件的 寄生效應；柵氧下具有源擴展區6，其與源區7相連，以保證器件的更加有效的形成；源極13 在器件表面跨過柵極11並延伸至漂移區5上、與漏極14相距一定距離，作為場板以增強薄膜S01 器件的漂移區5耗盡，降低器件承受高壓時柵極ll末端的矽表面電場峰值。需要說明的是(1)上面所述的漂移區5可由分別與體區3和漏區阱4相連且導電類型相反的p型區 17和n型區18交替構成(如圖4所示)；其中，p型區17和n型區18的形狀可以是矩形(圖4所示)，也可以是梯形(如圖5所示)；p型區17和n型區18的濃度、寬度可以相同也 可以不同。(2)上面所述的漂移區5可由分別與體區3和漏區阱4相連的p型區17和介質I區19 構成(如圖6所示)。p型區17和介質I區的形狀可以是矩形(如圖6所示)，也可以是梯形； p型區17和介質I區19寬度可以相同也可以不同。G)上面所述的漂移區5可由從源區到漏區方向線性變摻雜的p型區Pl、P2.......Pi......，Pn-l， Pn (—1,2,...， i， ...， n-l，n)構成(如圖7所示)，p型區Pl到p型區Pn濃度線性增 加。(4)上面所述的體區3可以是均勻摻雜，也可以是倒摻雜，如圖8 (b)所示，倒摻雜 時體區3底部濃度高、表面濃度低。本發明的工作原理本發明提供的一種具有源極場板的薄膜SOI新型厚柵氧功率器件，可以進一步降低傳統 器件的寄生電容，提高器件的開關速度，避免閂鎖效應，易與薄膜SOI技術兼容，且通過增 加源極場板改善器件的擊穿特性，並進一步降低器件的導通電阻，獲得較低的導通損耗。這 裡以高壓p-LDMOSFET為例(如圖3)，說明本發明的工作原理。在器件關斷時，源極13和柵極11電位為高壓電源電壓、漏極14為低電壓，器件漂移區 5耗盡，以承受高耐壓。器件的縱向耐壓取決於埋氧層2厚度，厚度越大，縱向耐壓越高。 假設埋氧層2足夠厚，器件不發生縱向體內擊穿，在沒有源極場板13，漂移區5濃度較高時， 雪崩擊穿發生在柵極11末端的矽表面或漂移區5和體區3形成的冶金結表面。源極13在器 件表面跨過柵極ll，並延伸至漂移區5上，與漏極14相距一定距離，其與柵極ll形成階梯 場板以增強薄膜SOI器件的漂移區5耗盡，在源極13末端引入新的電場峰值，降低器件承受 高壓時柵極11末端或漂移區5和體區3形成的冶金結處的矽表面電場峰值，從而改善器件的 擊穿特性，並有助於提高漂移區5濃度，降低器件的導通電阻。由於採用薄膜SOI， n型體區 3如採用均勻濃度，其濃度要求略高，以防止由於源極13為高壓、襯底l為低壓時，器件背 溝MOSFET耗盡層擴展到源擴展區6、源區7和體區3的內建勢壘所引起的器件過早發生穿 通擊穿，從而降低器件擊穿電壓。可採用倒摻雜的體區3結構，提高埋氧層2上體區3濃度 以防止器件穿通擊穿、降低體區3表面濃度以減小厚柵氧器件的閾值電壓，從而改善器件的 開態特性。在器件導通時，由於採用的柵氧化層10較厚，因此柵極11和源極13間能夠承受 較高的電壓。本發明採用薄膜SOI材料，與傳統PN結隔離的體矽技術相比，其具有更小的寄生效應， 更高的工作頻率，且器件避免了閂鎖現象的發生。而與文獻2厚膜SOI器件相比，本發明採 用小於2pm的SOI厚度。這一結構特點使得薄膜SOI器件具有寄生效應小、速度快、功耗低、 抗輻照能力強等諸多優點，並且與標準工藝兼容，不需要深槽介質隔離，工藝簡單。採用 LOCOS隔離工藝或淺槽隔離技術實現器件的高低壓兼容，降低了工藝難度及成本。綜上所述，本發明提供一種具有源極場板的薄膜SOI厚柵氧功率器件，其柵氧層厚，可 承受大的柵源電壓，滿足電平位移電路的需要；利用薄膜SOI，可降低器件的寄生效應，減 小損耗；通過在功率器件表面增加跨過柵極的源極場板，增大漂移區耗盡，降低柵極末端的 矽表面電場峰值，改善器件的擊穿特性，並有助於提高漂移區濃度，降低器件的導通電阻。 因此，採用本發明可以製作各種性能優良的高壓、高速、低導通損耗的功率器件。


圖1是基於體矽技術的厚柵氧p-LDMOSFET結構示意圖。圖2是基於厚膜SOI的厚柵氧p-LDMOSFET結構示意圖。圖3是本發明提供的具有源極場板的薄膜SOI新型厚柵氧功率器件結構示意圖。圖4是本發明提供的漂移區5為矩形p、 n交替結構的厚柵氧功率器件結構示意圖，矽表 面上結構與圖3同。圖5是本發明提供的漂移區5為梯形p、 n交替結構的厚柵氧功率器件結構示意圖，矽表 面上結構與圖3同。圖6是本發明提供的漂移區5為矩形(或梯形)p、 I交替結構的厚柵氧功率器件結構示 意圖，矽表面上結構與圖3同。圖7是本發明提供的漂移區5為線性變摻雜的厚柵氧功率器件結構示意圖。圖8是本發明提供的體區3為倒摻雜阱的厚柵氧功率器件結構示意圖。
具體實施方式
採用本發明的具有源極場板的薄膜SOI新型厚柵氧功率器件結構，可以得到性能優良的 高壓、高速、低導通損耗的功率器件。尤其是可實現60V到300V的高壓厚柵氧器件，滿足 70~100 V PDP尋址驅動IC、 170~275 VPDP行驅動IC中的電平位移電路對高壓PMOS的耐 壓要求。具有源極場板的薄膜SOI新型厚柵氧功率器件如圖3所示，包括襯底l，埋氧層2， SOI 層15，體區3，漂移區5，柵氧下源擴展區6，源區7，阱接觸區8，漏區阱4、漏區9，厚柵 氧IO，層間介質12，柵極11，源極13和漏極14。其特徵是SOI層15較薄，厚度為lnm 2pm， 沒有採用傳統的厚膜SOI;柵氧層10較厚、為100nm 800nm,柵極11和源極13間可承受 大的電壓；體區3、漂移區5、漏區阱4直接與埋氧層2相接，進一步消除了傳統厚膜SOI 器件的寄生效應；柵氧下具有源擴展區6，其與源區7相連，以保證器件更加有效的形成； 源擴展區6可通過柵氧10形成後的高能離子注入實現，也可以通過柵氧形成前注入實現。源 極13在器件表面跨過柵極11並延伸至漂移區5上、與漏極14相距一定距離，作為場板以增 強薄膜SOI器件的漂移區5耗盡，降低器件承受高壓時柵極11末端的矽表面電場峰值。該結 構可以用於p型橫向雙擴散場效應電晶體p-LDMOSFET、 n型橫向雙擴散場效應電晶體 n-LDMOSFET、還可以用於p型橫向絕緣柵雙極型電晶體p-LIGBT(p-Channel Lateral Insulated Gate Bipolar Transistor)、 n型橫向絕緣柵雙極型電晶體n-LIGBT、橫向晶閘管，PN 二極體等 常見功率器件。在實施過程中，可以根據具體情況，在基本結構不變的情況下，進行一定的變通設計，例如圖4是漂移區5採用矩形p型區17和矩形n型區18交替結構，以改善器件漂移區5承 受高壓時表面場分布，並進一步降低器件導通電阻。圖5是漂移區5採用梯形p型區17和梯形n型區18交替結構，以改善器件漂移區5承 受高壓時表面場分布，並進一步降低器件導通電阻。圖6是漂移區5採用矩形(或梯形)p型區17和矩形(或梯形)介質I區19交替結構， 以改善器件漂移區5承受高壓時表面場分布，並進一步降低器件的導通電阻。I區可以通過 LOCOS工藝形成，也可以通過槽刻蝕再填充介質方式形成。圖7是漂移區5採用線性變摻雜結構，以改善器件漂移區5承受高壓時表面場分布，並 進一步降低器件的導通電阻。線形摻雜的漂移區5可通過掩模窗口從源到漏依次增大的注入 再擴散方式形成。圖8是體區3採用倒摻雜阱結構，通過高能離子注入形成倒摻雜阱結構。提高器件的背 柵閾值電壓，降低前柵閾值電壓。
權利要求
1、具有源極場板的薄膜SOI厚柵氧功率器件，它包括襯底(1)、埋氧層(2)、SOI層(15)、厚柵氧(10)、柵極(11)、源極(13)和漏極(14)；所述埋氧層(2)處於襯底(1)和SOI層(15)中間；所述SOI層(15)由體區(3)、漏區阱(4)、漂移區(5)、源區(7)、阱接觸區(8)和漏區(9)構成；所述厚柵氧(10)處於柵極(11)和SOI層(15)之間，所述漏區(9)處於漏極(14)和漏區阱(4)之間，所述源區(7)和阱接觸區(8)並排處於源極(13)和體區(3)之間；所述柵極(11)、源極(13)和漏極(14)通過層間介質(12)相互隔離；其特徵在於所述源極(13)在器件表面跨過柵極(11)的上方並延伸至漂移區(5)的上方，成為源極場板；所述SOI層(15)的厚度為1μm～2μm；所述柵氧層(10)的厚度為100nm～800nm；所述體區(3)、漂移區(5)、漏區阱(4)直接與埋氧層(2)相接。
2、 根據權利要求1所述的具有源極場板的薄膜SOI厚柵氧功率器件，其特徵在於所述 體區(3)中具有有源擴展區(6)，所述有源擴展區(6)位於厚柵氧(10)的下方並與源區(7)相連。
3、 根據權利要求1或2所述的具有源極場板的薄膜SOI厚柵氧功率器件，其特徵在於 所述漂移區(5)由分別與體區(3)和漏區阱(4)相連且導電類型相反的p型區(17)和n 型區(18)交替構成；其中，p型區(17)和n型區(18)的形狀是矩形或梯形；p型區(17) 和n型區(18)的濃度、寬度相同或不同。
4、 根據權利要求l或2所述的具有源極場板的薄膜SOI厚柵氧功率器件，其特徵在於 所述漂移區(5)由分別與體區(3)和漏區阱(4)相連的p型區(17)和介質I區(19)構 成p型區(17)和介質I區(19)的形狀是矩形或梯形；p型區(17)和介質I區(19)寬 度相同或不同。
5、 根據權利要求l或2所述的具有源極場板的薄膜SOI厚柵氧功率器件，其特徵在於.-所述漂移區(5)由從源區到漏區方向線性變摻雜的p型區Pl、 P2.......Pi....... Pn-l和Pn構成，i=l,2，...， i， ...， n-l,n， p型區Pl到p型區Pn濃度線性增加。
6、 根據權利要求l或2所述的具有源極場板的薄膜SOI厚柵氧功率器件，其特徵在於 所述體區(3)是均勻摻雜或倒摻雜，倒摻雜時體區(3)底部濃度高、表面濃度低。
7、 根據權利要求l或2所述的具有源極場板的薄膜SOI厚柵氧功率器件，其特徵在於 所述具有源極場板的薄膜SOI厚柵氧功率器件具體是p型橫向雙擴散場效應電晶體 p-LDMOSFET、 n型橫向雙擴散場效應電晶體n-LDMOSFET、 p型橫向絕緣柵雙極型電晶體 p-LIGBT、 n型橫向絕緣柵雙極型電晶體n-LIGBT、橫向晶閘管或PN 二極體。
全文摘要
本發明屬於半導體功率器件技術領域。器件SOI層較薄(1～2μm)；柵氧化層較厚(100～800nm)；源極跨過柵極上方並延伸至漂移區的上方。器件體區中還可具有位於厚柵氧下方並與源區相連的有源擴展區，以使整個器件更加有效的形成。本發明柵氧層較厚，可承受大的柵源電壓，滿足電平位移電路的需要；SOI層較薄，可降低器件的寄生效應，減小損耗；通過在功率器件表面增加跨過柵極的源極場板，可增大漂移區耗盡，降低柵極末端的矽表面電場峰值，改善器件的擊穿特性，並有助於提高漂移區濃度，降低器件的導通電阻。本發明具有寄生效應小、速度快、功耗低、抗輻照能力強等優點，且與標準工藝兼容。採用本發明可以製作各種性能優良的高壓、高速、低導通損耗的功率器件。
文檔編號H01L29/78GK101226961SQ20081004529
公開日2008年7月23日 申請日期2008年1月29日 優先權日2008年1月29日
發明者明 喬, 波 張, 健 方, 李肇基, 驍 董, 蔣林利, 磊 趙 申請人:電子科技大學