一種電源高電位故障採樣與保持電路的製作方法
2023-08-10 22:47:36 1
一種電源高電位故障採樣與保持電路的製作方法
【專利摘要】針對傳統電壓故障採樣與保持電路所存在的電路結構複雜、採樣不精確的問題，本實用新型提供一種電源高電位故障採樣與保持電路，包括信號採樣放大電路、信號比較電路、故障信號產生和變換電路、故障信號延時電路、故障信號維持電路、第一供電電源及第二供電電源；其中，信號採樣放大電路、信號比較電路、故障信號產生和變換電路、故障信號延時電路和故障信號維持電路依次串聯在一起；第一供電電源分別與信號採樣放大電路、信號比較電路、故障信號產生和變換電路連接並供電；第二供電電源分別與故障信號延時電路和故障信號維持電路連接並供電。有益的技術效果：本實用新型的電路結構簡單、新穎，工作穩定且採樣精確可靠。
【專利說明】一種電源高電位故障採樣與保持電路
【技術領域】
[0001]本實用新型屬於高壓電源領域，具體涉及一種電源高電位故障採樣與保持電路。
【背景技術】
[0002]電源作為大功率真空管發射機的重要組成部分，承擔了為真空管供電的任務，必須實時監控他們的工作狀態以確定系統是否繼續工作和確保昂貴的真空管的安全。例如對於行波管柵極調製方式，正偏電源、負偏電源和燈絲電源等都是建立在陰極高電壓基礎上的，它們的故障信息必須經過合適的處理才能與鈦泵電源等建立在地電位的故障信號一起送給後面的控制電路。通常故障信息包括過壓、欠壓、過流、欠流等。
[0003]從分壓電阻來的電壓電流採樣信號，在以前的研究中有的採用V/F轉換晶片將電壓信號轉換成高頻脈衝串，再通過變壓器進行高壓隔離，整流後的信號經過較為複雜的故障鎖電路輸出。如果採樣信號沒有抗幹擾設計，以及採樣點不能使放大器工作在最優工作點，就不能保證採樣信號的準確性。加之變壓器設計複雜，V/F轉換晶片驅動能力有限。故障信號保持方式不合理，使對故障的捕捉能力差，電路工作不可靠。
實用新型內容
[0004]針對傳統電壓故障採樣與保持電路所存在的電路結構複雜、採樣不精確的問題，本實用新型提供一種電源高電位故障採樣與保持電路，本實用新型的電路適用於建立在高電位的電源信號採樣並傳輸給低電位監控或顯示系統的電路，該電路有很強的通用性，結構簡單、新穎，且工作穩定可靠。
[0005]一種電源高電位故障採樣與保持電路，包括信號採樣放大電路1、信號比較電路
2、故障信號產生和變換電路3、故障信號延時電路4、故障信號維持電路5、第一供電電源6及第二供電電源7 ;其中，信號採樣放大電路1、信號比較電路2、故障信號產生和變換電路
3、故障信號延時電路4和故障信號維持電路5依次串聯在一起；信號採樣放大電路I的信號輸入端為本產品的總信號輸入端，故障信號維持電路5的信號輸出端為本產品的信號輸出端；第一供電電源6分別與信號採樣放大電路1、信號比較電路2、故障信號產生和變換電路3連接並供電；第二供電電源7分別與故障信號延時電路4和故障信號維持電路5連接並供電。
[0006]本實用新型的有益效果如下:
[0007]I)、本實用新型的採樣電路具有很強的抗幹擾能力，從源頭保證了採樣信號的準確性，放大電路用以確保放大器工作在最佳狀態，進一步提高了故障判斷的準確性；
[0008]2)、本實用新型通過採用脈衝調製晶片的非典型應用，僅通過脈衝的有無判斷是否有故障，工作可靠，且該晶片有一定的驅動能力；
[0009]3)、本實用新型通過採用單穩態觸發器來獲得故障脈衝延遲，以提高短時間故障的捕捉能力，且通過設計的故障信號維持電路來保證閃過的故障不被忽略，這進一步提高了該電路的可靠性。
【專利附圖】
【附圖說明】
[0010]圖1是本實用新型的系統框圖。
[0011]圖2是本實用新型的信號採樣放大電路原理圖。
[0012]圖3是本實用新型的信號比較電路原理圖。
[0013]圖4是本實用新型的故障信號產生和變換電路原理圖。
[0014]圖5是本實用新型的故障信號延時電路原理圖。
[0015]圖6是本實用新型的故障信號維持電路原理圖。
【具體實施方式】
[0016]如圖1所示，一種電源高電位故障採樣與保持電路，包括信號採樣放大電路1、信號比較電路2、故障信號產生和變換電路3、故障信號延時電路4、故障信號維持電路5、第一供電電源6及第二供電電源7 ;其中，信號採樣放大電路1、信號比較電路2、故障信號產生和變換電路3、故障信號延時電路4和故障信號維持電路5依次串聯在一起；信號採樣放大電路I的信號輸入端為本產品的總信號輸入端，故障信號維持電路5的信號輸出端為本產品的信號輸出端；第一供電電源6分別與信號採樣放大電路1、信號比較電路2、故障信號產生和變換電路3連接並供電；第二供電電源7分別與故障信號延時電路4和故障信號維持電路5連接並供電；
[0017]所述信號採樣放大電路I負責對接收到的信號進行濾波和放大，並向下一級輸出；所述信號比較電路2負責對經信號採樣放大電路I處理後的信號進行差分比較，並向下一級輸出低電平信號或高電平信號；具體為:若信號採樣放大電路I傳遞來的信號波動在在額定值的20%範圍內，則信號比較電路2向下一級輸出低電平信號，反之，信號比較電路2向下一級輸出高電平信號；所述故障信號產生和變換電路3將接收到的高電平信號轉換為無脈衝信號並向下一級輸出；反之，故障信號產生和變換電路3直接向下一級輸出信號；所述故障信號延時電路4負責對接收到的無脈衝信號進行整流並設置脈衝寬度，隨後向下一級輸出；反之，故障信號延時電路4直接向下一級輸出信號；所述故障信號維持電路5負責將故障信號延時電路4輸入的信號鉗位在故障態。
[0018]該電源高電位故障採樣與保持電路I的功能是把電源採樣信號經濾波和抗幹擾處理後與設定參考信號比較，得到的故障電平形式轉化成高頻脈衝串，再經高壓隔離和整流後，將該信號延遲和保持後傳送給後續監控電路，以便根據故障形式決定系統下一步動作。
[0019]如圖2所示，信號採樣放大電路I由第一四路運算放大器N1A、第二四路運算放大器N1B、第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4和第五電阻R5、第一電容Cl和第一穩壓管Vl組成；第一電阻Rl的一端、第一電容Cl的一端和第一穩壓管Vl的負極共同連接於一點，為本產品的總信號輸入端；第一電容Cl的另一端和第一穩壓管Vl的正極相連接且接地；第一電阻Rl的另一端與第一四路運算放大器NlA的放大輸入正埠(+)相連接；第一四路運算放大器NlA的放大輸入負埠(-)與第一四路運算放大器NlA的放大輸出埠(OUT)相連接；第一四路運算放大器NlA的正電源埠(V+)與第一供電電源6相連接；第一四路運算放大器NlA的負電源埠(V-)接地；第一四路運算放大器NlA的放大輸出埠 OUT與第二電阻R2的一端相連接；第二電阻R2的另一端與第二四路運算放大器NlB的放大輸入正埠(+)相連接；第二四路運算放大器NlB的放大輸入負埠(_)分別與第三電阻R3的一端、第四電阻R4的一端相連接；第三電阻R3的另一端接地；第四電阻R4的另一端與第二四路運算放大器NlB的放大輸出埠(OUT)相連接；第二四路運算放大器NlB的放大輸出埠 OUT與第五電阻R5的一端相連接；第五電阻R5的另一端與下一級電路相連接；
[0020]所述第一四路運算放大器NlA負責構成電壓跟隨電路，第一四路運算放大器NlA的輸出進入第二四路運算放大器NlB ;第一電容Cl用來濾波，第一穩壓管Vl用以濾除電壓尖峰；第三電阻R3和第四三電阻R4用以設定電壓放大倍數。
[0021]進一步說，第一四路運算放大器NlA和第二四路運算放大器NlB均採用LM124，根據它的電源使用情況，第一穩壓管Vl選型為1N5244，使R4/R3 = 1，這樣第二四路運算放大器NlB的放大倍數為2，在該應用中第二四路運算放大器NlB的輸出的電壓正常範圍為
4.4V-7.4V。
[0022]如圖3所示，所述信號比較電路2由第一差分比較器N2A、第二差分比較器N2B、第六電阻R6、第七電阻R7、第八電阻R8、第九電阻R9、第十電阻R10、第i^一電阻R11、第十二電阻R12、第二電容C2、第二二極體V2和第三二極體V3組成；第一差分比較器N2A的第一比較輸入埠(X埠)、第二電容C2的一端和第二差分比較器N2B的第二比較輸入埠(Y埠)共同連接在一起，並共同做為本級電路的輸入埠 ；第一差分比較器N2A的第二比較輸入埠(Y埠)分別與第六電阻R6的一端、第七電阻R7的一端連接在一起；第六電阻R6的另一端、第八電阻R8 —端、第九電阻R9的一端和第^ 電阻Rll的一端共同與第一供電電源6相連接並取電；第七電阻R7的另一端、第二電容C2的一端、第一差分比較器N2A的接地埠(GND)和第十電阻RlO的一端共同接地；第八電阻R8的另一端、第一差分比較器N2A的比較輸出X>Y埠和第二二極體V2的正極相連接；第九電阻R9的另一端和第十電阻RlO的另一端共同與第二差分比較器Ν2Β的第一比較輸入埠(X埠)相連接；第^^一電阻Rll的另一端、第二差分比較器Ν2Β的比較輸出埠(Χ>Υ埠)和第三二極體V3正極共同連接在一起；第二二極體V2的負極、第三二極體V3的負極和第十二電阻R12的一端連接在一起，並共同做為本級電路的輸出埠 ；第十二電阻R12的另一端接地；
[0023]所述的第一差分比較器Ν2Α和第二差分比較器Ν2Β用來組成兩種不同的故障信號比較電路；經信號採樣放大電路I處理後的信號分別進入第一差分比較器Ν2Α和第二差分比較器Ν2Β，與由本級電路中的電阻分壓所確定的參考信號進行比較，有故障時第一差分比較器Ν2Α或第二差分比較器Ν2Β會輸出高電平；第二二極體V2、第三二極體V3和第十二電阻R12用來產生或門邏輯，即當第一差分比較器Ν2Α或第二差分比較器Ν2Β有任何一路輸出故障信號時，在第十二電阻R12上都會產生高電平信號並送給後面的電路。
[0024]進一步說，信號比較電路2中的第一差分比較器Ν2Α的過壓參考電壓由第六電阻R6、第七電阻R7確定，第二差分比較器Ν2Β的欠壓參考電壓由第九六電阻R9和第十電阻RlO確定，過壓和欠壓值為正常電壓的+20%和-20%。第一、二差分比較器的型號均為LMl39。
[0025]如圖4所示，所述故障信號產生和變換電路3包括電流互感器Tl、脈衝調製晶片Ν3、第十三電阻R13、第十四電阻R14、第十五電阻R15、第十六電阻R16、第十七電阻R17、第十八電阻R18、第三電容C3、第四電容C4、第五電容C5、第六電容C6、第七電容C7和第四三極體V4 ；
[0026]其中，脈衝調製晶片N3所選型號為UC1525，脈衝調製晶片N3包含16個引腳，其第I引腳為IN-埠、第I引腳為IN-埠、第2引腳為IN+埠、第3引腳為SYNC埠、第4引腳為Fout埠、第5引腳為CT埠、第6引腳為RT埠、第7引腳為DC埠、第8引腳為STR埠、第9引腳為COMP埠、第10引腳為SD埠、第11引腳為OUTA埠、第12引腳為GND埠、第13引腳為VCC埠、第14引腳為OUTB埠、第15引腳為V+IN埠、第16引腳為REF埠 ；
[0027]脈衝調製晶片N3的第2引腳和第16引腳共同與第三電容C3的一端相連接；脈衝調製晶片N3的第I引腳和第9引腳短接；脈衝調製晶片N3的第5引腳和第7引腳之間串聯有第十四電阻R14 ;第十四電阻R14與第5引腳之間的節點與第四電容C4的一端相連接；脈衝調製晶片N3的第6引腳和第十三電阻R13的一端相連接；脈衝調製晶片N3的第8引腳和第五電容C5的一端相連接；脈衝調製晶片N3的第13引腳和第十五電阻R15的一端相連接；脈衝調製晶片N3的第11引腳和第十六電阻R16的一端相連接；第十六電阻R16的另一端和第四三極體V4的基極相連接；脈衝調製晶片N3的第10引腳為本級電路的輸入埠 ；脈衝調製晶片N3的第12引腳、第三電容C3的另一端、第十三電阻R13的另一端、第四電容C4的另一端、第五電容C5的另一端和第四三極體V4的發射極共同接地；脈衝調製晶片N3的第15引腳、第十五電阻R15的另一端、第六電容C6的一端、第七電容C7的一端和第十七電阻R17的一端共同與第一供電電源6相連接並取電；第十七電阻R17的另一端與第四三極體V4的集電極相連接；在第十七電阻R17與第一供電電源6之間的導線上套有電流互感器Tl ;在第十七電阻R17的兩端並聯有第十八電阻R18 ;所述電流互感器Tl的兩端分別為本級電路的輸出端；脈衝調製晶片N3的第10引腳接收到信號比較電路2的輸出信號，當被採樣電源出現過壓欠壓故障時，脈衝調製晶片N3的第11引腳無脈衝輸出；脈衝調製晶片N3不用於反饋控制，第I引腳和第9引腳短接；由電流互感器Tl對上一級電路輸出的高電壓信號進行隔離；第四三極體V4用於放大電流信號。
[0028]進一步說，脈衝調製晶片N3的型號為UC1525晶片，脈衝頻率由第十三電阻R13、第十四電阻R14和第四電容C4確定，這裡f = 10kHz0電流互感器Tl的電流變比為100:
1
[0029]如圖5所示，所述故障信號延時電路4由單穩態觸發器D1A、第十九電阻R19、第二十電阻R20、第八電容C8和第五二極體V5組成；單穩態觸發器DlA的型號為MC14538 ;電流互感器Tl輸出的一端與第五二極體V5的正極相連接，電流互感器Tl輸出的另一端經過第十九電阻R19與第五二極體V5的正極相連接；第五二極體V5的負極與第一單穩態觸發器DlA的第4引腳相連接；第二十電阻R20的一端分別與第一單穩態觸發器DlA的第2引腳、第八電容C8的一端相連接；第八電容C8的另一端與第一單穩態觸發器DlA的第I引腳相連接；第二十電阻R20的另一端、第一單穩態觸發器DlA的第3引腳、第5引腳共同與第二供電電源7連接並取電；第五二極體V5用於整流，由第二十電阻R20和第八電容CS共同設置信號的脈衝寬度。
[0030]進一步說，所述故障信號延時電路4主要起到整流和脈寬加寬的波形調製的作用。其中，單穩態觸發器DlA選取MC14538，脈寬公式τ g R20XC8。
[0031]如圖6所示，所述故障信號維持電路5由與門電路D2C、正補碼緩衝器D3C、第二i^一電阻R21、第二十二電阻R22、第二十三電阻R23、第二十四電阻R24、第二十五電阻R25、第九電容C9、第六二極體V6和第七二極體V7組成；與門電路D2C的第一輸入埠與第二十一電阻R21的一端相連接；第二十一電阻R21的另一端與外部給的重置信號RES相連接；與門電路D2C的第二輸入埠、第六二極體V6的負極、第九電容C9的一端、第二十二電阻R22的一端、第七二極體V7的負極共同連接在一起；第九電容C9的另一端與第二十二電阻R22的另一端相連接；與門電路D2C的輸出埠、第七二極體V7的正極、第二十三電阻R23的一端連接在一起；第二十三電阻R23的另一端與正補碼緩衝器D3C的輸入端相連接；正補碼緩衝器D3C的兩個輸出端分別與第二十四電阻R24的一端、第二十五電阻R25的一端相連接；第二十四電阻R24的另一端與外部的故障監控設備相連接，第二十五電阻R25的另一端與外部的故障顯示設備相連接；與門電路D2C輸出的故障信號通過第七二極體V7反饋給第九電容C9和第二十二電阻R22，使第九電容C9和第二十二電阻R22保持為高電平狀態，這樣，即便後續進入到第六二極體V6的信號為正常信號，門電路D2C的輸入輸出仍然被鉗位在故障狀態，即保證了故障狀態被記憶；當故障排除後，通過外部給的復位信號RES將門電路D2C的輸出置為低電平即可；第六二極體V6的正極與單穩態觸發器DlA的第七管腳相連；與門電路D2C、正補碼緩衝器D3C分別通過它們的第十四管腳與供電電源7相連。
[0032]所述故障信號維持電路6起到對故障信號記憶的作用，它的設計採用數字晶片與模擬電路結合的方式。與門電路D2C採用⑶4081、正補碼緩衝器D3C採用⑶4041，與門電路D2C和正補碼緩衝器D3C均與第二供電電源7連接並取電。
[0033]此外，所述第一供電電源6及第二供電電源7分別將外部電源電壓轉換成對應電路模塊中晶片所需的電源。
[0034]以上實施例經驗證工作穩定可靠，該實施例是本實用新型的一種實施方式，任何在此基礎上的改動都視為本實用新型的保護範圍。
【權利要求】
1.一種電源高電位故障採樣與保持電路，其特徵在於，包括信號採樣放大電路(I)、信號比較電路(2)、故障信號產生和變換電路(3)、故障信號延時電路(4)、故障信號維持電路(5)、第一供電電源(6)及第二供電電源(7);其中，信號採樣放大電路(I)、信號比較電路(2)、故障信號產生和變換電路(3)、故障信號延時電路(4)和故障信號維持電路(5)依次串聯在一起；信號採樣放大電路(I)的信號輸入端為本產品的總信號輸入端，故障信號維持電路(5)的信號輸出端為本產品的信號輸出端；第一供電電源(6)分別與信號採樣放大電路(I)、信號比較電路(2)、故障信號產生和變換電路(3)連接並供電；第二供電電源(7)分別與故障信號延時電路(4)和故障信號維持電路(5)連接並供電。
2.根據權利要求1所述的一種電源高電位故障採樣與保持電路，其特徵在於:信號採樣放大電路(I)由第一四路運算放大器N1A、第二四路運算放大器N1B、第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4和第五電阻R5、第一電容Cl和第一穩壓管Vl組成；其中，第一電阻Rl的一端、第一電容Cl的一端和第一穩壓管Vl的負極共同連接於一點，為本產品的總信號輸入端；第一電容Cl的另一端和第一穩壓管Vl的正極相連接且接地；第一電阻Rl的另一端與第一四路運算放大器NlA的放大輸入正埠相連接；第一四路運算放大器NlA的放大輸入負埠與第一四路運算放大器NlA的放大輸出埠相連接；第一四路運算放大器NlA的正電源埠與第一供電電源(6)相連接；第一四路運算放大器NlA的負電源埠接地；第一四路運算放大器NlA的放大輸出埠與第二電阻R2的一端相連接；第二電阻R2的另一端與第二四路運算放大器NlB的放大輸入正埠相連接；第二四路運算放大器NlB的放大輸入負埠分別與第三電阻R3的一端、第四電阻R4的一端相連接；第三電阻R3的另一端接地；第四電阻R4的另一端與第二四路運算放大器NlB的放大輸出埠相連接；第二四路運算放大器NlB的放大輸出埠與第五電阻R5的一端相連接；第五電阻R5的另一端與下一級電路相連接；所述第一四路運算放大器NlA負責構成電壓跟隨電路，第一四路運算放大器NlA的輸出進入第二四路運算放大器NlB ;第一電容Cl用來濾波，第一穩壓管Vl用以濾除電壓尖峰；第三電阻R3和第四三電阻R4用以設定電壓放大倍數。
3.根據權利要求1所述的一種電源高電位故障採樣與保持電路，其特徵在於:所述信號比較電路(2)由第一差分比較器N2A、第二差分比較器N2B、第六電阻R6、第七電阻R7、第八電阻R8、第九電阻R9、第十電阻R10、第i^一電阻R11、第十二電阻R12、第二電容C2、第二二極體V2和第三二極體V3組成；第一差分比較器N2A的第一比較輸入埠、第二電容C2的一端和第二差分比較器N2B的第二比較輸入埠共同連接在一起，並共同做為本級電路的輸入埠 ；第一差分比較器N2A的第二比較輸入埠分別與第六電阻R6的一端、第七電阻R7的一端連接在一起；第六電阻R6的另一端、第八電阻R8 —端、第九電阻R9的一端和第i 電阻Rll的一端共同與第一供電電源(6)相連接並取電；第七電阻R7的另一端、第二電容C2的一端、第一差分比較器N2A的接地埠和第十電阻RlO的一端共同接地；第八電阻R8的另一端、第一差分比較器N2A的比較輸出埠和第二二極體V2的正極相連接；第九電阻R9的另一端和第十電阻RlO的另一端共同與第二差分比較器N2B的第一比較輸入埠相連接；第十一電阻Rll的另一端、第二差分比較器N2B的比較輸出埠和第三二極體V3正極共同連接在一起；第二二極體V2的負極、第三二極體V3的負極和第十二電阻R12的一端連接在一起，並共同做為本級電路的輸出埠 ；第十二電阻R12的另一端接地。
4.根據權利要求1所述的一種電源高電位故障採樣與保持電路，其特徵在於:所述故障信號產生和變換電路(3)包括電流互感器Tl、脈衝調製晶片N3、第十三電阻R13、第十四電阻R14、第十五電阻R15、第十六電阻R16、第十七電阻R17、第十八電阻R18、第三電容C3、第四電容C4、第五電容C5、第六電容C6、第七電容C7和第四三極體V4 ;其中，脈衝調製晶片N3所選型號為UC1525，其中，脈衝調製晶片N3的第2引腳和第16引腳共同與第三電容C的一端相連接；脈衝調製晶片N3的第I引腳和第9引腳短接；脈衝調製晶片N3的第5引腳和第7引腳之間串聯有第十四電阻R14 ;第十四電阻R14與第5引腳之間的節點與第四電容C4的一端相連接；脈衝調製晶片N3的第6引腳和第十三電阻R13的一端相連接；脈衝調製晶片N3的第8引腳和第五電容C5的一端相連接；脈衝調製晶片N3的第13引腳和第十五電阻R15的一端相連接；脈衝調製晶片N3的第11引腳和第十六電阻R16的一端相連接；第十六電阻R16的另一端和第四三極體V4的基極相連接；脈衝調製晶片N3的第10引腳為本級電路的輸入埠 ；脈衝調製晶片N3的第12引腳、第三電容C的另一端、第十三電阻R13的另一端、第四電容C4的另一端、第五電容C5的另一端和第四三極體V4的發射極共同接地；脈衝調製晶片N3的第15引腳、第十五電阻R15的另一端、第六電容C6的一端、第七電容C7的一端和第十七電阻R17的一端共同與第一供電電源(6)相連接並取電；第十七電阻R17的另一端與第四三極體V4的集電極相連接；在第十七電阻R17與第一供電電源(6)之間的導線上纏繞有電流互感器Tl ;在第十七電阻R17的兩端並聯有第十八電阻R18 ;所述電流互感器Tl的兩端分別為本級電路的輸出端；脈衝調製晶片N3的第10引腳接收到信號比較電路⑵的輸出信號，當與信號採樣放大電路⑴相連接的被採樣電源出現過壓欠壓故障時，脈衝調製晶片N3的第11引腳無脈衝輸出；脈衝調製晶片N3不用於反饋控制，第I引腳和第9引腳短接；由電流互感器Tl對上一級電路輸出的高電壓信號進行隔離；第四三極體V4用於放大電流信號。
5.根據權利要求1所述的一種電源高電位故障採樣與保持電路，其特徵在於:所述故障信號延時電路(4)由單穩態觸發器D1A、第十九電阻R19、第二十電阻R20、第八電容C8和第五二極體V5組成；其中，單穩態觸發器DlA的型號為MC14538，其中，電流互感器Tl的一端與第五二極體V5的正極相連接，電流互感器Tl的另一端經過第十九電阻R19與第五二極體V5的正極相連接；第五二極體V5的負極與第一單穩態觸發器DlA的第4引腳相連接；第二十電阻R20的一端分別與第一單穩態觸發器DlA的第2引腳、第八電容C8的一端相連接；第八電容CS的另一端與第一單穩態觸發器DlA的第I引腳相連接；第二十電阻R20的另一端、第一單穩態觸發器DlA的第3引腳、第5引腳共同與變換電源(7)連接並取電；第五二極體V5用於整流，由第二十電阻R20和第八電容CS共同設置信號的脈衝寬度。
6.根據權利要求1所述的一種電源高電位故障採樣與保持電路，其特徵在於:所述故障信號維持電路(5)由與門電路D2C、正補碼緩衝器D3C、第二十一電阻R21、第二十二電阻R22、第二十三電阻R23、第二十四電阻R24、第二十五電阻R25、第九電容C9、第六二極體V6和第七二極體V7組成；第六二極體V6的正極與單穩態觸發器DlA的第七管腳相連；所述單穩態觸發器DlA的型號為MC14538 ;與門電路D2C的第一輸入埠與第二i^一電阻R21的一端相連接；第二十一電阻R21的另一端與外部給的重置信號RES相連接；與門電路D2C的第二輸入埠、第六二極體V6的負極、第九電容C9的一端、第二十二電阻R22的一端、第七二極體V7的負極共同連接在一起；第九電容C9的另一端與第二十二電阻R22的另一端相連接；與門電路D2C的第二輸出埠、第七二極體V7的正極、第二十三電阻R23的一端連接在一起；第二十三電阻R23的另一端與正補碼緩衝器D3C的輸入端相連接；正補碼緩衝器D3C的兩個輸出端分別與第二十四電阻R24的一端、第二十五電阻R25的一端相連接；第二十四電阻R24的另一端與外部的故障監控設備相連接，第二十五電阻R25的另一端與外部的故障顯示設備相連接；與門電路D2C輸出的故障信號通過第七二極體V7反饋給第九電容C9和第二十二電阻R22，使第九電容C9和第二十二電阻R22保持為高電平狀態，這樣，即便後續進入到第六二極體V6的信號為正常信號，門電路D2C的輸入輸出仍然被鉗位在故障狀態，即保證了故障狀態被記憶；當故障排除後，通過由外部輸入給的復位信號RES將門電路D2C的輸出置為低電平即可；與門電路D2C、正補碼緩衝器D3C分別通過它們的第十四管腳與供電電源(7)相連；所述與門電路D2C採用⑶4081、正補碼緩衝器D3C採用⑶4041。
【文檔編號】G01R31/40GK204154882SQ201420439961
【公開日】2015年2月11日 申請日期:2014年8月6日 優先權日:2014年8月6日
【發明者】李偉, 李可, 袁同山, 鍾國儉, 洪健, 徐曉榮, 張麗君, 張群, 丁毅 申請人:中國電子科技集團公司第三十八研究所