移位寄存器及其信號產生器的製作方法
2023-11-02 23:18:02
專利名稱：移位寄存器及其信號產生器的製作方法
技術領域：
本發明是有關於一種移位寄存器及其信號產生器，且特別是有關於一種避免信號輸出端浮接(Floating)的移位寄存器及其信號產生器。
背景技術：
圖1A是已知美國專利公告號20040174189的掃描驅動器的移位寄存器電路結構圖。請參照圖1A，移位寄存器100包括三個N型金屬氧化物半導體(N-type Meta Oxide Semiconductor，NMOS)場效電晶體101、102及103以及一個電容104。第一個電晶體101的漏極是耦接至輸入信號IN，電晶體101的柵極接受時鐘信號CKA的控制，且電晶體101的源極用以輸出控制信號C1。第二個電晶體102的漏極是耦接至時鐘信號CKB，電晶體102的柵極接受控制信號C1的控制，且電晶體102的源極用以輸出一輸出信號OUT。另外，第三個電晶體103的漏極是耦接至電晶體102的源極，電晶體103的源極是耦接至電壓VSS，且電晶體103的柵極是由時鐘信號CKA所控制，其中時鐘信號CKB為時鐘信號CKA的反相信號。電容104耦接於電晶體102的源極與柵極之間。
請同時參照圖1B，其繪示圖1A移位寄存器100的相關信號時序圖。如圖1B所示，於第一時鐘周期T1內，輸入信號IN具有VSS電平(例如是0V)，且時鐘信號CKA及CKB分別具有VDD(例如是9V)及VSS電平。此時電晶體101導通，使得控制信號C1具有(VDD-Vt)電平，其中Vt為電晶體101的起始電壓(Threshold Voltage)值。同時，時鐘信號CKA亦導通電晶體103，使得輸出信號OUT具有VSS電平，而且電晶體102亦導通。此時，電容104是充電而儲存有(VDD-Vt-VSS)的跨壓。接著，於第二時鐘周期T2內，輸入信號IN具有VDD電平，且時鐘信號CKA及CKB分別具有VSS及VDD電平。此時，電晶體101不導通。時鐘信號CKB由VSS電平上升至VDD電平，同時提高電晶體102的源極電壓(P點電壓)。於是通過電容104的跨壓，電晶體102的柵極電壓亦隨之上升，並使得電晶體102因柵極電壓高於源極電壓而導通。然而，由於時鐘信號CKA具有VSS電平，導致電晶體103不導通，使得電晶體103的漏極，亦即信號輸出端P會有機會出現浮接狀態。
接下來，於第三時鐘周期內，輸入信號IN具有VSS電平，且時鐘信號CKA及CKB具有VSS及VDD電平。如同上述，電晶體101以及103皆不導通，使得信號輸出端P同樣會出現浮接狀態。當信號輸出端P處於浮接狀態時，掃描驅動器的掃描線信號便容易受到控制電壓Vcom以及數據線信號的幹擾，並導致掃描線輸出信號不穩，影響後續的像素電壓，進而造成顯示器圖像閃爍的現象，降低圖像質量。
發明內容
有鑑於此，本發明的目的就是在提供一種新穎的移位寄存器及其信號產生器。在上述第三個電晶體的柵極與第二個電晶體的柵極之間加入受控開關元件，使得當第三個電晶體不導通時，此受控開關元件導通，以避免信號輸出端處於浮接狀態所造成圖像閃爍現象，進而提高顯示器的圖像質量。
根據本發明的目的，提出一種移位寄存器，用以接收輸入信號，並據以輸出一輸出信號。移位寄存器包括第一開關、電晶體、受控開關元件以及第二開關。第一開關包括第一輸入端、第一控制端以及第一輸出端。第一輸入端耦接至輸入信號，且第一控制端耦接至第一時鐘信號。電晶體具有柵極、第一源極/漏極及第二源極/漏極。柵極耦接至第一輸出端，且第一源極/漏極耦接至第二時鐘信號。受控開關元件包括第一受控輸入端、第二受控輸入端、開關控制端以及第二開關。第一受控輸入端耦接至第三時鐘信號。第二受控輸入端耦接至第一電壓，且開關控制端耦接至第一輸出端。第二開關包括第二輸入端、第二控制端以及第二輸出端。第二輸入端耦接至第一電壓，第二控制端耦接至受控輸出端，且第二輸出端耦接至電晶體的第二源極/漏極，用以輸出此輸出信號。
其中第一時鐘信號控制第一開關導通，並輸出輸入信號，使得受控開關元件導通，第三時鐘信號使得受控輸出端輸出第二電壓，並控制第二開關導通，且輸出信號的電平為第一電壓；其中第一時鐘信號控制第一開關不導通，第二時鐘信號升降壓第一輸出端的電平，使得電晶體導通，輸出信號為第二時鐘信號，同時第一輸出端的電平改變，使得受控開關元件導通，第三時鐘信號使得受控輸出端輸出第一電壓，並控制第二開關不導通。
根據本發明的目的，提出一種信號產生器，包括多級移位寄存器。各級移位寄存器用以接收來自上一級移位寄存器的輸入信號，並據以輸出一輸出信號。各級移位寄存器包括第一開關、電晶體、受控開關元件以及第二開關。第一開關包括第一輸入端、第一控制端以及第一輸出端。第一輸入端耦接至輸入信號，且第一控制端耦接至第一時鐘信號。電晶體具有柵極、第一源極/漏極及第二源極/漏極。柵極耦接至第一輸出端，且第一源極/漏極耦接至第二時鐘信號。受控開關元件包括第一受控輸入端、第二受控輸入端、開關控制端以及第二開關。第一受控輸入端耦接至第三時鐘信號。第二受控輸入端耦接至第一電壓，且開關控制端耦接至第一輸出端。第二開關包括第二輸入端、第二控制端以及第二輸出端。第二輸入端耦接至第一電壓，第二控制端耦接至受控輸出端，且第二輸出端耦接至電晶體的第二源極/漏極，用以輸出此輸出信號。
其中第一時鐘信號控制第一開關導通，並輸出輸入信號，使得受控開關元件導通，第三時鐘信號使得受控輸出端輸出第二電壓，並控制第二開關導通，且輸出信號的電平為第一電壓；其中第一時鐘信號控制第一開關不導通，第二時鐘信號升降壓第一輸出端的電平，使得電晶體導通，輸出信號為第二時鐘信號，同時第一輸出端的電平改變，使得受控開關元件導通，第三時鐘信號使得受控輸出端輸出第一電壓，並控制第二開關不導通。
根據本發明的目的，提出一種移位寄存器，包括第一電晶體、第二電晶體、第三電晶體、第四電晶體以及第五電晶體。第一電晶體的源極接收輸入信號，且第一電晶體的柵極接收第一時鐘信號。第二電晶體的柵極耦接第一電晶體的漏極，第二電晶體的源極接收第二時鐘信號，且第二電晶體的漏極輸出一輸出信號。第三電晶體的漏極耦接第二電晶體的源極，且第三電晶體的源極接收參考電壓。第四電晶體的柵極與漏極耦接第一時鐘信號，且第四電晶體的源極耦接第三電晶體的柵極。第五電晶體的漏極耦接第四電晶體的源極，第五電晶體的源極接收參考電壓，且第五電晶體的柵極耦接第二電晶體的柵極。
為讓本發明的上述目的、特徵、和優點能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下
圖1A是已知美國專利公告號20040174189的掃描驅動器的移位寄存器電路結構圖。
圖1B繪示圖1A移位寄存器的相關信號時序圖。
圖2繪示依照本發明一較佳實施例的一種信號產生器電路方塊圖。
圖3繪示圖2中移位寄存器的電路結構圖。
圖4是繪示圖2中移位寄存器相關信號時序圖。
圖5A～5C是分別繪示圖2中移位寄存器於第一周期～第三周期內各電晶體的開關狀態示意圖。
1柵極2源極3漏極100、210移位寄存器101、102、103電晶體104電容200信號產生器201、202、203、204、205電晶體具體實施方式
請參照圖2，其繪示依照本發明一較佳實施例的一種信號產生器電路方塊圖。信號產生器200，例如是顯示器的掃描驅動器，其包括多級移位寄存器210。各級移位寄存器210用以接收來自上一級移位寄存器210的輸入信號IN(STV，OUT1，...)，並據以輸出一輸出信號OUT(OUT1，OUT2，...)，其中第一級移位寄存器210接收起始信號STV。
請同時參照圖3，其繪示圖2中移位寄存器210的電路結構圖。各級移位寄存器210包括NMOS電晶體201、202、203、204以及205。電晶體201的漏極(3)耦接至輸入信號IN，且電晶體201的柵極(1)耦接至第一時鐘信號CKA。電晶體202的柵極(1)耦接至電晶體201的源極(2)(或節點A0)，且電晶體202的漏極(3)耦接至第二時鐘信號CKB。電晶體204為二極體耦接電晶體，其柵極(1)及漏極(3)耦接端為正端(+)，且其源極(2)為負端(-)。電晶體204的正端(+)耦接至第一時鐘信號CKA。電晶體205的源極(2)耦接至第一電壓VSS，例如是-6～-7V，電晶體205的柵極(1)耦接至電晶體201的源極(2)，且電晶體205的漏極(3)耦接至電晶體204的負端(-)(或節點A1)。此外，電晶體203的源極(2)耦接至第一電壓VSS，電晶體203的柵極(1)耦接至電晶體205的漏極(3)，且電晶體203的漏極(3)耦接至電晶體202的源極(2)，用以輸出輸出信號OUT。
值得注意的是，如圖2所示，第二時鐘信號CKB(CK3或CK4)為第一時鐘信號CKA(CK1或CK2)的反相信號。而且任一級移位寄存器210的第一時鐘信號CKA(＝CK1)或第二時鐘信號CKB(＝CK3)相位是與下一級移位寄存器210的第一時鐘信號CKA(＝CK2)或第二時鐘信號CKB(＝CK4)相位相差1/4時鐘周期(T/4)。
圖4是繪示圖2中移位寄存器210相關信號時序圖，且圖5A～5C是分別繪示圖2中移位寄存器210於第一周期～第三周期T1～T3內電晶體201～205的開關狀態示意圖。請同時參照圖4及圖5A，於第一周期T1(T1＝T/4)內，輸入信號IN以及第一時鐘信號CKA具有VDD電平(例如是20V)，使得電晶體201導通且電晶體201的源極(A0電壓)具有(VDD-Vt)電平，其中Vt為電晶體201的起始電壓值。同時電晶體205的柵極電壓(＝A0電壓)為(VDD-Vt)(約為20V-2.5V＝17.5V)是高於電晶體205的源極電壓VSS(約為-6～-7V)，因此電晶體205導通。由於電晶體205的漏極電壓(A1電壓)，亦即電晶體204的負端電壓是同時受電晶體204的偏壓所決定，因此電晶體205的漏極電壓會高於其源極電壓VSS且低於電晶體204的正端電壓VDD。此時，電晶體203的柵極電壓(＝A1電壓)是高於電晶體203的源極電壓VSS，因此電晶體203導通，且輸出信號OUT輸出第一電壓VSS。
請同時參照圖4及圖5B，接者於第二周期T2(T2＝T/4)內，輸入信號IN及第二時鐘信號CKB具有VDD電平，且第一時鐘信號CKA具有VSS電平，使得電晶體201不導通。此時，由於電晶體202的柵源極寄生電容Cgs已於上一周期儲存(VDD-Vt-VSS)的跨壓，當第二時鐘信號CKB由VSS電平改變為VDD電平時，電晶體202的源極電壓會隨之拉高，並經由電容Cgs提高電晶體202的柵極電壓(A0電壓)，使得電晶體202完全導通，且輸出信號OUT具有VDD電平。最後A0電壓是拉高至(2*VDD-Vt-VSS)。同時，電晶體205的柵極電壓(＝A0電壓)為(2*VDD-Vt-VSS)(～2*20V-2.5V-(-6V)＝43.5V)是高於電晶體205的源極電壓VSS(約為-6～-7V)，因此電晶體204導通，A1電壓為VSS，且電晶體203不導通。如此一來，電晶體203的漏極(即信號輸出端)便可經由電晶體202的寄生電容Cgs、節點A0耦接至第一電壓VSS而形成電流通路，以避免現有技術中電晶體103不導通時所產生信號輸出端的浮接狀態。
請同時參照圖4及圖5C，接著於第三周期T3(T3＝T/4)內，輸入信號IN及第一時鐘信號CKA具有VSS電平，且第二時鐘信號CKB具有VDD電平，使得電晶體201仍然不導通。A0電壓仍保持在(2*VDD-Vt-VSS)的電平，且電晶體202導通，使得輸出信號OUT具有該第二時鐘信號CKB的VDD電平。同樣地，此時電晶體205導通，且A1電壓為VSS電平，進而使電晶體203不導通。電晶體203的漏極(即信號輸出端)同樣可經由電晶體202的寄生電容Cgs、節點A0耦接至第一電壓VSS而形成電流通路，以避免現有技術中電晶體103不導通時所產生信號輸出端的浮接狀態。因此，根據本發明的移位寄存器210，可將輸入信號IN的相位延後1/4時鐘周期(T/4)。
值得注意的是，當任一級移位寄存器210的輸出信號OUT輸入至下一級移位寄存器210時，由於輸出信號OUT相較於輸入信號IN是延後T/4時間，同時下一級移位寄存器210的第一時鐘信號CKA(＝CK2)及第二時鐘信號CKB(＝CK4)也分別比此級移位寄存器210的第一時鐘信號CKA(＝CK1)及第二時鐘信號CKB(CK3)延後T/4時間。因此，下一級移位寄存器210的輸入信號IN、時鐘信號CKA及CKB以及輸出信號OUT的時序電平變化是完全與此級移位寄存器210的時序電平變化一致，同樣地可將輸入信號IN的相位延後T/4。
如上所述，本發明雖以移位寄存器210具有NMOS電晶體201～205為例作說明，然本發明的移位寄存器210也可以是使用PMOS電晶體來達成。或者電晶體201、203及205也可以是使用其它開關元件來達成，例如是分別為第一開關、第二開關及第三開關。或者甚至電晶體204及205也可以是其它電路結構的受控開關元件，包括耦接第三時鐘信號的第一受控輸入端、耦接第一電壓VSS的第二受控輸入端、耦接第一開關輸出端的開關控制端以及耦接至第二開關控制端的受控輸出端。只要是於第一開關導通，該輸入信號控制受控開關元件導通，第三時鐘信號使得受控輸出端輸出第二電壓導通第二開關；並於第一開關不導通時，第二時鐘信號使電晶體202導通，並升降壓電晶體202的柵極，使得受控開關元件導通，第三時鐘信號使得受控輸出端輸出第一電壓關閉第二開關，可避免信號輸出端(第二開關輸出端)處於浮接狀態，達到提高顯示器圖像質量的目的，因此皆不脫離本發明的技術範圍。
本發明上述實施例所揭露的移位寄存器及其信號產生器的優點在於使用三個電晶體以及簡單的一受控開關元件，在耦接信號輸出端的電晶體不導通時，受控開關元件導通以形成信號輸出端與操作電壓的電流通路，避免信號輸出端出現浮接狀態而造成顯示器圖像閃爍的問題，進而提高顯示器的顯示圖像質量。
綜上所述，雖然本發明已以一較佳實施例揭露如上，然其並非用以限定本發明，任何本領域技術人員，在不脫離本發明的精神和範圍內，當可作各種的更動與潤飾，因此本發明的保護範圍當視所附的權利要求範圍所界定者為準。
權利要求
1.一種移位寄存器，用以接收輸入信號，並據以輸出一輸出信號，該移位寄存器包括第一開關，包括第一輸入端，耦接至該輸入信號；第一控制端，耦接至第一時鐘信號；以及第一輸出端；電晶體，具有柵極、第一源極/漏極及第二源極/漏極，該柵極耦接至該第一輸出端，該第一源極/漏極耦接至第二時鐘信號；以及受控開關元件，包括第一受控輸入端，耦接至第三時鐘信號；第二受控輸入端，耦接至第一電壓；開關控制端，耦接至該第一輸出端；以及受控輸出端；以及第二開關，包括第二輸入端，耦接至該第一電壓；第二控制端，耦接至該受控輸出端；第二輸出端，耦接至該電晶體的該第二源極/漏極，用以輸出該輸出信號，其中，該第一時鐘信號控制該第一開關導通，並輸出該輸入信號，使得該受控開關元件導通，該第三時鐘信號使得該受控輸出端輸出第二電壓，並控制該第二開關導通，且該輸出信號的電平為該第一電壓；其中，該第一時鐘信號控制該第一開關不導通，該第二時鐘信號升降壓該第一輸出端的電平，使得該電晶體導通，該輸出信號為該第二時鐘信號，同時該第一輸出端的電平改變，使得該受控開關元件導通，該第三時鐘信號使得該受控輸出端輸出該第一電壓，並控制該第二開關不導通。
2.根據權利要求1所述的移位寄存器，其中該受控開關元件還包括二極體耦接電晶體，具有正端以及負端，該正端耦接至該第三時鐘信號；以及第三開關，包括第三輸入端，耦接至該第一電壓；第三控制端，耦接至該第一輸出端；以及第三輸出端，耦接至該二極體耦接電晶體的該負端以及該第二控制端。
3.根據權利要求2所述的移位寄存器，其中該第一開關、該第二開關、該第三開關、該二極體耦接電晶體以及該電晶體是皆由NMOS電晶體所達成。
4.根據權利要求3所述的移位寄存器，其中該第一電壓具有低電平，且該第二電壓高於該第一電壓。
5.根據權利要求4所述的移位寄存器，其中該第三時鐘信號為該第一時鐘信號。
6.根據權利要求5所述的移位寄存器，其中該第二時鐘信號為該第一時鐘信號的反相信號。
7.一種信號產生器，包括多級移位寄存器，各級移位寄存器用以接收來自上一級移位寄存器的輸入信號，並據以輸出一輸出信號，各級移位寄存器包括第一開關，包括第一輸入端，耦接至該輸入信號；第一控制端，耦接至第一時鐘信號；以及第一輸出端；電晶體，具有柵極、第一源極/漏極及第二源極/漏極，該柵極耦接至該第一輸出端，該第一源極/漏極耦接至第二時鐘信號；以及受控開關元件，包括第一受控輸入端，耦接至該第三時鐘信號；第二受控輸入端，耦接至第一電壓；開關控制端，耦接至該第一輸出端；以及受控輸出端；以及第二開關，包括第二輸入端，耦接至該第一電壓；第二控制端，耦接至該受控輸出端；第二輸出端，耦接至該電晶體的該第二源極/漏極，用以輸出該輸出信號，其中，該第一時鐘信號控制該第一開關導通，並輸出該輸入信號，使得該受控開關元件導通，該第三時鐘信號使得該受控輸出端輸出第二電壓，並控制該第二開關導通，且該輸出信號的電平為該第一電壓；其中，該第一時鐘信號控制該第一開關不導通，該第二時鐘信號升降壓該第一輸出端的電平，使得該電晶體導通，該輸出信號為該第二時鐘信號，同時該第一輸出端的電平改變，使得該受控開關元件導通，該第三時鐘信號使得該受控輸出端輸出該第一電壓，並控制該第二開關不導通。
8.根據權利要求7所述的信號產生器，其中該受控開關元件還包括二極體耦接電晶體，具有正端以及負端，該正端耦接至該第一時鐘信號；以及第三開關，包括第三輸入端，耦接至該第一電壓；第三控制端，耦接至該第一輸出端；以及第三輸出端，耦接至該二極體耦接電晶體的該負端以及該第二控制端。
9.根據權利要求8所述的信號產生器，其中該第一開關、該第二開關、該第三開關、該二極體耦接電晶體以及該電晶體是皆由NMOS電晶體所達成。
10.根據權利要求9所述的信號產生器，其中該第一電壓具有低電平，且該第二電壓高於該第一電壓。
11.根據權利要求10所述的信號產生器，其中該第三時鐘信號為該第一時鐘信號。
12.根據權利要求11所述的信號產生器，其中該第二時鐘信號為該第一時鐘信號的反相信號。
13.根據權利要求12所述的信號產生器，其中本級移位寄存器的該第一時鐘信號相位是與下一級移位寄存器的該第一時鐘信號相位相差1/4時鐘周期。
14.根據權利要求7所述的信號產生器為掃描驅動器。
15.一種移位寄存器，包括第一電晶體，通過該第一電晶體的源極接收輸入信號，並由該第一電晶體的柵極接收第一時鐘信號；第二電晶體，該第二電晶體的柵極耦接該第一電晶體的漏極，該第二電晶體的源極接收第二時鐘信號，該第二電晶體的漏極輸出一輸出信號；第三電晶體，該第三電晶體的漏極耦接該第二電晶體的源極，該第三電晶體的源極接收參考電壓；第四電晶體，該第四電晶體的柵極與該第四電晶體的漏極耦接該第一時鐘信號，該第四電晶體的源極耦接該第三電晶體的柵極；以及第五電晶體，該第五電晶體的漏極耦接該第四電晶體的源極，該第五電晶體的源極接收該參考電壓，該第五電晶體的柵極耦接該第二電晶體的柵極。
16.根據權利要求15所述的移位寄存器，其中該第一時鐘信號控制該第一電晶體導通，並輸出該輸入信號，使得該第五電晶體導通，該第一時鐘信號使得該第四電晶體的源極輸出第二電壓，並控制該第三電晶體導通，且該輸出信號的電平為該參考電壓；其中，該第一時鐘信號控制該第一電晶體不導通，該第二時鐘信號升降壓該第一電晶體的漏極的電平，使得該第二電晶體導通，該輸出信號為該第二時鐘信號，同時該第一電晶體的漏極的電平改變，使得該第五電晶體導通，該第一時鐘信號使得該第四電晶體的源極輸出該參考電壓，並控制該第三電晶體不導通。
17.根據權利要求16所述的移位寄存器，其中該第一電晶體、該第二電晶體、該第三電晶體、該第四電晶體以及該第五電晶體是皆由NMOS電晶體所達成。
18.根據權利要求17所述的移位寄存器，其中該參考電壓具有低電平，且該第二電壓高於該參考電壓。
19.根據權利要求18所述的移位寄存器，其中該第二時鐘信號為該第一時鐘信號的反相信號。
全文摘要
一種移位寄存器包括第一開關、電晶體、受控開關元件和第二開關。第一開關包括第一輸入端、第一控制端和第一輸出端。第一輸入端耦接至輸入信號，且第一控制端耦接至第一時鐘信號。電晶體具有柵極、第一源極/漏極及第二源極/漏極。柵極耦接至第一輸出端，且第一源極/漏極耦接至第二時鐘信號。受控開關元件包括第一受控輸入端、第二受控輸入端、開關控制端和第二開關。第一受控輸入端耦接至第三時鐘信號。第二受控輸入端耦接至第一電壓，且開關控制端耦接至第一輸出端。第二開關包括第二輸入端、第二控制端和第二輸出端。第二輸入端耦接至第一電壓，第二控制端耦接至受控輸出端，且第二輸出端耦接至電晶體的第二源極/漏極，用以輸出此輸出信號。
文檔編號G11C19/28GK101075481SQ20061008461
公開日2007年11月21日 申請日期2006年5月19日 優先權日2006年5月19日
發明者辜宗堯 申請人:奇美電子股份有限公司