半導體集成電路器件的製作方法

2023-07-08 11:53:51

半導體集成電路器件的製作方法
【專利摘要】本發明提供一種半導體集成電路器件。在用於車輛用途等的半導體集成電路器件中，為便於安裝，通常通過導線鍵合等，使用金導線等將半導體晶片上的鋁焊盤和外部器件彼此耦合。然而，這種半導體集成電路器件由於在相對較高溫度(約150℃)下長時間的使用中鋁和金之間的相互作用而造成連接故障。本申請的發明提供一種半導體集成電路器件(半導體器件或電子電路器件)，其包括作為該器件的一部分的半導體晶片、經由阻擋金屬膜設置在半導體晶片上基於鋁的鍵合焊盤之上的電解金鍍覆表面膜(基於金的金屬鍍覆膜)和用於該鍍覆表面膜和設置在布線板等(布線襯底)之上的外部引線之間的互連的金鍵合導線(基於金的鍵合導線)。
【專利說明】半導體集成電路器件
[0001]分案申請說明
[0002]本申請是於2009年12月2日提交的、申請號為200910224397.1、名稱為「半導體集成電路器件」的中國發明專利申請的分案申請。
【技術領域】
[0003]本發明涉及一種對於半導體集成電路器件(半導體器件或電子電路器件)中的半導體晶片上的焊盤電極和外部器件之間的互連技術可有效適用的技術。
【背景技術】
[0004]PCT申請N0.2004-533711的日文公開文本(專利文獻I)或美國專利N0.6，534，863 (專利文獻2)公開了一種技術，用於在具有銅布線結構的半導體器件中，從下層側將金導線鍵合到由TaN (鍵合層)/ Ta (阻擋層)/ Cu (種子層)/ Ni (第一電鍍層)/ Au (第二電鍍層)等構成的焊盤上，而不是表面往往容易被氧化的鋁焊盤上。
[0005]〔專利文獻I〕
[0006]PCT申請N0.2004-533711的日文公開文本
[0007]〔專利文獻2〕
[0008]美國專利N0.6，534，863

【發明內容】

[0009]在用於車輛用途等的半導體電路器件中，為便於安裝，通常通過導線鍵合等，使用金導線等將半導體晶片上的鋁焊盤與外部器件彼此耦合。然而，這種半導體集成電路器件由於在相對較高溫度下(約150°C )長時間的使用中鋁和金之間的相互作用而造成連接故障諸如柯肯特爾效應(Kirkendall Void)。
[0010]本申請的發明旨在於解決前述問題。
[0011]本發明的一個目的在於，提供具有高可靠性的半導體集成電路器件。
[0012]本發明的上述以及其它目的和新穎特徵從本說明書參照附圖的描述中將變得顯而易見。
[0013]以下簡要地描述本申請公開的發明的代表性實施例的概要。
[0014]S卩，在本申請的發明中，基於金的表面金屬層經由阻擋金屬膜設置在半導體晶片上的基於鋁或銅的鍵合焊盤之上。該鍵合焊盤是半導體集成電路器件(半導體器件或電子電路器件)的一部分。而且，基於金或銅的鍵合導線的連接部分或鍵合球被設置用於對外部的連接。
[0015]通過本申請公開的發明的代表性實施例獲得的效果將簡述如下。
[0016]S卩，由於基於金或銅的鍵合導線或鍵合球經由基於金的表面膜或層鍵合到基於鋁或銅的鍵合焊盤，所以即使半導體集成電路器件在相對較高溫度下長時間地使用，也不會造成由於金和鋁等之間的相互作用引起的連接故障。【專利附圖】

【附圖說明】
[0017]圖1是根據本申請的一個實施例在完成焊盤開口步驟時半導體集成電路器件中的半導體晶片的縱向器件結構圖(對應於圖3所示的由虛線所包圍的部分)，
[0018]圖2是示出了本申請實施例中的半導體集成電路器件的製造過程期間從焊盤開口步驟到導線鍵合工藝的流程的工藝流程圖，
[0019]圖3是示出了本申請實施例中的半導體集成電路器件的半導體晶片的(在完成焊盤開口步驟時)器件截面(對應於沿圖18的線X-X』所取的截面)的工藝流程圖，
[0020]圖4是示出了本申請實施例中的半導體集成電路器件的半導體晶片的(在阻擋膜形成步驟中)器件截面(對應於沿圖19的線X-X』所取的截面)的工藝流程圖，
[0021]圖5是示出了本申請實施例中的半導體集成電路器件的半導體晶片的(在抗蝕劑膜塗覆步驟中)器件截面(對應於沿圖20的線X-X』所取的截面)的工藝流程圖，
[0022]圖6是示出了本申請實施例中的半導體集成電路器件的半導體晶片的(在抗蝕劑膜開口步驟中)器件截面(對應於沿圖21的線X-X』所取的截面)的工藝流程圖，
[0023]圖7是示出了本申請實施例中的半導體集成電路器件的半導體晶片的(在金鍍覆步驟中)器件截面(對應於沿圖22的線X-X』所取的截面)的工藝流程圖，
[0024]圖8是示出了本申請實施例中的半導體集成電路器件的半導體晶片的(在抗蝕劑去除步驟中)器件截面(對應於沿圖23的線X-X』所取的截面)的工藝流程圖，
[0025]圖9是示出了本申請實施例中的半導體集成電路器件的半導體晶片的(在阻擋金屬去除步驟中)器件截面(對應於沿圖24的線X-X』所取的截面)的工藝流程圖，
[0026]圖10是對應於圖9的、本申請實施例中的半導體集成電路器件的半導體晶片的頂視圖，
[0027]圖11是本申請實施例中的半導體集成電路器件的頂視圖，
[0028]圖12是與圖11所示的由虛線包圍的部分對應的示例性橫截面圖，
[0029]圖13是示出了其中從圖12中的導線鍵合改變導線鍵合順序的例子的示例性橫截面圖，
[0030]圖14是示出了其中由在圖12中的布線板上的其它電子元件替代布線板的例子的示例性橫截面圖，
[0031]圖15是示出了其中通過(倒裝鍵合)在圖12中的布線板上的另一電子元件替代將要管芯鍵合的半導體晶片的目標部分的例子的示例性橫截面圖，
[0032]圖16是根據本申請另一實施例(在其中將兩層的聚醯亞胺膜設置為附加的最終鈍化膜的例子中)的半導體集成電路器件的半導體晶片的(在完成晶片處理步驟時)器件橫截面圖(對應於沿圖25的線X-X』所取的截面)，
[0033]圖17是對應於圖3的、本申請實施例中的半導體集成電路器件的半導體晶片的頂視圖，
[0034]圖18是圖17中由虛線包圍的部分的放大頂視圖(圖3示出了其對應的橫截面圖)，
[0035]圖19是圖17中由虛線包圍的部分在對應於圖4的步驟中的放大頂視圖，
[0036]圖20是圖17中由虛線包圍的部分在對應於圖5的步驟中的放大頂視圖，[0037]圖21是圖17中由虛線包圍的部分在對應於圖6的步驟中的放大頂視圖，
[0038]圖22是圖17中由虛線包圍的部分在對應於圖7的步驟中的放大頂視圖，
[0039]圖23是圖17中由虛線包圍的部分在對應於圖8的步驟中的放大頂視圖，
[0040]圖24是圖17中由虛線包圍的部分在對應於圖9的步驟中的放大頂視圖，
[0041]圖25是對應於圖16的步驟的放大頂視圖，
[0042]圖26是用於說明在鎳表面上的非電解金鍍覆的問題的說明性橫截面圖，
[0043]圖27是示出了本申請實施例中的半導體集成電路器件的製造過程中晶片探針測試工藝的狀態的晶片頂表面(在第一例子中的方形焊盤)的放大圖，
[0044]圖28是在對應於圖27的例子中完成導線鍵合工藝時的晶片頂表面(第一例子中的方形焊盤)的放大圖，
[0045]圖29是示出本申請實施例中半導體集成電路器件的製造過程中晶片探針測試工藝的狀態的另一晶片頂表面(第二例子中的一般類型的矩形焊盤)的放大圖，
[0046]圖30是在對應於圖29的例子中完成導線鍵合工藝時的晶片頂表面(第二例子中的一般矩形焊盤)的放大圖，
[0047]圖31是示出本申請實施例中半導體集成電路器件的製造過程中晶片探針測試工藝的狀態的又一晶片頂表面(第三例子中的修改的矩形焊盤)的放大圖，
[0048]圖32是在對應於圖31的例子中完成導線鍵合工藝時的晶片頂表面(第三例子中的修改的矩形焊盤)的放大圖，
[0049]圖33是用於說明在鋁和金之間鍵合時產生的柯肯特爾效應的、鋁焊盤和鍵合導線的局部示例性橫截面圖，
[0050]圖34是示出了本申請實施例中的半導體集成電路器件處焊盤上的鍵合導線的鍵合狀態的各種例子之一(一般模式)的局部橫截面圖，
[0051]圖35是示出了本申請實施例中的半導體集成電路器件處焊盤上的鍵合導線的鍵合狀態的各種例子之一(橫向滑動模式I)的局部橫截面圖，
[0052]圖36是示出了本申請實施例中的半導體集成電路器件處焊盤上的鍵合導線的鍵合狀態的各種例子之一(橫向滑動模式2)的局部橫截面圖，
[0053]圖37是用於說明本申請實施例中的半導體集成電路器件處焊盤上的鍵合導線的鍵合結構的各種尺寸之間關係的局部橫截面圖，
[0054]圖38是本申請實施例中完成封裝工藝時的半導體集成電路器件(導線鍵合類型的BGA)的整個頂視圖(為易於理解省略對樹脂密封部件的圖示)，
[0055]圖39是圖38的示例性橫截面圖，
[0056]圖40是本申請實施例中完成封裝工藝時的半導體集成電路器件(QFP:四邊扁平封裝)的整個頂視圖(為易於理解省略對樹脂密封部件的上半部分的圖示)，
[0057]圖41是圖40的示例性橫截面圖，
[0058]圖42是本申請實施例中完成封裝工藝時的半導體集成電路器件(倒裝晶片類型的BGA)的整個頂視圖，
[0059]圖43是圖42的示例性橫截面圖，
[0060]圖44是圖43中由虛線所包圍的部分的放大橫截面圖，
[0061]圖45是用於說明在本申請實施例的半導體集成電路器件中的一種類型的凸塊下金屬(under bump metal)結構(兩層的結構)的焊盤外圍的橫截面圖，
[0062]圖46是在圖45的修改例子中的焊盤外圍的橫截面圖，以及
[0063]圖47是用於說明在本申請實施例的半導體集成電路器件中的另一種類型的凸塊下金屬結構(三層或更多層的多層結構)的焊盤外圍的橫截面圖。
【具體實施方式】
[0064]〔優選實施例的概要〕
[0065]首先，下面將概述本申請中公開的發明的代表性優選實施例。
[0066]1.一種半導體集成電路器件包括:(a)基於鋁或銅的焊盤電極，設置在半導體晶片的器件表面之上；(b)阻擋金屬膜，設置在焊盤電極之上；(c)表面金屬膜，設置在阻擋金屬膜之上並且包括金作為主要成分；以及(d)鍵合球或鍵合導線，與表面金屬膜鍵合併且包括金或銅作為主要成分。
[0067]2.在根據項I的半導體集成電路器件中，表面金屬膜的厚度大於阻擋金屬膜的厚度。
[0068]3.在根據項I或2的半導體集成電路器件中，表面金屬膜通過電解鍍覆或濺射而形成。
[0069]4.在根據項I至3中任一項的半導體集成電路器件中，表面金屬膜通過電解鍍覆而形成。
[0070]5.在根據項I至4中任一項的半導體集成電路器件中，表面金屬膜的面積大於焊盤電極之上的絕緣膜的開口的面積。
[0071]6.在根據項I至5中任一項的半導體集成電路器件中，焊盤電極的面積大於表面金屬層的面積。
[0072]7.在根據項I至6中任一項的半導體集成電路器件中，從平面上觀察，焊盤電極之上的絕緣膜的開口位於表面金屬膜內。
[0073]8.在根據項I至7中任一項的半導體集成電路器件中，從平面上觀察，表面金屬膜位於焊盤電極內。
[0074]9.在根據項I至4中任一項的半導體集成電路器件中，表面金屬膜延伸到不存在焊盤電極的區域。
[0075]10.在根據項I至9中任一項的半導體集成電路器件中，鍵合球是鍵合導線的球部分。
[0076]11.在根據項I至10中任一項的半導體集成電路器件中，鍵合球由包括金作為主要成分的部件構成。
[0077]12.在根據項I至10中任一項的半導體集成電路器件中，鍵合球由包括銅作為主要成分的部件構成。
[0078]13.在根據項I至12中任一項的半導體集成電路器件中，焊盤電極為基於鋁或銅的焊盤電極。
[0079]14.在根據項I至13中任一項的半導體集成電路器件中，阻擋金屬膜包括鈦作為主要成分。
[0080]15.在根據項I至13中任一項的半導體集成電路器件中，阻擋金屬膜包括選自鈦、鉻、氮化鈦和氮化鎢中的一個成分作為主要成分。
[0081]16.在根據項I至15中任一項的半導體集成電路器件中，還包括:(e)種子金屬膜，設置在阻擋金屬膜和表面金屬膜之間。
[0082]17.在根據項16的半導體集成電路器件中，種子金屬膜包括鈀作為主要成分。
[0083]18.在根據項16的半導體集成電路器件中，種子金屬膜包括選自銅、金、鎳、鉬、銠、鑰、鎢、鉻和鉭中的一個成分作為主要成分。
[0084]19.在根據項I至18中任一項的半導體集成電路器件中，從平面上觀察，焊盤電極具有基本方形。
[0085]20.在根據項I至18中任一項的半導體集成電路器件中，從平面上觀察，焊盤電極具有基本矩形。
[0086]接下來，下面將概述本申請中公開的發明的其它優選實施例。
[0087]1.一種半導體集成電路器件，包括:(a)布線板；(b)第一半導體晶片，固定到布線板或者固定到設置在布線板之上的第一電子元件；(C)基於鋁或銅的焊盤電極，設置在第一半導體晶片的器件表面之上；(d)阻擋金屬膜，設置在焊盤電極之上；(e)種子金屬膜，設置在阻擋金屬膜之上；(f)表面金屬膜，通過電解鍍覆設置在種子金屬膜之上，並且包括金作為主要成分；(g)外部金屬電極，設置在第一半導體晶片外部；以及(h)鍵合導線，設置用於將表面金屬膜稱合到外部金屬電極，並且包括金作為主要成分。
[0088]2.在根據項I的半導體集成電路器件中，焊盤電極為基於鋁的焊盤電極。
[0089]3.在根據項I或2的半導體集成電路器件中，阻擋金屬膜包括鈦作為主要成分。
[0090]4.在根據項I至3中任一項的半導體集成電路器件中，種子金屬膜包括鈀作為主要成分。
[0091]5.在根據項1、2和4中任一項的半導體集成電路器件中，阻擋金屬膜包括鈦、鉻、氮化鈦和氮化鎢中的一個成分。
[0092]6.在根據項I至3和5中任一項的半導體集成電路器件中，種子金屬膜包括選自銅、金、鎳、鉬、銠、鑰、鎢、鉻和鉭中的一個成分作為主要成分。
[0093]7.在根據項I至6中任一項的半導體集成電路器件中，第一半導體晶片固定到布線板。
[0094]8.在根據項I至6中任一項的半導體集成電路器件中，第一半導體晶片固定到布線板之上的第一電子元件。
[0095]9.在根據項I至8中任一項的半導體集成電路器件中，外部金屬電極位於布線板之上。
[0096]10.在根據項I至8中任一項的半導體集成電路器件中，外部金屬電極位於在布線板之上的第一電子元件之上。
[0097]11.在根據項I至10中任一項的半導體集成電路器件中，鍵合導線具有位於表面金屬膜側上的第一鍵合點。
[0098]12.在根據項I至10中任一項的半導體集成電路器件中，鍵合導線具有位於表面金屬膜側上的第二鍵合點。
[0099]13.在根據項I至12中任一項的半導體集成電路器件中，在外部金屬電極的表面處設置有包括金、銀或鈀作為主要成分的金屬膜。[0100]14.提供一種用於製造半導體集成電路器件的方法。該半導體集成電路器件包括:(a)布線板；(b)第一半導體晶片，固定到布線板或者固定到設置在布線板之上的第一電子元件；(C)基於鋁或銅的焊盤電極，設置在第一半導體晶片的器件表面之上；(d)阻擋金屬膜，設置在焊盤電極之上；(e)種子金屬膜，設置在阻擋金屬膜之上；(f)表面金屬膜，設置在種子金屬膜之上，並且包括金作為主要成分；(g)外部金屬電極，設置在第一半導體晶片外部；以及(h)鍵合導線，設置用於將表面金屬膜和外部金屬電極彼此耦合，並且包括金作為主要成分。該方法包括以下步驟:(I)在半導體晶片的基本上整個表面之上形成種子金屬膜；(II)在種子金屬膜之上形成具有開口的抗蝕劑膜；以及(III)通過電解鍍覆在開口處形成鍍覆層，由此形成表面金屬膜。
[0101]此外，下面將概述本申請中公開的發明的其它優選實施例。
[0102]1.一種半導體集成電路器件包括:(a)基於鋁或銅的焊盤電極，設置在半導體晶片的器件表面之上；(b)阻擋金屬膜，設置在焊盤電極之上；(c)表面金屬膜，通過電解鍍覆設置在阻擋金屬膜之上並且包括金作為主要成分；以及(d)鍵合球或鍵合導線，設置在表面金屬膜之上並且包括金或銅作為主要成分。
[0103]2.在根據項I的半導體集成電路器件中，焊盤電極為基於鋁的焊盤電極。
[0104]3.在根據項I或2的半導體集成電路器件中，阻擋金屬膜包括鈦作為主要成分。
[0105]4.根據項I至3中任一項的半導體集成電路器件進一步包括:(e)種子金屬膜，設置在阻擋金屬膜和表面金屬膜之間。
[0106]5.在根據項4的半導體集成電路器件中，種子金屬膜包括鈀作為主要成分。
[0107]6.在根據項1、2、4和5中任一項的半導體集成電路器件中，阻擋金屬膜包括選自鈦、鉻、氮化鈦和氮化鎢中的一個成分作為主要成分。
[0108]7.在根據項4或6的半導體集成電路器件中，種子金屬膜包括選自銅、金、鎳、鉬、銠、鑰、鎢、鉻和鉭中的一個成分作為主要成分。
[0109]〔對本申請中的描述方式、基本術語以及使用的說明〕
[0110]1.為了方便起見，必要時本申請中的以下優選實施例的描述會分成多個部分，但這些實施例並不是彼此獨立地分開的，除非另外指出。這些實施例中的一個實施例關於另一個實施例具有一定的關係，包括對應單個例子的每個部分、另一個實施例的部分的具體描述、以及另一個實施例的部分或全部的修改例子等。原則上將省略對同一部分的重複描述。此外，這些實施例的每個組件並不是必需的，除非另外指出，除非當理論上限於特定數目的組件，以及除非當通過上下文另外明顯限定時。
[0111]此外，本申請中使用的術語「半導體集成電路器件」意指主要包括集成在一個半導體晶片等(例如，單晶矽襯底)上的各種電晶體(有源元件)諸如電阻器或電容器的器件。各種類型的代表性電晶體可以包括例如金屬絕緣體半導體場效應電晶體(MISFET)，以金屬氧化物半導體場效應電晶體(MOSFET)為典型代表。此時，典型的集成電路結構可以包括例如互補金屬絕緣體半導體(CMIS)型集成電路，以具有N溝道型MISFET和P溝道型MISFET的組合的互補金屬氧化物半導體型集成電路為典型代表。
[0112]現代半導體集成電路器件即大規模集成(LSI)的晶片工藝通常可以廣泛地分類為前端線(FEOL)工藝和後端線(BEOL)工藝。FEOL工藝包括作為原材料的矽晶片的輸送(delivery)工藝以及金屬前(premetal)工藝(包括在Ml布線層的下端與柵極電極結構之間形成層間絕緣膜、形成接觸孔、形成鎢塞、埋置等)。BEOL工藝包括Ml布線層的形成工藝以及在基於鋁的焊盤電極上的最終鈍化膜中的焊盤開口的形成工藝(其也可以包括晶片級封裝工藝)。FEOL工藝當中的柵極電極圖形化工藝和接觸孔形成工藝是需要非常精細工藝的微製造工藝。相形之下，在BEOL工藝中，過孔和溝槽形成工藝特別是在相對較下層處的局部布線(例如，在具有四層結構的埋置布線結構的情況下從Ml到M3的精細埋置布線層，或者在具有十層的埋置布線結構的情況下從Ml到M5的精細埋置布線層)的形成等需要非常精細的工藝。應注意到，「MN(通常，N的範圍約從I到15 (N=I至15)) 」表示從下側算起的第N個布線層。參考符號Ml表不第一布線層,而參考符號M3表不第三布線層。
[0113]2.同樣，在實施例等的描述中，除非另外指出並且除非上下文表明，否則關於材料、成分等的措辭「由A製成的X」並不排除包含除作為主要成分的A之外的元素的部件。例如，對於成分，上述措辭意指「X包含A作為主要成分」等。顯然，例如術語「矽部件」等並不限於純矽，而是可以具有包含多成分合金以及其它添加物等的部件，該多成分合金包括SiGe合金或其它矽材料作為主要成分。同樣，術語「氧化矽膜」、「基於氧化矽的絕緣膜」等包括由相對純的未摻雜的二氧化矽製成的膜。顯然，上述術語也包括:由氟矽玻璃(FSG)、基於TEOS的氧化矽、碳氧化矽(SiOC)或基於碳的氧化矽、或氧矽玻璃(OSG)、磷矽玻璃(PSG)、硼磷矽玻璃(BPSG)等製成的熱氧化膜或CVD氧化物膜；由旋塗玻璃(SOG)、納米聚類矽石(NSC)等製成的塗覆類型的氧化矽膜；由具有孔的上述相同部件製成的基於矽石的低k絕緣膜(多孔絕緣膜)；以及包含上述材料作為主要成分和另一基於矽的絕緣膜的複合膜等。
[0114]除了基於氧化矽的絕緣膜之外，在半導體器件領域中通常使用的基於矽的絕緣膜還包括基於氮化矽的絕緣膜。屬於這種絕緣膜的材料例如是SiN、SiNH、SiCNH等。除非另外指出，否則這裡使用的術語「氮化矽」是指SiN和SiNH 二者。同樣，除非另外指出，否則這裡使用的術語「SiCN」是指SiCN和SiCNH 二者。
[0115]由SiC製成的絕緣膜具有與由SiN製成的絕緣膜類似的性質，而由SiON製成的絕緣膜通常應歸類為基於氧化矽的絕緣膜。
[0116]氮化矽膜不僅在許多情況中的自對準接觸(SAC)技術中用作刻蝕停止膜，而且在應力記憶技術(SMT)中用作應力施加膜。
[0117]類似地，術語「銅布線」、「鋁布線」、「鋁焊盤」、「金凸塊(金表面膜)」等不僅指由純材料構成的部件，而且指包括鋁或金作為主要成分的部件，即分別是，「基於銅的布線」、「基於鋁的布線」、「基於鋁的焊盤」和「基於金的凸塊(基於金的表面金屬膜)」。這些表達是指上述部件的主要部分由作為主要成分的這些材料構成。顯然，這些表達不一定是指整個部件都由這些材料構成。
[0118]這也適用於術語「阻擋金屬」、「種子金屬」等。
[0119]3.同樣，顯然在實施例中描述的是示意圖、位置、性質等的優選例子，而本發明並不嚴格限於此，除非另外指出並且除非另外從上下文表明。
[0120]4.此外，當涉及特定值或數量時，本發明可以具有超出該特定值的值，或者可以具有少於該特定值的值，除非另外指出，除非本發明理論上不限於該值，並且除非另外從上下文表明。
[0121]5.術語「晶片」通常指其上方形成有半導體集成電路器件(注意，這同樣適用於半導體器件和電子器件)的單晶矽晶片，但可以包括為絕緣襯底的複合晶片，諸如外延晶片、SOI晶片或LCD玻璃襯底和半導體層等。
[0122]6.本申請中使用的術語「鍵合焊盤」意指基於鋁的焊盤等，其上主要形成有多層金屬結構或凸塊結構(包括範圍從阻擋金屬膜到表面金屬膜的區域)。用於鍵合焊盤的適當材料可以包括基於銅的材料以及基於招的材料。
[0123]7.在本申請中，端電極(用於外部耦合的電極)通過在鍵合焊盤上的電解鍍覆等由金等形成，並且相對較厚(與位於該電極正下方的阻擋金屬層等相比)。端電極也就是「表面金屬層」，其不是用於直接耦合的固有凸塊電極，考慮到形狀的類似，為方便起見，通常將端電極稱為「金凸塊」、「凸塊電極」或「凸塊電極層」等。固有凸塊電極通常具有約15 μ m的厚度,而表面金屬層通常具有約I μ m至5 μ m的厚度。在作為表面金屬層的金層之下相對較厚地形成由銅、鎳等製成的電解鍍覆層的例子中，包括這些層作為其部分的整個表面金屬層在某些情況中具有約15 μ m的厚度。
[0124]這裡使用的球鍵合中的術語「鍵合球」意指在第一鍵合點處形成的球形金屬芯或其變形，而且指由鍵合導線形成的球形金屬芯或其變形，諸如柱狀凸塊(stud bump)。
[0125]8.在本申請中，這裡使用的術語「布線板」不僅包括由玻璃環氧物等製成的通用有機布線板(單層和多層)，而且包括柔性布線板、陶瓷布線板、玻璃布線板等。這裡使用的術語布線板上的「電子元件」包括密封在一個封裝中的半導體器件、半導體晶片、其它晶片組件(電阻器、電容器等)等。
[0126]〔優選實施例的進一步具體描述〕
[0127]下面將詳細地進一步描述優選實施例。在每個附圖中，通過相同或類似的參考符號或標號指代相同或類似的部分，並且原則上將不重複其描述。
[0128]1.本申請一個實施例的半導體集成電路器件中基於鋁的焊盤上完成焊盤開口工藝時的器件橫截面結構的說明(主要參見圖1)
[0129]圖1是示出通過本申請發明一個實施例中的半導體集成電路器件的製造方法製造的65nm技術節點的器件的橫截面結構的一個例子的(完成焊盤開口工藝時)器件橫截面圖。下面將基於圖1描述本申請實施例中的半導體集成電路器件的器件結構的概況。
[0130]如圖1所示，例如，在P型單晶矽襯底I的器件表面上形成P溝道MOSFET或N溝道MOSFET的柵極電極8，其中P型單晶矽襯底I通過淺溝槽隔離(STI)類型的元件隔離場絕緣膜2隔離。在這些組件之上，形成氮化矽襯墊膜4(例如，厚度約為30nm)以用作刻蝕停止膜。在膜4上，以比氮化矽襯墊膜4大得多的厚度形成金屬前層間絕緣膜5。絕緣膜5包括通過熱CVD方法形成為下層的臭氧TEOS氧化矽膜(例如，厚度約為200nm)和形成為上層的等離子體TEOS氧化矽膜(例如，厚度約為270nm)。穿過該金屬前絕緣膜形成鎢塞
3。直至這點的區域為金屬前區域PM。
[0131]其上的第一布線層Ml包括作為下層的由SiCN膜(例如，厚度約為50nm)製成的絕緣阻擋膜14、作為主要層間絕緣膜(例如，厚度約為150nm)的等離子體氧化矽膜15以及埋置在絕緣阻擋膜14和等離子體氧化矽膜15中形成的布線槽中的銅布線13等。
[0132]其上的第二至第六布線層M2、M3、M4、M5和M6彼此具有基本相同的結構。每層包括作為下層的由SiCO膜(例如，厚度約為30nm) / SiCN膜(例如，厚度約為30nm)製成的複合絕緣阻擋膜(襯墊膜)24、34、44、54或64和作為上層的佔據大部分區域的主要層間絕緣膜25、35、45、55或65。主要層間絕緣膜25、35、45、55或65包括作為下層的碳摻雜氧化矽膜即SiOC膜(例如，約為350nm)和作為蓋膜的等離子體TEOS氧化矽膜(例如，厚度約為80nm)。穿過層間絕緣膜形成包括銅塞和銅布線的銅埋置布線23、33、43、53或63。
[0133]其上的第七和第八布線層M7和M8彼此具有基本相同的結構。每層包括作為下層的由SiCN膜(例如，厚度約為70nm)製成的絕緣阻擋膜74或84和作為上層的主要層間絕緣膜75或85。主要層間絕緣膜75或85包括作為下層的等離子體TEOS氧化矽膜(例如，厚度約為250nm)、FSG膜(例如，厚度約為300nm)和作為蓋膜的USG膜(例如，厚度約為200nm)。穿過這些層間絕緣膜，形成包括銅塞和銅布線的銅埋置布線73或83。
[0134]其上的第九和第十布線層M9和MlO彼此具有基本相同的結構。每層劃分為作為下層的層間部分和作為上層的層內部分。層間絕緣膜包括作為下層的由SiCN膜(例如，約70nm)等製成的絕緣阻擋膜94b或104b和作為上層的主要層間絕緣膜等。主要層間絕緣膜包括FSG膜95b或105b (例如，厚度約為800nm)和作為上層的蓋膜的USG膜96b或106b (例如，厚度約為IOOnm)等。層內絕緣膜包括作為下層的由SiCN膜(例如，厚度約為50nm)等製成的絕緣阻擋膜94a或104a和作為上層的主要層內絕緣膜等。主要層內絕緣膜包括作為下層的FSG膜95a或105a(例如，厚度約為1200nm)和作為上層的蓋膜的USG膜96a或106a(例如，厚度約為IOOnm)。穿過層間絕緣膜、層內絕緣膜等，形成包括銅塞和銅布線的銅埋置布線93或103。
[0135]其上的最上布線層(焊盤層)AP包括作為下層的由SiCN膜114等(例如，厚度約為IOOnm)製成的絕緣阻擋膜、作為中間層的由USG膜117(例如，厚度約為900nm)製成的主要層間絕緣膜和作為最外部分的由等離子體SiN119(例如，厚度約為600nm)製成的最終鈍化膜等。鎢塞113設置為穿過層間絕緣膜，而基於鋁的鍵合焊盤118 (例如，厚度約為IOOOnm)設置在USG膜117上。基於鋁的鍵合焊盤118和鎢塞113之間設置有作為下層的鈦粘合層151 (例如，厚度約為IOnm)和作為上層的氮化鈦阻擋金屬層152 (例如，厚度約為30nm)。在鍵合焊盤118上形成氮化鈦層153 (例如，厚度約為70nm)，然後在層153和等離子體SiN膜119中形成鍵合焊盤開口 163。
[0136]代替基於鋁的鍵合焊盤118，可以使用基於銅的鍵合焊盤。
[0137]2.本申請一個實施例中的半導體集成電路器件的製造方法中形成鍵合焊盤開口之後執行的工藝的說明(主要參見圖2、圖3至圖9、圖16、圖17至圖24和圖25)
[0138]接著，下面將基於圖3至圖9和圖17至圖24描述根據本申請發明實施例的半導體集成電路器件的製造方法中在鍵合焊盤之上形成金屬層結構(表面金屬層、金凸塊等)的工藝。
[0139]圖2是示出了在本申請實施例中的半導體集成電路器件的製造過程中從焊盤開口步驟到導線鍵合工藝的流程的工藝流程圖。圖3是示出了本申請實施例中的半導體集成電路器件的半導體晶片的(在完成焊盤開口步驟時)器件截面(對應於沿圖18的線X-X』所取的截面)的工藝流程圖。圖4是示出了本申請實施例中的半導體集成電路器件的半導體晶片的(在阻擋膜形成步驟中)器件截面(對應於沿圖19的線X-X』所取的截面)的工藝流程圖。圖5是示出了本申請實施例中的半導體集成電路器件的半導體晶片的(在抗蝕劑膜塗覆步驟中)器件截面(對應於沿圖20的線X-X』所取的截面)的工藝流程圖。圖6是示出了本申請實施例中的半導體集成電路器件的半導體晶片的(在抗蝕劑膜開口步驟中)器件截面(對應於沿圖21的線X-X』所取的截面)的工藝流程圖。圖7是示出了本申請實施例中的半導體集成電路器件的半導體晶片的(在金鍍覆步驟中)器件截面(對應於沿圖22的線X-X』所取的截面)的工藝流程圖。圖8是示出了本申請實施例中的半導體集成電路器件的半導體晶片的(在抗蝕劑去除步驟中)器件截面(對應於沿圖23的線X-X』所取的截面)的工藝流程圖。圖9是示出了本申請實施例中的半導體集成電路器件的半導體晶片的(在阻擋金屬去除步驟中)器件截面(對應於沿圖24的線X-X』所取的截面)的工藝流程圖。圖16是根據本申請另一實施例(在其中將兩層的聚醯亞胺膜設置為附加的最終鈍化膜的例子中)的半導體集成電路器件的半導體晶片的(在完成晶片處理步驟時)器件橫截面圖(對應於沿圖25的線X-X』所取的截面)。圖17是對應於圖3的、本申請實施例中的半導體集成電路器件的半導體晶片的頂視圖。圖18是圖17中由虛線包圍的部分的放大頂視圖(圖3示出了其對應的橫截面圖)。圖19是圖17中由虛線包圍的部分在對應於圖4的步驟中的放大頂視圖。圖20是圖17中由虛線包圍的部分在對應於圖5的步驟中的放大頂視圖。圖21是圖17中由虛線包圍的部分在對應於圖6的步驟中的放大頂視圖。圖22是圖17中由虛線包圍的部分在對應於圖7的步驟中的放大頂視圖。圖23是圖17中由虛線包圍的部分在對應於圖8的步驟中的放大頂視圖。圖24是圖17中由虛線包圍的部分在對應於圖9的步驟中的放大頂視圖。圖25是對應於圖16的步驟的放大頂視圖。
[0140]首先，如圖3、圖17和圖18所示，在晶片101的主表面上形成由例如氮化矽等製成的最終鈍化膜119(其不限於無機膜，而可以是有機膜)，該晶片101的主表面包括形成在其中的在焊盤(注意，聚醯亞胺樹脂層120通常形成在焊盤上，如圖16所示)下方的多個器件和布線(由氧化矽或各種金屬層製成)。焊盤開口 163 (其為形成在最終鈍化膜119中的開口)設置在與鋁焊盤118對應的位置中(在圖2所示的焊盤開口步驟S201中)。
[0141]然後，在包含氬氣作為主要成分的氣氛中執行濺射刻蝕，以便在圖3所示的狀態中去除在鍵合焊盤118的表面上的自然氧化物膜(在圖2所示的步驟S202處的濺射刻蝕工藝中)。
[0142]然後，如圖4和圖19所示，通過濺射沉積形成阻擋和種子金屬層(凸塊下金屬膜)67。作為下層的阻擋金屬膜121例如可以是厚度例如約為175 μ m的鈦膜(其厚度可以優選在150-220 μ m的範圍內)(在圖2所示的步驟S203處的Ti濺射工藝中)。作為上層的種子金屬膜122例如可以是厚度例如約為175 μ m的鈀膜(其厚度可以優選在150-220 μ m的範圍內)(在圖2所示的步驟S204處的Pd濺射工藝中)。
[0143]然後，如圖5和圖20所示，在膜122上形成厚度例如約為4 μ m(其厚度可以優選在約2至6 μ m的範圍中)的正型抗蝕劑膜12 (或必要時為負型抗蝕劑膜)(在圖2所示的步驟S205處的抗蝕劑塗覆工藝中)。
[0144]然後，如圖6和圖21所示，對抗蝕劑進行曝光(例如，暴露於i射線)和顯影(例如，通過鹼性顯影液)，以形成開口 66 (在如圖2所示的步驟S206處的曝光工藝和步驟S207處的顯影工藝中)。隨後，執行氧氣灰化工藝(氧氣等離子體工藝)(例如，在室溫下執行約120秒)，以便去除在開口 66的底部處的有機汙染物等(在圖2所示的步驟S208處的O2灰化工藝中)。
[0145]然後，如圖7和圖22所示，通過電解鍍覆，在開口 66中埋置例如厚度約為2 μ m(其厚度優選在1-5μπι的範圍內)的用作表面金屬層(凸塊電極)的金層115(在圖2所示的步驟S209處的電解鍍覆工藝中)。用於鍍覆的條件例如可以是，關於300 Φ的晶片，在55°C的溶液溫度和0.1-1A / dm2的電流值下使用亞硫酸金鈉鍍覆溶液，鍍覆時間約為20分鐘。
[0146]之後，如圖8和圖23所示，去除抗蝕劑膜12 (在圖2所示的步驟S210處的抗蝕劑去除工藝中)。隨後，(例如在室溫下執行約120秒)執行氧氣灰化工藝(氧氣等離子體工藝)以便去除有機汙染物等(在圖2所示的步驟S211處的O2灰化工藝中)。最後，如圖9和圖24所示，接著使用表面金屬層(金凸塊電極)115作為掩膜，通過溼法刻蝕，選擇性地去除阻擋和種子金屬層67 (UBM膜)的不必要的部分(在圖2所示的步驟S212處的Pd溼法刻蝕工藝中以及步驟S213處的Ti溼法刻蝕工藝中)。用於種子金屬膜122的刻蝕溶液例如可以是碘刻蝕溶液，並且用於阻擋膜121的刻蝕溶液例如可以是氨和過氧化氫的混合物等。隨後，(例如，在室溫下執行約120秒)執行氧氣灰化工藝(氧氣等離子體工藝)以便去除有機汙染物等(在圖2所示的步驟S214處的O2灰化工藝中)。
[0147]此時，完成表面金屬層(凸塊電極)。表面金屬層(金凸塊電極)115通常由相對純的金材料構成。然而，表面金屬層可以基本由基於金的合金構成，該基於金的合金包含金作為主要成分。稍後在第3部分中將描述針對圖9中由虛線包圍的部分的以下步驟等。
[0148]阻擋金屬膜可以包括選自鈦、鉻、氮化鈦和氮化鎢中的一個成分作為主要成分。阻擋金屬膜需要具有濺射沉積的能力和對金的足夠的阻擋性能。
[0149]此外，種子金屬膜可以包括選自銅、金、鎳、鉬、銠、鑰、鎢、鉻和鉭中的一個成分作為主要成分。種子金屬膜需要不與阻擋金屬膜起反應，需要不通過與金反應而形成脆性反應層，並且需要成為允許生長電鍍金層的低電阻材料。
[0150]圖16是與參照圖3至圖9等描述的結構對應的修改例子。在圖16和圖25中所示的例子中，在將等離子體SiN膜(焊盤上的無機最終鈍化膜)119圖形化之後，在其上形成作為有機鈍化膜的聚醯亞胺膜120，然後將其圖形化(以在聚醯亞胺膜中形成開口 123)。該例子進行複雜工藝，因而具有複雜結構，但具有提高可靠性的優點。代替該結構，或者除該結構之外，無機最終鈍化膜119可以包括作為下層的無機絕緣膜和作為上層的聚醯亞胺膜。
[0151]3.本申請一個實施例中的半導體集成電路器件的製造方法中組裝工藝和器件結構的說明(除圖2和圖9等之外，主要參見圖10至圖12)
[0152]下面在這部分中將描述在第2部分中所述的工藝之後的過程，從圖2所示的步驟S214的O2灰化工藝到步驟S219的導線鍵合工藝(在其使用中形成柱狀凸塊)。
[0153]圖10是對應於圖9的、本申請實施例中的半導體集成電路器件的半導體晶片的頂視圖。圖11是本申請實施例中的半導體集成電路器件的頂視圖。圖12是與圖11中由虛線包圍的部分對應的示例性橫截面圖。
[0154]如圖2所示，在參照圖9(圖16)所描述的步驟S214(參見圖2)中的O2灰化工藝之後，在晶片101上執行探針測試215 (晶片檢查)。之後，將晶片101的背面研磨成預定厚度，也就是對其進行在步驟S216的BG工藝中的背面研磨。隨後，執行劃片工藝，包括在步驟S217中使用雷射器、旋轉刀或其二者，將晶片101劃分成多個晶片101。下面示出所劃分的晶片101的狀態。
[0155]圖10是對應於圖9(或圖16)的、本申請實施例中的半導體集成電路器件的半導體晶片101的整個頂視圖。在該圖中，半導體晶片101的基本上整個表面覆蓋有最終鈍化膜119 (120)，並且表面金屬膜115設置在該膜外圍的每個焊盤上。[0156]然後，如圖11和圖12 (圖11的由虛線包圍的部分的放大橫截面圖)所示，將半導體晶片101經由粘合層130(管芯粘附膜(die attach film)、膏劑等)管芯鍵合(die-bond)在作為有機多層布線板等(可以為單層布線板)的布線板133 (其可以是陶瓷襯底、柔性布線板等)之上(在圖2所示的步驟S218的管芯鍵合工藝中)。
[0157]然後，如圖12所示，使用包括金作為主要成分的鍵合導線132和鍵合毛細管171，將晶片(管芯)101上的鍵合焊盤118之上的表面金屬層115 (金屬表面)與晶片101外部的引線部分131 (在這種情況中，在布線板133上)耦合(在如圖2所示的例如約150°C的鍵合溫度下的步驟S219處的導線鍵合工藝中)。在這種情況中，表面金屬層115側經受與球134—起的球鍵合(在主要球鍵合部分135處)，並且引線部分131側經受楔形鍵合(在次鍵合部分136處)(注意，這兩部分被視為一個集合併被稱為「球鍵合」、「球楔形鍵合」、「釘頭鍵合」等)。從對降低溫度的要求而言，鍵合的類型優選為熱聲鍵合工藝(使用加熱和超聲能量的組合)。將以此方式(其中晶片側用作次鍵合部分的方式)在晶片側上使用球134的鍵合特別地稱為「正向鍵合」，以便區別於在下面的部分中描述的圖14所示的「反向鍵合」。
[0158]在該實施例中，經由由阻擋金屬等構成的中間金屬層，將包括金作為主要成分的表面金屬層形成在半導體晶片側上的基於鋁(或基於銅)的鍵合焊盤之上，其性能並不是不確定的。即使當包括金作為主要成分(例如，其可以包含鈀和其它添加物)的基於金的鍵合導線用於與布線板等的互連時，也可以避免由於在高溫下長時間使用所造成的不希望的反應進程。
[0159]從可靠性的角度而言，希望引線部分131的表面為所謂的鍵合金屬膜(包括金、銀、鈀或其合金作為主要成分的金屬膜)。
[0160]4.本申請一個實施例中的半導體集成電路器件的製造方法中組裝工藝和器件結構的修改例子的說明(參見圖13至圖15)
[0161]下面將描述關於第3部分中所述的組裝工藝和組裝結構的各種修改例子。
[0162]圖13是示出了其中從圖12中的導線鍵合改變導線鍵合順序的例子的示例性橫截面圖。圖14是示出了其中由在圖12中的布線板上的其它電子元件替代布線板的例子的示例性橫截面圖。圖15是示出了其中通過(倒裝鍵合)在圖12中的布線板上的另一電子元件替代將要管芯鍵合的半導體晶片的目標部分的例子的示例性橫截面圖。
[0163](I)反向鍵合系統(後向鍵合)的說明(參見圖13)
[0164]如圖13所示，可以將圖12所示的導線鍵合的順序倒置。也就是，可以採用反向鍵合。在這種情況中，表面金屬層115側為次鍵合部分136，這具有降低導線環路高度的優點。通常對鋁鍵合焊盤118的直接鍵合具有對器件產生衝擊的問題。然而，在本例中，相對較厚的表面金屬層115的存在相對地減少了上述問題的影響。
[0165]類似於第3部分，從可靠性的角度而言，希望引線部分131的表面具有所謂的鍵合金屬膜(包括金、銀、鈀或其合金作為主要成分的金屬膜)。
[0166](2)在兩個晶片之間的導線鍵合系統的說明(參見圖14)
[0167]與圖12和圖13不同，在如圖14所示的本例中，半導體晶片101並不直接管芯鍵合在布線板133上，而是管芯鍵合在布線板133上的另一半導體晶片IOlb (更廣泛而言，為器件晶片)之上，也就是，下層晶片(以下稱為下層電子元件)之上。在其中半導體晶片101上的表面金屬層115經由鍵合導線132與下層晶片IOlb上的表面金屬層115互連的情況中，當另一半導體晶片IOlb具有與半導體晶片101相同的在焊盤上的多層金屬結構時，這兩個鍵合部分具有高可靠性的結構。
[0168]同樣可以應用反向鍵合。
[0169](3)倒裝晶片管芯鍵合類型的說明(參見圖15)
[0170]如圖15所示，可以在另一半導體晶片IOlb之上，也就是下層晶片之上，執行半導體晶片101的管芯鍵合，該另一半導體晶片IOlb倒裝晶片鍵合到布線板133 (通過焊料凸塊137鍵合到用於布線襯底133上的焊料凸塊的連接區(land)電極138)。在這種情況中，在半導體晶片101之上的表面金屬層115、除下層晶片IOlb之外的器件晶片上的電極(引線部分)或布線板133上的引線部分131處，執行通過鍵合導線132的互連。
[0171]類似於在第3部分中的描述，從可靠性的角度而言，希望引線部分131的表面為所謂的鍵合金屬膜(包括金、銀、鈀或其合金作為主要成分的金屬膜)。
[0172]同樣可以應用反向鍵合。
[0173]5.本申請一個實施例中的半導體集成電路器件的各種封裝形式的說明(主要參見圖38至圖44)
[0174]下面將在這部分中描述本申請一個實施例中的半導體集成電路器件的各種封裝形式(注意，這同樣適用於其它實施例)。
[0175]圖38是本申請實施例中完成封裝工藝時的半導體集成電路器件(導線鍵合類型的BGA)的整個頂視圖(為易於理解省略對樹脂密封部件的圖示)。圖39是圖38的示例性橫截面圖。圖40是本申請實施例中完成封裝工藝時的半導體集成電路器件(QFP:四邊扁平封裝)的整個頂視圖(為易於理解省略對樹脂密封部件的上半部分的圖示)。圖41是圖40的示例性橫截面圖。圖42是本申請實施例中完成封裝工藝時的半導體集成電路器件(倒裝晶片類型的BGA)的整個頂視圖。圖43是圖42的示例性橫截面圖。圖44是圖43中由虛線所包圍的部分的放大橫截面圖。
[0176]首先，下面將基於圖38和圖39描述使用布線板133(例如，有機多層布線板)的導線鍵合類型的BGA。如圖38和圖39所示，器件晶片101 (半導體晶片)經由粘合層130 (例如，管芯粘附膜或管芯鍵合膏劑等)管芯鍵合在布線板133之上。在器件晶片101的上表面之上設置多個表面金屬層115 (其在鍵合焊盤上)，該多個表面金屬層115經由鍵合導線132耦合到在布線板133的上表面上設置的多個外引線131。在本例中，鍵合球134製作在表面金屬層115側上。布線板133的上表面用密封樹脂181密封。相反,在布線板133的下表面側上設置多個焊料凸塊137。
[0177]下面接著將基於圖40和圖41描述導線鍵合類型QFP(使用引線框架的樹脂封裝)。如圖40和圖41所示，器件晶片101(半導體晶片)經由粘合層130(例如，管芯粘附膜或管芯鍵合膏劑等)管芯鍵合在由四個管芯焊盤支撐條146保持的管芯焊盤145之上。多個表面金屬層115 (在鍵合焊盤上)設置在器件晶片101的上表面之上，並且通過鍵合導線132耦合到引線部分131。在本例中，鍵合球134製作在表面金屬層115側上。引線131的內側、管芯焊盤支撐條146、管芯焊盤145、器件晶片101和鍵合導線132用樹脂密封部件181 (密封樹脂)密封。
[0178]此外，下面將基於圖42至圖44描述倒裝晶片類型的BGA(例如，通過基於金的柱狀凸塊的倒裝晶片鍵合)。如圖42至圖44所示，多個連接區焊盤155設置在布線板133上。在器件晶片101的下表面上的表面金屬層115 (鍵合焊盤)之下的金柱狀凸塊157 (其可以是基於銅的凸塊)經由焊料層156 (例如，由重量比為3.5%的銀以及包含錫的剩餘物(balance)構成的無鉛焊料等)稱合到連接區焊盤155。該稱合通過底部填充(underfill)樹脂148 (例如，包含矽石粉等的環氧樹脂)加固。在布線板133的下表面上設置用於外部耦合的焊料凸塊137 (例如，包括重量比為3.5%的銀、重量比為0.5%的銅以及包含錫的剩餘物的無鉛焊料)。
[0179]6.本申請一個實施例中的半導體集成電路器件等的製造方法中晶片探針檢查的說明(主要參見圖27至圖32)
[0180]這部分將進一步描述以上基於圖2在第3部分中描述的步驟S219處的導線鍵合工藝和探針測試215。
[0181]圖27是示出了本申請實施例中的半導體集成電路器件的製造過程中晶片探針測試工藝的狀態的晶片頂表面(在第一例子中的方形焊盤)的放大圖。圖28是在對應於圖27的例子中完成導線鍵合工藝時的晶片頂表面(第一例子中的方形焊盤)的放大圖。圖29是示出本申請實施例中半導體集成電路器件的製造過程中晶片探針測試工藝的狀態的另一晶片頂表面(第二例子中的一般類型的矩形焊盤)的放大圖。圖30是在對應於圖29的例子中完成導線鍵合工藝時的晶片頂表面(第二例子中的一般矩形焊盤)的放大圖。圖31是示出本申請實施例中半導體集成電路器件的製造過程中的晶片探針測試工藝的狀態的又一晶片頂表面(第三例子中的修改的矩形焊盤)的放大圖。圖32是在對應於圖31的例子中完成導線鍵合工藝時的晶片頂表面(第三例子中的修改的矩形焊盤)的放大圖。基於以上描述，下面將說明在鍵合導線、探針針頭和表面金屬層(也包括取向)與鍵合焊盤的形狀之間的關係等。
[0182]首先，下面將基於圖27描述在步驟S215(參見圖2)處使用方形焊盤的探針測試工藝。如圖27所示，表面金屬層115和鍵合焊盤118以類似的形狀(注意在本例中，鍵合焊盤118比金屬層115稍大)同心定位(基本共享一個中心)。除了表面金屬層115和鍵合焊盤118之外的部分幾乎都覆蓋有等離子體SiN119 (在焊盤上的無機最終鈍化膜)等。在探針測試215中，多個探針針頭221與相應的表面金屬層115相接觸。由基於金的金屬材料(包括高純度金或包括金作為主要成分的金屬)構成的表面金屬層115具有良好的接觸性。這是因為，基於金的金屬材料在其表面上幾乎不產生自然氧化物膜，這必然帶來減少的接觸損壞(也帶來相對較小的接觸負載和過驅動量)。這在作為焊盤之下的布線層間絕緣膜的機械易碎的低k膜等的使用中特別有效。
[0183]以下將基於圖28描述通過使用方形焊盤的、步驟S219處的導線鍵合工藝。如圖28所示，在這一情況中，在與步驟S215處探針測試工藝中探針針頭221接觸的位置相同的位置中執行鍵合導線132 (鍵合球134)的鍵合。表面金屬層115的存在具有由於小的接觸損壞(不會留下過多的接觸痕跡)而不引起對鍵合性能的不利影響的優點，這不同於其中由於Al焊盤的剝離而留下接觸痕跡的情況。
[0184]下面將基於圖29和圖30描述使用一般矩形焊盤的步驟S215處的探針測試工藝和步驟S219處的導線鍵合工藝(參見圖2)。如圖29和圖30所示，從平面上觀察，表面金屬層115和鍵合焊盤118以類似的形狀(注意在該情況中，鍵合焊盤118比金屬層115稍大)同心定位(基本共享一個中心)。然而，在該實施例中，由於表面金屬層115和鍵合焊盤118為矩形，可以在與探針針頭221接觸的位置不同的位置中執行導線鍵合。因而，在各種探針測試中，例如，執行重複檢查(再檢查)工藝等。即使當接觸損壞可能變得相對大時，也可以避免對導線鍵合的影響。
[0185]接著將基於圖31和圖32描述使用修改的矩形焊盤的步驟S215處的探針測試工藝和步驟S219處的導線鍵合工藝(參見圖2)。如圖31和圖32所示，從平面上觀察，表面金屬層115具有矩形形狀，並且鍵合焊盤118具有基本方形形狀。從取向或位置關係的角度，層115和焊盤118彼此部分重疊，但彼此錯開。每個表面金屬層115的沒有鍵合焊盤118的部分經由凸塊下金屬層(阻擋和種子金屬層)67形成在等離子體SiN(焊盤上的無機最終鈍化膜)119之上。因此，可以獲得與上述一般矩形焊盤相同的優點。通常，希望諸如鍵合焊盤118的減震材料(衝擊緩衝層)存在於待探測的部分之下。在一些情況中，由基於金的金屬材料構成的表面金屬層115可以確保其硬度，並且可以將接觸損壞減少到相對較小的程度。因而，即使當如圖31所示探針針頭221與層115的沒有鍵合焊盤118的部分(即沒有鍵合焊盤118在該部分之下)相接觸時，也可以減少對下方的等離子體SiN膜(焊盤上的無機最終鈍化膜)119的損壞。導線鍵合點可以設置在允許在表面金屬層115上鍵合的位置中。如圖32所示，導線鍵合點設在具有鍵合焊盤118的部分中，由此能夠降低發生損壞的可能性。
[0186]7.本申請一個實施例中的半導體集成電路器件的每種類型的表面金屬層之下的金屬層結構(或凸塊下金屬結構)的說明(主要參見圖45至圖47)
[0187]將進一步更詳細地描述如上所述的表面金屬層之下的各種類型的金屬層結構。
[0188]圖45是用於說明在本申請一個實施例的半導體集成電路器件中的一種類型的凸塊下金屬結構(兩層的結構)的焊盤外圍的橫截面圖。圖46是在圖45的修改例子中的焊盤外圍的橫截面圖。圖47是用於說明在本申請一個實施例的半導體集成電路器件中的另一種類型的凸塊下金屬結構(三層或更多層的多層結構)的焊盤外圍的橫截面圖。
[0189]首先，下面將基於圖45描述在本申請實施例中的半導體集成電路器件的基本表面金屬層之下的金屬層結構。在這種情況中，如圖45所示，例如包括鈦作為主要成分的阻擋金屬膜121疊置在基於鋁的鍵合焊盤118上(例如，通過濺射沉積，以約為0.175 μ m的厚度)。在阻擋金屬膜上，疊置包括鈀作為主要成分的種子金屬膜122 (例如，通過濺射沉積，以約為0.175 μ m的厚度)。然後，在金屬膜122上，疊置包括金作為主要成分的電解金鍍覆凸塊電極115 (金凸塊、表面金屬層或焊盤上金屬)(例如，在約I至3 μ m的範圍內，例如，以約為2.8μπι的厚度)。鈦膜121是阻止鋁和金的內擴散阻擋膜。鈀膜122是用於形成電解金鍍覆表面金屬層115的種子膜。
[0190]下面將參照圖46描述圖45所示例子的修改例子。如圖46所示,該結構包括介於種子金屬膜122和電解金鍍覆表面金屬層115之間的電解鎳鍍覆層127 (其厚度例如約為2 μ m)。鎳比金等硬，這有效地減少由於導線鍵合造成的損壞。
[0191]下面將基於圖47描述具有三層或更多層的多層結構的凸塊下金屬結構的一個例子。在這種情況中，如圖47所示，例如包括鉻作為主要成分的阻擋金屬膜124疊置在基於鋁的鍵合焊盤118上(例如，通過濺射沉積，以約為0.075 μ m的厚度)。在阻擋金屬膜上，疊置包括銅作為主要成分的種子金屬膜125 (例如，通過濺射沉積，以約為0.25 μ m的厚度)。然後，在金屬膜125上，疊置包括銅作為主要成分的電解銅鍍覆層126 (例如，必要時在約I至ΙΟμπι的範圍內，例如，以約為2μηι的厚度)。此外,在鍍覆層126上,疊置包括鎳作為主要成分的電解鎳鍍覆層127 (以約為2 μ m的厚度)。在鍍覆層127上，疊置包括金作為主要成分的電解金鍍覆凸塊電極115(金凸塊、表面金屬層或焊盤上金屬膜)(例如，在約I至3 μ m的範圍內，例如，以約為2.8 μ m的厚度)。鉻膜124是阻止鋁和銅的內擴散阻擋膜。銅膜125是用於形成電解銅鍍覆膜126的種子膜。
[0192]該結構具有如下特徵:相對較厚和較硬的鎳層和銅層形成在電解金鍍覆凸塊電極115之下，因而可以有效地減少由於導線鍵合造成的損壞。附加地，該結構可以用作由鎳層和銅層構成的高可靠性的布線線路(具有低電阻的重新布線線路)。此外，該結構也可以有效地減小外部端子的電阻。
[0193]8.關於各種實施例的考慮(主要參見圖26和圖33至圖37)
[0194]這部分將提供對於各個實施例共同或特定的特徵和技術效果等的描述或其它補充描述。
[0195]圖26是用於說明在鎳表面上的非電解金鍍覆的問題的說明性橫截面圖。圖33是用於說明在鋁和金之間鍵合時引起的柯肯特爾效應的鋁焊盤和鍵合導線的局部示例性橫截面圖。圖34是示出了本申請實施例中的半導體集成電路器件處焊盤上的鍵合導線的鍵合狀態的各種例子之一(一般模式)的局部橫截面圖。圖35是示出了本申請實施例中的半導體集成電路器件處焊盤上的鍵合導線的鍵合狀態的各種例子之一(橫向滑動模式I)的局部橫截面圖。圖36是示出了本申請實施例中的半導體集成電路器件處焊盤上的鍵合導線的鍵合狀態的各種例子之一(橫向滑動模式2)的局部橫截面圖。圖37是用於說明本申請實施例中的半導體集成電路器件處焊盤上的鍵合導線的鍵合結構的各種尺寸之間關係的局部橫截面圖。
[0196]首先，將基於圖26，通過採用在鎳表面30上進行非電解金鍍覆(置換金鍍覆)的情況作為例子，描述使用非電解金鍍覆(這不限於金，可以由銅或鎳代替)而不是電解金鍍覆的問題。如圖26所示，非電解金鍍覆膜是通過將金部件302附著到缺乏鎳作為下覆金屬的部分303上而形成的。金鍍覆區域302本身是多孔狀態，因為鍍覆反應在覆蓋該表面的同時停止。然後，鎳元素往往易於從多孔部分沉積，並且所沉積的鎳元素被氧化以形成氧化鎳(NiO)。氧化鎳存在於金鍍覆區域302上使得難以將鍵合導線鍵合，並且即使導線被粘附，也使得導線容易剝離。由於在其中金鍍覆區域302覆蓋該表面的階段上鍍覆反應停止，通常難以確保約IOOnm(或約0.1 μ m)或更多的鍍覆厚度。此外，鎳表面301與金鍍覆區域302之間的界面在其中形成有孔隙，因而無法確保適當的鍵合(粘合)性能，這容易造成金層的剝離(界面剝離)。
[0197]相比之下，在電解鍍覆工藝中，鍍覆反應通過來自外部側的電場進行，並且可以形成緻密的鍍覆膜，而且可以使所形成的鍍覆膜厚於經受非電解金鍍覆的膜。顯然，這不限於其中下覆層由鎳製成的情況。
[0198]基於圖33，下面描述在基於金的材料等的鍵合導線(或鍵合球)直接鍵合到基於鋁的焊盤，而在鋁焊盤上沒有基於金的材料等的表面金屬層115這種情況中的問題。當由基於金的材料等製成的鍵合導線長時間保持在相對較低溫度(例如，約150°C )下，同時直接耦合到基於鋁的焊盤上時，如圖33所示，基於Au-Al的金屬互化物層140、141、142和143(例如，Au4Al層140,Au2Al層141、Au5Al2層142和AuAl2層143)出現在鋁材料和金材料之間的界面附近。在這種狀態下，在鍵合球134側產生孔隙139 (柯肯特爾效應)，這可能造成連接或耦合的斷開。這是因為金元素擴散到基於Au-Al的金屬互化物層140、141、142和143中的速度比鋁元素擴散到基於Au-Al的金屬互化物層140、141、142和143中的速度快得多。也就是，金離子高速移動到鋁焊盤118，這導致產生將會逐步凝聚成孔隙的大量空位。
[0199]相比之下，基於金的材料等的表面金屬層115經由阻擋層介入在鋁焊盤118之上可以確保鍵合性能，並且也有效地防止孔隙的出現。
[0200]基於圖34至圖36，下面描述基於金(或基於銅)的鍵合導線132或115 (或鍵合球134)對由基於金的材料等構成的表面金屬層115的各種類型的鍵合模式。圖34示出了一般模式。也就是，鍵合球134容納在表面金屬層115的上表面內。圖35所不的例子是一種滑動模式，其中鍵合球134的主要鍵合部分(球的中心)容納在表面金屬層115的上表面內。從性能的角度而言，該模式是沒有問題的。圖36所示的例子是另一種滑動模式，其中鍵合球134的主要鍵合部分(球的中心)容納在表面金屬層115的上表面內，而球134本身變形或者球134改變表面金屬層115的端部的形狀，從而球134的下端到達等離子體SiN膜(焊盤上的無機最終鈍化膜)119的表面。而且，在這種情況中，由於表面金屬層115的減震效應，在等離子體SiN(焊盤上的無機最終鈍化膜)119等中很少出現斷裂等。在產品性能上存在很少的問題。因此，上述主要特徵可以應用於圖34至圖36中所示的任一種情況。換言之，在圖34至圖36所示的情況中，導線鍵合部分的主要部分整體上可以位於鍵合焊盤的基本正上方。
[0201]下面將參照圖37 (圖28、圖30、圖32以及圖45至圖47)，描述在本申請每個實施例的半導體集成電路器件中焊盤上鍵合導線的鍵合結構，也就是，焊盤上金屬結構的各種尺寸之間的關係。如圖37所不,在一般布局(一般結構)中，焊盤的寬度LP在所有方向上最大，焊盤開口的寬度LW在所有方向上最小，並且表面金屬層的寬度LB在所有方向上為中間值。因而，從平面上觀察，表面金屬層115位於鍵合焊盤118內(注意,表面金屬層115在面積上小於焊盤的面積)。類似地，鍵合焊盤開口 163位於表面金屬層115內(注意，鍵合焊盤開口 163在面積上小於金屬層的面積)。
[0202]圖32所示的非一般結構僅在特定橫向方向中滿足這種尺寸關係和包含關係，而在縱向方向中不完全滿足這些關係。
[0203]類似地，如圖37所示，在一般結構中，表面金屬層的厚度TB (或其等效厚度)大於阻擋金屬層的厚度TU(通常，阻擋金屬膜121的厚度)。表面金屬層115以此方式相對較厚的原因在於，金屬層115將要基本確保鍵合焊盤的性能或功能。然而，假定通過改變外圍參數等，表面金屬層的厚度TB變得與阻擋金屬層的厚度TU基本相同。這兩個厚度可以具有相反的關係。因而，當表面金屬層較薄或部分地形成時，表面金屬層不限於電解鍍覆，而可以通過濺射沉積或非電解鍍覆形成。具體而言，濺射沉積是一種涉及對形成在整個晶片之上的膜進行光刻蝕的工藝方法，在許多情況中由於該膜中的強內部應力而具有產生不必要(丟棄)部分和晶片翹曲的缺點。但是與鍍覆膜相比，該方法具有能夠形成非常乾淨的膜的優點。
[0204]如圖46和圖47所示，當電解金屬層形成在阻擋金屬層121 (或阻擋和種子金屬層67)之上時，這些電解金屬層的整個厚度理論上與表面金屬層的厚度TB相一致。當種子金屬層(例如由銅製成)和上方的電解鍍覆層(例如由銅製成)具有相同性質時，實際上，種子金屬層優選地適於在厚度方向上形成電解鍍覆層的一部分。
[0205]參照圖37，表面金屬層的寬度LB在如圖32的特定取向或方向上可以大於焊盤的寬度LP。這種結構可以增強鍵合點(用於導線鍵合的位置)的靈活性。類似地，表面金屬層的寬度LB在所有取向或方向上可以大於焊盤的寬度LP。此外,表面金屬層的寬度LB在特定取向或方向上(或者在所有取向和方向上)可以小於焊盤開口的寬度LW。該結構可以具有減少金的消耗量以及增加各種布局中的靈活性的優點。
[0206]9.總結
[0207]儘管已經基於優選實施例具體地描述了本發明人做出的本發明，但本發明並不限於此。本領域技術人員將明白，在不脫離本發明範圍的情況下，可以對當前公開的實施例進行各種修改。
[0208]例如，儘管該實施例具體地描述了具有大馬士革互連諸如銅大馬士革互連(含銅、銀等作為主要布線成分的埋置布線)的半導體晶片，但本發明不限於此。顯然，本發明也可以應用於具有基於鋁的一般布線(非埋置布線)的半導體晶片的使用。
[0209]在上述實施例中，用於鍵合導線或鍵合球(包括柱狀凸塊)的材料主要是例如基於金的導線。顯然，以同樣的方式，鍵合導線可以應用於基於金的導線(高純度金或對其添加有各種添加物的金)、基於銅的導線(高純度銅、無氧銅或對其添加有各種添加物的銅)、基於鈀的導線(含鈀作為主要成分的金屬材料)等。
【權利要求】
1.一種半導體器件，包括: (a)布線部件，具有晶片安裝部分和電極端子； (b)半導體晶片，安裝在所述布線部件的所述晶片安裝部分之上並且包括: (bl)基於鋁或基於銅的焊盤電極，設置在半導體晶片的器件表面之上； (b2)絕緣膜，在所述器件表面之上形成並且在所述絕緣膜中形成開口，使得所述焊盤電極的一部分從所述開口暴露； (b3)阻擋金屬膜，設置在所述焊盤電極的從所述絕緣膜的所述開口暴露的部分之上，並且所述阻擋金屬膜的一部分圍繞所述開口與所述絕緣膜的頂表面接觸；以及 (b4)表面金屬膜，設置在所述阻擋金屬膜之上並且包括金作為主要成分，所述表面金屬膜的膜厚度大於所述阻擋金屬膜的膜厚度； (c)鍵合導線，經由在所述鍵合導線的端部部分中形成的球部分電連接到所述半導體晶片的所述表面金屬膜並且電連接到所述布線部件的所述電極端子，並且包括金或銅作為主要成分， 其中所述焊盤電極的平面面積大於所述表面金屬膜、所述阻擋金屬膜以及所述開口的平面面積中的每一個平面面積， 其中所述表面金屬膜和所述阻擋金屬膜的平面面積中的每一個都相同，並且 其中所述表面金屬膜的外邊緣在平面視圖中位於所述焊盤電極的外邊緣內。
2.根據權利要求1所述的半導體器件，其中在所述阻擋金屬膜和所述表面金屬膜之間形成種子膜。`
3.根據權利要求2所述的半導體器件，其中所述種子金屬膜和所述表面金屬膜的平面面積中的每一個都相同。
4.根據權利要求2所述的半導體器件，其中所述種子金屬膜包括鈀作為主要成分。
5.根據權利要求2所述的半導體器件，其中所述種子金屬膜包括從由銅、金、鎳、鈀、銠、鑰、鎢、鉻和鉭構成的組中選擇一項作為主要成分。
6.根據權利要求1所述的半導體器件，其中所述鍵合球的中心設置在所述表面金屬膜的頂部表面之上。
7.根據權利要求1所述的半導體器件，其中所述阻擋金屬膜包括鈦作為主要成分。
8.根據權利要求1所述的半導體器件，其中所述阻擋金屬膜包括從由鈦、鉻、氮化鈦和氮化鎢構成的組中選擇一項作為主要成分。
9.根據權利要求1所述的半導體器件，其中所述焊盤電極和所述表面金屬膜中的每一個在平面視圖中都具有基本上為方形的形狀。
10.根據權利要求1所述的半導體器件，其中所述焊盤電極和所述表面金屬膜中的每一個在平面視圖中都具有基本上為矩形的形狀。
11.根據權利要求1所述的半導體器件，其中所述開口的平面面積小於所述表面金屬膜和所述阻擋金屬膜的平面面積的每一個。
12.—種半導體器件，包括: (a)布線部件，具有晶片安裝部分和電極端子； (b)半導體晶片，安裝在所述布線部件的所述晶片安裝部分之上並且包括: (bl)基於第一金屬的焊盤電極，設置在半導體晶片的器件表面之上；(b2)絕緣膜，形成在所述器件表面之上，並且在所述絕緣膜中形成開口，使得所述焊盤電極的一部分從所述開口暴露； (b3)阻擋金屬膜，設置在所述焊盤電極的從所述絕緣膜的所述開口暴露的部分之上，並且所述阻擋金屬膜的一部分圍繞所述開口與所述絕緣膜的頂表面接觸；以及 (b4)表面金屬膜，設置在所述阻擋金屬膜之上並且包括金作為主要成分，所述表面金屬膜的膜厚度大於所述阻擋金屬膜的膜厚度；以及 (c)鍵合導線，經由在所述鍵合導線的端部部分中形成的球部分電連接到所述半導體晶片的所述表面金屬膜並且電連接到所述布線部件的所述電極端子，並且包括第二金屬作為主要成分， 其中所述焊盤電極的平面面積大於所述表面金屬膜、所述阻擋金屬膜以及所述開口的平面面積中的每一個平面面積， 其中所述表面金屬膜和所述阻擋金屬膜的平面面積中的每一個都相同，並且 其中所述表面金屬膜的外邊緣在平面視圖中位於所述焊盤電極的外邊緣內。
13.根據權利要求12所述的半導體器件，其中所述第一金屬是鋁並且所述第二金屬是銅。
【文檔編號】H01L23/498GK103681595SQ201310725962
【公開日】2014年3月26日 申請日期:2009年12月2日 優先權日:2008年12月3日
【發明者】鴫原宏美, 塚本博, 矢島明 申請人:瑞薩電子株式會社