像素結構及像素結構的製作方法
2023-07-04 18:44:01 3
專利名稱：像素結構及像素結構的製作方法
技術領域：
本發明是有關於一種像素結構及其製作方法，且特別是有關於一種高開口率的像素結構及其製作方法。
背景技術：
目前常見的平面顯示器都是以像素結構來構成顯示畫面所需的最小基本單元，其中像素結構大致上包括主動元件與像素電極。一般來說，經由對應的掃描線來開啟特定像素結構中的主動元件時，可以讓數據線提供的操作電壓藉由主動元件輸入給像素電極，以顯示對應的顯示數據。另外，像素結構中還包括儲存電容器(storage capacitor),使得像素結構具有電壓保持的功能。也就是，儲存電容器用來儲存藉由主動元件輸入給像素電極的操作電壓，以維持像素結構的顯示畫面的穩定性。 儲存電容器一般會藉由在像素結構中以金屬圖案形成的電容電極來構成。為了增加儲存電容器的電容值以達到良好的顯示畫面穩定性，往往需增加電容電極的面積。不過，這樣的設計意味著金屬圖案的面積必須增加而降低了像素結構的顯示開口率。
發明內容
本發明提供一種像素結構，具有理想的顯示開口率及足夠的儲存電容值。本發明提供一種像素結構的製作方法，利用介電係數高的絕緣層作為儲存電容的介電層藉以讓儲存電容結構可以提供足夠的儲存電容值而不需佔據大的布局面積以利於提升顯示開口率。本發明提出一種像素結構，配置於一基板上。像素結構包括一主動元件、一柵絕緣層、一介電絕緣層、一電容電極、一保護層以及一像素電極。主動元件包括一柵極、一半導體通道層、一源極以及一漏極。源極與漏極在柵極上方相隔一間距使柵極具有至少一部分不重迭於源極以及漏極，而半導體通道層至少位於間距中。柵絕緣層位於柵極與半導體通道層之間，且源極以及漏極位於柵絕緣層與半導體通道層之間。介電絕緣層配置於基板上，覆蓋住半導體通道層，其中介電絕緣層的介電係數高於柵絕緣層的介電係數。電容電極配置於介電絕緣層上，且電容電極重迭於漏極以使電容電極、漏極以及夾於兩者間的介電絕緣層構成一儲存電容結構。保護層配置於介電絕緣層上並且電容電極位於保護層與介電絕緣層之間。像素電極配置於保護層上並連接於主動元件的漏極。在本發明的一實施例中，上述介電絕緣層的介電係數由5至10。在本發明的一實施例中，上述介電絕緣層的材質包括氧化鋁(Al2O3)或二氧化鈦(TiO2)。在本發明的一實施例中，上述介電絕緣層的膜厚由i OOA至800A ο在本發明的一實施例中，上述介電絕緣層具有暴露出該漏極的一第一接觸開口而保護層具有連通於第一接觸開口的一第二接觸開口使得像素電極透過彼此連通的第一接觸開口與第二接觸開口連接於漏極。
在本發明的一實施例中，上述半導體通道層的材質包括氧化物半導體材料。本發明另提出一種像素結構的製作方法，包括以下步驟。於一基板上形成一柵極。於基板上形成一柵絕緣層以覆蓋住柵極。於柵絕緣層上形成一源極以及一漏極。源極與漏極在柵極上方相隔一間距使柵極具有至少一部分不重迭於源極以及漏極。於源極以及漏極上形成一半導體通道層，且半導體通道層至少位於間距中。於基板上形成一介電絕緣層以覆蓋住源極、漏極以及半導體通道層，且介電絕緣層的介電係數高於柵絕緣層的介電係數。於介電絕緣層上形成一電容電極。電·容電極重迭於漏極使得電容電極、漏極以及夾於兩者間的介電絕緣層構成一儲存電容結構。於介電絕緣層上形成一保護層以覆蓋住電容電極。於保護層上形成連接於漏極的一像素電極。在本發明的一實施例中，上述形成源極與漏極的步驟、形成介電絕緣層的步驟以及形成電容電極的步驟系依序進行。在本發明的一實施例中，上述介電絕緣層的材質包括氧化鋁、二氧化鈦。在本發明的一實施例中，上述介電絕緣層的介電係數由5至10。在本發明的一實施例中，上述形成半導體通道層的步驟系在形成源極與漏極之後進行。在本發明的一實施例中，上述像素結構的製作方法更包括在介電絕緣層形成暴露出漏極的一第一接觸開口而在保護層形成連通於第一接觸開口的一第二接觸開口使得後續製作的像素電極透過彼此連通的第一接觸開口與第二接觸開口連接於漏極。基於上述，本發明將像素結構中漏極設置於柵極與電容電極之間，並且電容電極與漏極之間的介電絕緣層所具有的介電係數大於柵極與漏極之間的柵絕緣層所具有的介電係數。因此，本發明的像素結構不需大面積的電容電極就具有足夠的儲存電容值，而有助於提升像素結構的顯示開口率。
圖IA至圖6A繪示為本發明一實施例的像素結構的製作方法中各步驟所製作出來的構件的上視示意圖。圖IB至圖6B分別為圖IA至圖6A沿剖線1_1』的剖面示意圖。其中，附圖標記10 :基板100 :像素結構102 :主動元件104:儲存電容結構106:像素電極112:柵極120 :柵絕緣層134 :源極136 :漏極140 :半導體通道層142、170:保護層
150:介電絕緣層152:第一接觸開口160:電容電極172:第二接觸開口D:間距
具體實施例方式圖IA至圖6A繪示為本發明一實施例的像素結構的製作方法中各步驟所製作出來的構件的上視示意圖，而圖IB至圖6B分別為圖IA至圖6A沿剖線1_1』的剖面示意圖。請先參照圖IA與圖1B，本發明一實施例的像素結構的製作方法包括於一基板10上製作一圖案化導體層110以形成一柵極112以與柵極112所連接的掃描線114。具體而言，圖案化導 體層110所構成的柵極112與掃描線114由一連續的圖案所構成，所以柵極112可以視為是掃描線114的一部分。不過，在其它實施例中，圖案化導體層110可以包括有固定線寬的線性圖案以及連接於線性圖案的分支圖案，其中掃描線114可以是由此具有固定線寬的線性圖案所構成而柵極112可以由分支圖案所構成。圖案化導體層110的材質可以為金屬材料或是其它可導電的材料。在此，圖案化導體層110的製作方法可以包括於基板10上先形成一導體材料層再將導體材料層圖案化以構成圖案化導體層110，並且圖案化的步驟可以包含有微影及蝕刻。此時，形成圖案化導體層110的步驟可以使用一道光掩模。在另一實施例中，圖案化導體層110的製作方法可以包括以印刷方式將導體材料形成於基板10的局部面積上以構成圖案化導體層110。接著，請參照圖2A與圖2B，於基板10上形成覆蓋圖案化導體層110的柵絕緣層120並且在柵絕緣層120上形成另一圖案化導體層130。在此，柵絕緣層120的材質包括氧化矽、氮化矽等絕緣材料，而圖案化導體層130的材質可以包括金屬材料或是非金屬的導電材料，諸如金屬氧化物導電材料等。圖案化導體層130的製作方法可以包括於基板10上先形成一導體材料層再將導體材料層圖案化以構成圖案化導體層130，其中圖案化的步驟可以包含有微影及蝕刻。也就是說，形成圖案化導體層130的步驟可以使用另一道光掩模。圖案化導體層130包括有數據線132、源極134以及漏極136。源極134與漏極136都部分地重迭於柵極112且彼此分離。源極134與漏極136在柵極112上方相隔一間距D使柵極112具有至少一部分不重迭於源極134以及漏極136。也就是說，間距D實質上位於柵極112在厚度方向上的上方，使得柵極112在間距D處不被源極134以及漏極136所遮蔽。以本實施例而言，源極134可以為數據線132的一部分，不過本發明不以此為限。在其它的實施方式中，源極134可以是由連接於數據線132的導體圖案所構成。然後，請同時參照圖3A與圖3B，於源極134與漏極136上形成一半導體通道層140。形成半導體通道層140的步驟可以包括形成半導體材料層於基板10上再將此半導體材料層圖案化成半導體信道層140。此時，圖案化的步驟可以包含有微影及蝕刻。也就是說，形成半導體通道層140的步驟可以再使用另一道光掩模。具體而言，半導體通道層140例如是至少位於源極134與漏極136之間的間距D中，使得半導體通道層140連接於源極134與漏極136之間。並且，半導體通道層140實質上定義出柵極112所在位置，亦即，圖案化導體層110重迭於半導體通道層140的部分即為柵極112，其餘部分則為掃描線114。如此一來，柵極112、源極134、漏極136以及半導體通道層140共同構成一主動兀件102。另外，柵絕緣層120位於柵極112與半導體通道層140之間，且源極134以及漏極136位於柵絕緣層120與半導體通道層140之間。由這樣的堆棧方式可知，主動元件102為一共平面式(co-planar type)薄膜電晶體。也就是說，形成半導體通道層140的步驟是在形成源極134與漏極136之後進行。不過，本發明不以此為限。半導體通道層140的材質可以是非晶矽、多晶矽、有機半導體材料或是氧化物半導體材料。也就是說，半導體通道層140可選用任何的半導體材料加以製作。若半導體通道層140的材質為氧化物半導體材料，則半導體通道層140的上表面可以選擇性地配置一保護層142。也就是說，半導體通道層140的遠離柵極112的表面上可以配置有保護層142，使得半導體通道層140位於保護層142與柵絕緣層120之間、位於保護層142與圖案化導體層130所構成的源極134以及漏極136之間。
值得一提的是，保護層142的形成方法可以是在氧化物半導體材料的沉積程序結 束之前通入氮氣於相同的腔體中。因此，通道層140與保護層142包含了相同的金屬元素，且保護層142的材質實質上為氧化物半導體氮化物。一般來說，作為通道層140的氧化物半導體材料包括氧化銦鎵鋅(Indium-Gallium-Zinc Oxide, IGZ0)、氧化鋅(ZnO)、氧化錫(SnO)、氧化銦鋒(Indium-Zinc Oxide, ΙΖ0)、氧化嫁鋒(Gallium-Zinc Oxide, GZ0)、氧化鋒錫(Zinc-Tin Oxide, ΖΤ0)或氧化銦錫(Indium-Tin Oxide, ΙΤ0)。因此，保護層 142 的材質對應地包括氧化銦鎵鋅氮化物(IGZON)、氧化鋅氮化物(ZnON)、氧化錫氮化物(SnON)、氧化銦鋅氮化物(IZON)、氧化鎵鋅氮化物(GZON)、氧化鋅錫氮化物(ZTON)或氧化銦錫氮化物(ITON)。在本實施例中，氧化物半導體氮化物與氧化物半導體材料可在同一沉積腔室內以原位(in-situ)沉積程序或是連續沉積程序形成。所以，於基板10上形成氧化物半導體氮化物與氧化物半導體材料的過程中，基板10完全沒有離開沉積腔室。因此，氧化物半導體材料會一直被氧化物半導體氮化物覆蓋而不會被暴露於大氣環境之中。如此一來，氧化物半導體氮化物所構成的保護層142可以提供適當的保護，使得氧化物半導體材料所構成的半導體通道層140不會受到大氣環境中的水氣以及氧氣的影響，而保有較佳的電性表現。不過，保護層142的配置及製作僅是舉例說明之用，並非用以限定本發明。在其它實施例中，半導體通道層140的材質為多晶矽或非晶矽等較不容易受到水氣影響的材質時，半導體通道層140可不需被保護層142所覆蓋。之後，請參照圖4A與圖4B，於基板10上形成一介電絕緣層150以及於介電絕緣層150上形成一電容電極160。介電絕緣層150配置於基板10上，並覆蓋住主動元件102，而電容電極160配置於介電絕緣層150上。此外，電容電極160重迭於漏極136以使電容電極160、漏極136以及夾於兩者間的介電絕緣層150構成一儲存電容結構104。本實施例中，形成源極134與漏極136的步驟、形成介電絕緣層150的步驟以及形成電容電極160的步驟是依序進行而構成儲存電容結構104。也就是說，儲存電容結構104是漏極136、介電絕緣層150以及電容電極160由基板10向外依序堆棧而構成。在此，電容電極160的製作方法可以包括於基板10上先形成一導體材料層再將導體材料層圖案化以構成電容電極160，其中圖案化的步驟可以包含有微影及蝕刻。也就是說，形成電容電極160的步驟可以再使用另一道光掩模。電容電極160例如是由金屬等導體材料製作而成並且電容電極160可以橫越於數據線132，例如與掃描線114平行配置。整體而言，本實施例例如採用了三層導體層來構成主動元件102與電容電極160。另外，形成介電絕緣層150的步驟例如是物理氣相沉積法，且介電絕緣層150可以採用介電係數高的絕緣材料所製作而成。舉例而言，介電絕緣層150的材質包括氧化鋁、氧化鈦或是其它可以利用物理氣相沉積法、濺鍍法製作的金屬氧化物材料，其中氧化鋁包括三氧化二招而氧化鈦包括二氧化鈦。以本實施例而言，柵絕緣層120的材質例如為氧化矽或是氮化矽，而介電絕緣層150的材質包括氧化鋁或氧化鈦。所以，介電絕緣層150的介電係數高於柵絕緣層120，其中介電絕緣層150的介電係數例如由5至10。由於介電絕緣層150的介電係數高於柵絕緣層120的介電係數，所以介電絕緣層150的膜厚約為100A至800人即可以提供足夠的介電性質。相較的下，柵絕緣層120可能需要500A至1500A才可以提供足夠的介電性質。因此，本實施例的介電絕緣層150的膜厚可以小於柵絕緣層120的膜厚。
值得一提的是，本實施例的介電絕緣層150的材質為氧化鋁或氧化鈦，這樣的材料的沉積速率較低，而不利於應用在柵絕緣層120的製作。因此，本實施例採用不同介電性質的材質分別製作柵絕緣層120與介電絕緣層150可以避免柵絕緣層120的製作時程拉長而不利於主動元件102的整體製作，也可以利用介電絕緣層150提供理想的介電特性來實現所需要的儲存電容結構104。舉例而言，介電絕緣層150具有高介電係數及小膜層厚度，這有助於提高儲存電容結構104的單位面積電容並有助於縮減儲存電容結構的面積大小。接著，請參照圖5A與圖5B，於介電絕緣層150上形成一保護層170，使得電容電極160夾於介電絕緣層150與保護層170之間。另外，本實施例還進一步在介電絕緣層150上形成一第一接觸開口 152以及在保護層170上形成一第二接觸開口 172。第一接觸開口 152暴露出漏極136，而第二接觸開口 172連通於第一接觸開口 152。因此，漏極136可以由第一接觸開口 152與第二接觸開口 172共同暴露出來。之後，請參照圖6A與圖6B，於基板10上形成一像素電極106，像素電極106藉由第一接觸開口 152以及第二接觸開口 172而連接至漏極136，藉此形成配置於基板10上的像素結構100。詳言的，像素結構100包括主動元件102、一柵絕緣層120、介電絕緣層150、電容電極160、保護層170以及像素電極106。主動元件102包括柵極112、半導體通道層140、源極134以及漏極136。像素電極106配置於保護層170上並連接於主動元件102的漏極136。電容電極160配置於介電絕緣層150上，且電容電極160重迭於漏極136以使電容電極160、漏極136以及夾於兩者間的介電絕緣層150構成儲存電容結構104。保護層170配置於介電絕緣層150上並且電容電極160位於保護層170與介電絕緣層150之間。另外，介電絕緣層150配置於基板10上，覆蓋住半導體通道層140、源極134與漏極136。以主動元件102而言，源極134與漏極136在柵極112上方相隔一間距D，使柵極112具有至少一部分不重迭於源極134以及漏極136。並且，半導體通道層140至少位於間距D中以連接於源極134與漏極136之間。柵絕緣層120位於柵極112與半導體通道層140之間，且源極134以及漏極136位於柵絕緣層120與半導體通道層140之間。因此，主動元件102可以為共平面式薄膜電晶體。
在本實施例中，介電絕緣層150的介電係數高於柵絕緣層120的介電係數，其中介電絕緣層150的介電係數可以由5至10。並且，介電絕緣層150的膜厚由10 I人至800 A。因此，本實施例的設計有助於使儲存電容結構104具有理想的電容值而不需很大的布局面積，進而有助於提高像素結構100的顯示開口率。—般而言，一個電容結構由兩電極與夾於兩電極之間的中間層所構成。電容結構的電容值會與兩電極的重迭面積成正比，並且與中間層的膜厚(兩電極之間的距離)成反t匕。另外，中間層的膜厚又與其材質的介電係數有關。舉例而言，為了達到相同的介電性質，高介電係數材質構成的中間層所需膜厚較小，而低介電係數材質構成的中間層所需膜厚較大。因此，以不同介電係數的材料作為兩電極之間的中間層時除了影響著電容結構的電容值大小，也影響兩電極的重迭面積所需大小。根據本實施例的設計，使用介電係數較高的材料(例如氧化鋁)作為電容電極160與漏極136兩電極之間的中間層(也就是介電絕緣層150)時，氧化鋁的介電係數約為7。因此，介電絕緣層150具有的膜厚約為500A至750A即可以提供足夠的介電特性。此時，藉由電容電極160與漏極136重迭所構成的儲存電容結構104具有的單位面積電容約為
I.239fF/ym2。在一比較例中，使用介電係數較低的材料(例如氧化矽)作為儲存電容結構的兩電極之間的中間層時，氧化矽的介電係數約為3.8。因此，中間層具有的膜厚約為900人才可以提供足夠的介電性質。此時，藉由兩電極重迭所構成的電容結構具有的單位面積電容約為 O. 374fF/ym2o根據上述單位面積電容，要實現相同電容值的設計時，比較例的電容結構中兩電極重迭面積約需要為本實施例的電容電極160與漏極136兩電極重迭面積的3. 313倍。也就是說，本實施例使用高介電係數的材質製作儲存電容結構104中的介電絕緣層150有助於使儲存電容結構104在有限的布局面積中即具有理想的電容值或是有助於以更小的布局面積達到相同的電容值。當電容電極160由不透光的材料製作(也就是儲存電容結構104為不透光的構件)時，本實施例的設計可以因為儲存電容結構104所需面積較小而不致對顯示開口率有負面的影響。另外，本實施例的介電絕緣層150由緻密度高的氧化鋁等材料製作，所以除了高介電性質外，還可以進一步保護半導體通道層140以避免外界物質(諸如水氣等)對半導體通道層140造成的損壞。因此，本實施例的像素結構100使用氧化物半導體材料作為配置於主動元件102中的半導體通道層140時，半導體通道層140可以提供理想的電性特性而且不容易損壞。綜上所述，本發明以介電係數較高的材料當作儲存電容結構的介電絕緣層，有助於縮減儲存電容結構所需要的配置面積，進而提升顯示開口率。因此，本發明實施例的像素結構可以具有高顯示開口率以及足夠的儲存電容值。當然，本發明還可有其它多種實施例，在不背離本發明精神及其實質的情況下，熟悉本領域的技術人員可根據本發明作出各種相應的改變和變形，但這些相應的改變和變形都應屬於本發明權利要求的保護範圍。
權利要求
1.ー種像素結構，配置於ー基板上，其特徵在於，該像素結構包括 一主動元件，包括ー柵極、一半導體通道層、一源極以及ー漏極，該源極與該漏極在該柵極上方相隔ー間距使該柵極具有至少一部分不重迭於該源極以及該漏極，該半導體信道層至少配置於該間距中； ー柵絕緣層，位於該柵極與該半導體通道層之間，且該源極以及該漏極位於該柵絕緣層與該半導體通道層之間； 一介電絕緣層，配置於該基板上，覆蓋住該半導體通道層，其中該介電絕緣層的介電係數高於該柵絕緣層的介電係數； ー電容電極，配置於該介電絕緣層上，且該電容電極重迭於該漏極以使該電容電極、該漏極以及夾於兩者間的該介電絕緣層構成一儲存電容結構； 一保護層，配置於該介電絕緣層上並且該電容電極位於該保護層與該介電絕緣層中；以及 一像素電極，配置於該保護層上並連接於該主動元件的該漏扱。
2.根據權利要求I所述的像素結構，其特徵在幹，該介電絕緣層的介電係數由5至10。
3.根據權利要求I所述的像素結構，其特徵在幹，該介電絕緣層的材質包括氧化鋁或ニ氧化鈦。
4.根據權利要求I所述的像素結構，其特徵在幹，該介電絕緣層的膜厚由IOOA至δοοΑο
5.根據權利要求I所述的像素結構，其特徵在幹，該介電絕緣層具有暴露出該漏極的一第一接觸開ロ而該保護層具有連通於該第一接觸開ロ的一第二接觸開ロ使得該像素電極通過彼此連通的該第一接觸開ロ與該第二接觸開ロ連接於該漏扱。
6.根據權利要求I所述的像素結構，其特徵在幹，該半導體通道層的材質包括氧化物半導體材料。
7.一種像素結構的製作方法，其特徵在於，包括 於ー基板上形成ー柵極； 於該基板上形成ー柵絕緣層以覆蓋住該柵極； 於該柵絕緣層上形成一源極以及一漏扱，該源極與該漏極在該柵極上方相隔ー間距使該柵極具有至少一部分不重迭於該源極以及該漏極； 於該源極以及該漏極上形成一半導體通道層，該半導體通道層至少位於該間距中；於該基板上形成一介電絕緣層以覆蓋住該源極、該漏極以及該半導體通道層，且該介電絕緣層的介電係數高於該柵絕緣層的介電係數； 於該介電絕緣層上形成ー電容電極，該電容電極重迭於該漏扱使得該電容電極、該漏極以及夾於兩者間的該介電絕緣層構成一儲存電容結構； 於該介電絕緣層上形成一保護層以覆蓋住該電容電扱；以及 於該保護層上形成連接於該漏極的一像素電極。
8.根據權利要求7所述的像素結構的製作方法，其特徵在幹，形成該源極與該漏極的步驟、形成該介電絕緣層的步驟以及形成該電容電極的步驟為依序進行。
9.根據權利要求7所述的像素結構的製作方法，其特徵在於，該介電絕緣層的材質包括氧化鋁或ニ氧化鈦。
10.根據權利要求7所述的像素結構的製作方法，其特徵在於，該介電絕緣層的介電係數由5至10。
11.根據權利要求7所述的像素結構的製作方法，其特徵在於，形成該半導體通道層的步驟是在形成該源極與該漏極之後進行。
12.根據權利要求7所述的像素結構的製作方法，其特徵在於，更包括在該介電絕緣層形成暴露出該漏極的一第一接觸開口以及在該保護層形成連通於該第一接觸開口的一第二接觸開口使得後續製作的該像素電極通過彼此連通的該第一接觸開口與該第二接觸開口連接於該漏極。
全文摘要
本發明公開了一種像素結構及其製造方法。像素結構包括一主動組件、一柵絕緣層、一介電絕緣層、一電容電極、一保護層以及一像素電極。主動元件包括一柵極、一半導體通道層、一源極以及一汲極。介電絕緣層覆蓋住半導體通道層，其中介電絕緣層的介電係數高於柵絕緣層的介電係數。電容電極重迭於漏極以使電容電極、漏極以及夾於兩者間的介電絕緣層構成一儲存電容結構。保護層配置於介電絕緣層上並且電容電極位於保護層與介電絕緣層之間。像素電極配置於保護層上並連接於主動元件的漏極。本發明的像素結構不需大面積的電容電極就具有足夠的儲存電容值，而有助於提升像素結構的顯示開口率。
文檔編號H01L29/786GK102856322SQ201210323690
公開日2013年1月2日 申請日期2012年9月4日 優先權日2012年7月13日
發明者張維仁, 羅婉瑜, 陳勃學 申請人:友達光電股份有限公司