電容式微機電系統開關及其製造方法

2023-08-09 01:30:41 1

專利名稱：電容式微機電系統開關及其製造方法
技術領域：
本發明涉及一種微機電系統(MicroElectrical Mechanical System，簡稱 MEMS)開關，尤其涉及一種電容式MEMS開關及其製造方法。
背景技術：
電容式(MEMS)開關具備與傳統的固態開關器件，如正_本-負 (Positive-Intrinsic-Negative，簡稱PIN)型半導體二極體及各種場效應(Field Effect Transistors，簡稱FET)相競爭的能力。使用電容式MEMS開關在性能和成本上均具有一 定的優勢，其具有提供高傳輸電流、低傳輸線損耗及失真的潛能，並具有較低的製造和應用 成本。電容式MEMS開關是一種微型器件，其有源單元為懸空於基板之上的薄導電膜，並 能夠在基板和膜之間施加電場時所產生的靜電力的作用下移動。電信號在傳輸和截止之 間的微觀開關動作是通過變形的膜或其金屬端的接觸而將兩個電引線物理連接或斷開實 現的。由於這種膜在靜電力作用下通過機械變形為連接和斷開提供物理開關，因此在這種 微型器件中必須將對開關動作及電信號傳輸產生的電氣幹擾和感應串擾噪聲降到最小，然 而，現有技術(如US 6，452，124)均無法做到。受靜電力及外部幹擾且相對於基板在機電方面可變形的膜的微型結構行為是實 現電容式MEMS開關的有效且可靠性能的第一關鍵因素。同時，可變形膜的剛性、抗疲勞和 抗衝擊的韌性、溫度依賴性及殘留應力是相接觸及控制的關鍵因素。當靜電作動時，可變形 膜的電引線的有效接觸也是電容式MEMS開關性能的關鍵。許多其他因素也會限制物理接 觸及電氣特性，如接觸電阻和波動，以及感應信號噪聲。與特定材料及接觸導電面的界面 屬性相關的一些關鍵方面，如表面粗糙度、凹凸程度及表面退化(如氧化)是對關鍵接觸 的質量和一致性的絕對不利因素。當形成導電薄膜，尤其是形成電引線和可變形膜以及採 用金屬薄膜的觸頭時，這些材料和表面屬性變得非常重要。所有這些因素都給電容式MEMS開關的材料選擇、結構設計及製造工藝提出了苛 刻的要求。同時，還需要基於單晶矽晶片製造工藝平臺來設計和製造電容式MEMS開關，尤 其是要與互補金屬氧化物(ComplementaryMetal Oxide Semiconductor，簡稱CMOS)微型 器件一同生產併集成於一個矽晶片上，其中的CMOS器件可以為電容式MEMS開關提供電氣 控制和驅動。然而，至今為止的現有技術及工業實踐中，大部分設計及製造方法均是基於大型 MEMS加工平臺，這種加工平臺將MEMS的製造過程與CMOS晶片工藝相分離，使他們難以一同 生產併集成於同一個矽晶片上。

發明內容
本發明提供一種電容式微機電系統開關及其製造方法，用以提高與CMOS製造工 藝的兼容性。
5
本發明一實施例提供一種電容式微機電系統開關，其中包括半導體基板，其中包括驅動電路及設置於所述半導體基板的頂部的第一底電極、 第一底導體及第二底導體，其中所述第一底電極與所述驅動電路電連接；以及懸空複合梁，通過第一臂部錨定於所述半導體基板的頂部，其中包括第一頂電極，與所述第一底電極垂直對齊並保持第一垂直距離，並通過所述第一臂部與所述驅動電路電連接；頂導體，具有第一觸頭和第二觸頭，所述第一觸頭與所述第一底導體垂直對齊並 保持第二垂直距離，所述第二觸頭與所述第二底導體垂直對齊並保持第二垂直距離，所述 第二垂直距離小於所述第一垂直距離；及介電層，設置於所述第一頂電極上方，用於將所述第一頂電極與所述頂導體電隔罔。本發明另一實施例提供一種製造上述電容式微機電系統開關的方法，其中包括在半導體基板上製造驅動電路；採用薄膜沉積和光刻構圖工藝在所述半導體基板的頂部製造出第一底電極、第一 底導體和第二底導體；在所述半導體基板上沉積第一犧牲膜，該第一犧牲膜覆蓋所述第一底電極、第一 底導體和第二底導體；對該第一犧牲膜進行光刻構圖並刻蝕，從而在第一底導體和第二底導體的部分區 域上形成刻蝕孔；在殘留的第一犧牲膜及所述第一底導體和第二底導體的暴露部分的頂部沉積第 二犧牲膜；對包含第一犧牲膜和第二犧牲膜的複合膜進行光刻構圖並在半導體基板上刻蝕 出用於錨定懸空複合梁的開口部；在所述複合膜的頂部形成所述懸空複合梁，該懸空複合梁包括具有第一觸頭和第 二觸頭的頂導體；選擇性地去除殘留的所述複合膜。本發明實現了有效且可靠的微型機電設計結構，能夠與現有的CMOS製造工藝相 兼容以使他們可以一同生產併集成於同一個矽晶片上；並且能夠利用可用的固態薄膜材料 及製造工藝來滿足低成本、高效率的CMOS集成及微型機電要求。


為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現 有技術描述中所需要使用的附圖作一簡單地介紹，顯而易見地，下面描述中的附圖是本發 明的一些實施例，對於本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根 據這些附圖獲得其他的附圖。圖Ia為本發明一實施例所述電容式MEMS開關的立體視圖；圖Ib為本發明一實施例所述電容式MEMS開關的截面視圖；圖2a和圖2b分別顯示本發明所述電容式MEMS開關中電氣機械接觸開關的兩個 可選結構示意圖3a、圖3b、圖3c、圖3d、圖3e及圖3f為本發明一實施例所述電容式MEMS開關 製造方法各步驟的截面視圖；圖4a、圖4b及圖4c為本發明另一實施例所述電容式MEMS開關製造方法各步驟的 截面視圖。
具體實施例方式為使本發明實施例的目的、技術方案和優點更加清楚，下面將結合本發明實施例 中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是 本發明一部分實施例，而不是全部的實施例。基於本發明中的實施例，本領域普通技術人員 在沒有作出創造性勞動前提下所獲得的所有其他實施例，都屬於本發明保護的範圍。圖Ia本發明一實施例所述電容式MEMS開關的立體視圖；圖Ib為本發明一實施例 所述電容式MEMS開關的截面視圖。該電容式MEMS開關10包括半導體基板100及懸空復 合梁200，其中，所述懸空複合梁200的一部分懸空設置於所述半導體基板100的上方。首 先，所述半導體基板100包含驅動電路110，位於頂面106的下方，該頂面106在製造懸空復 合梁200之前已經形成。所述半導體基板100可以由以下一種或多種材料的組合製成矽、 鍺、鎵和砷。可選地，所述半導體基板100可以由由單晶矽製成為單晶矽晶片，所述驅動電 路110可以由CMOS器件構成。另外，所述半導體基板100還進一步包括第一底電極121、 第一底導體131及第二底導體132，均製造於頂面106上。第一底導體131及第二底導體 132其中之一可以作為電信號的入口，而另一個則可作為電信號的出口，其中，所述電信號 可以被橋接或斷開。所述懸空複合梁200經第一臂部211錨定於半導體基板100的頂面106上。所述 懸空複合梁200包括第一頂電極221，該第一頂電極221懸空疊設於所述半導體基板100上 的第一底電極121的上方，並與所述第一底電極121垂直對齊，從而形成靜電電容，通過充 入極化電荷可以產生靜電吸引或靜電排斥。可選地，如圖Ia所示，所述懸空複合梁200還可 以包括第二臂部212和第二頂電極222，分別與所述第一臂部211及所述第一頂電極221 對稱設置，其中，所述第二頂電極222與所述第二底電極122垂直對齊並保持第一垂直距離 11，從而使該第二頂電極222與第二底電極122也形成靜電電容。所述懸空複合梁200還 通過所述第二臂部212錨定於所述半導體基板100的頂部並與所述驅動電路110電連接， 該第二臂部212和第二頂電極222可以增強電容式MEMS開關10的電氣及機械性能。圖2a和圖2b分別顯示本發明所述電容式MEMS開關10中電氣機械接觸開關的兩 個可選結構示意圖。如圖所示，所述懸空複合梁200可以進一步包括頂導體241，該頂導體 241包括第一觸頭241a及第二觸頭241b，其中，所述第一觸頭241a與所述第一底導體131 對齊；所述第二觸頭241b與所述第二底導體132垂直對齊。可選地，所述第一底電極121和第二底電極122，及所述第一底導體131和第二底 導體132可以採用相同的導電薄膜材料製造於同一薄膜堆疊中。具體可以採用矽晶片制 造工藝中通常使用的薄膜冶金材料，包括但不限於鋁、鈦、鉭、銅、鈷、鎳、鉬、鎢及他們的合 金。類似地，對於第一頂電極221、第二頂電極222及頂導體241也可以採用上述相同的材 料。所述懸空複合梁200還可以進一步包括介電層231，用於增強由至少兩層不同薄膜材料複合而成的懸空微型結構的機械性能，並使電極和導體之間電隔離。該介電層231 具體可以為由介電薄膜材料製成的介電層膜230，該介電薄膜材料包括但不限於氧化矽、 氮化矽、氮氧化矽、碳化矽、氧化鋁、氮化鋁、氧化鈦和氮化鈦、及氧化鈦和氮化鉭。這種由無 機化合薄膜與金屬薄膜複合而成的複合薄膜微型結構可以增強懸空複合梁200機械性能， 包括剛性及抗疲勞和抗衝擊的韌性。這種複合薄膜微型結構還可以平衡不同薄膜間的熱 膨脹係數失配及殘餘應力。所述第一觸頭241a與第一底導體131之間及第二觸頭241b與第二底導體132之 間均表達保持第二垂直距離12，所述頂導體241除所述第一觸頭241a及第二觸頭241b以 外的主體部分的底面與所述第一底導體131及第二底導體132之間保持第一垂直距離22， 該第二垂直距離12小於所述第一垂直距離11。所述第一底電極121與第一頂電極221空 間分離，且二者之間也靜態保持第一垂直距離11。當向第一底電極121及與其對應的第一 頂電極221上施加異性電荷時，則會產生靜電吸引力使第一臂部211彎曲從而將懸空複合 梁200的懸空部分拉向半導體基板100的頂面106，此時，所述第一觸頭241a及第二觸頭 241b分別與第一底導體131和第二底導體132接觸，從而將第一底導體131和第二底導體 132橋接，使所述電容式MEMS開關10導通。當釋放相極性電荷時，第一臂部211被釋放從 而使所述懸空複合梁200彈回其平衡態位置，此時，第一觸頭241a和第二觸頭241b分別與 第一底導體131和第二底導體132分離，使所述電容式MEMS開關10斷開。在圖2a所示的可選結構中，整個頂導體241位於介電層231之下。具體地，如圖 3e所示，所述介電層231設置於所述第一頂電極221及所述頂導體241的上方。在圖2b所示的可選結構中，頂導體241的主體部分位於介電層231的頂部，而頂 導體241的兩端(包括第一觸頭241a和第二觸頭241b)鍛造進入介電層231中的刻蝕孔。 該結構能夠為第一底導體131和第二底導體132與頂導體241之間提供更好的隔離。具體 地，如圖4c所示，所述介電層231設置於所述第一頂電極221的上方但位於所述頂導體241 的下方。本實施例所述電容式MEMS開關具有有效且可靠的微型機電設計結構，能夠與現 有的CMOS製造工藝相兼容以使他們可以一同生產併集成於同一個矽晶片上；並且，通過利 用可用的固態薄膜材料及製造工藝來滿足低成本、高效率的CMOS集成及微型機電要求。圖3a、圖3b、圖3c、圖3d、圖3e及圖3f為本發明一實施例所述電容式MEMS開關 10製造方法各步驟的截面視圖。如圖3a所示，首先，在半導體基板100上製造驅動電路 110 ；然後，採用薄膜沉積和光刻構圖工藝在半導體基板的頂部製造出第一底電極 121和第二底電極122(該第二底電極122是可選的，因此圖中未示出)及第一底導體131 和第二底導體132。如圖3b所示，在半導體基板100上沉積第一犧牲膜51，使其覆蓋所述第一底電極 121 (和第二底電極122)以及所述第一底導體131和第二底導體132 ；然後，對該第一犧牲 膜51進行光刻構圖並刻蝕，從而在第一底導體131和第二底導體132的部分區域上形成刻 蝕孔，在該刻蝕孔處，將來可以形成第一觸頭241a和第二觸頭241b。如圖3c所示，在殘留的第一犧牲膜51及所述第一底導體131和第二底導體132 的暴露部分的頂部沉積第二犧牲膜52 ；對包含第一犧牲膜51和第二犧牲膜52的複合膜進 行光刻構圖並在半導體基板100上刻蝕出開口部，用於錨定將來要形成的懸空複合梁200。
上述第一犧牲膜51和第二犧牲膜52均可以為碳膜，且均可以採用碳沉積晶片處 理步驟進行沉積，該處理步驟包括1)將半導體基板100放置在反應室中；2)向所述反應 室中導入含碳的製程氣體並導入用於強化碳膜熱性能的層強化劑氣體；3)通過將等離子 射頻(Radio Frequency，簡稱RF)電源耦合至再進入路徑的外部，在該再進入路徑中產生 再進入環形RF等離子電流，其中，該再進入路徑包括與該基板重疊的製程區；及4)將射頻 等離子偏壓電源或偏壓電壓耦合至該基板。如圖3d所示，在構圖後的複合膜(包含第一犧牲膜51和第二犧牲膜52)的頂部 沉積頂電極膜220並對其進行光刻構圖，從而同時形成第一頂電極221 (如果存在與第一頂 電極221對稱設置的第二頂電極222，則方法相同)和具有第一觸頭241a和第二觸頭241b 的頂導體241，該第一觸頭241a形成於在上述複合膜中預先製成的刻蝕孔中。所述第一頂 電極221 (如果存在第二頂電極222，則方法相同)被設置於距離第一底電極121為第一垂 直距離11的位置(如果存在第二頂電極222，則第二頂電極222被設置於距離第二底電極 122為第一垂直距離11的位置)，所述第一觸頭241a被設置於距離第一底導體131為第二 垂直距離52的位置(針對第二觸頭241b，方法相同)，該第二垂直距離52小於所述第一垂 直距離51。如圖3e所示，在包含第一犧牲膜51和第二犧牲膜52的複合膜的頂部沉積介電層 231，並對其進行光刻構圖，以形成懸空複合梁200。如圖3f所示，最後，選擇性地去除殘留的複合膜從而將懸空複合梁200釋放，至此 完成了包含圖2a所示結構的電容式MEMS開關10。所述第一犧牲膜51和第二犧牲膜52可 以在包含有由等離子電源產生的等離子的反應室中由選擇性刻蝕製程氣體去除，該選擇性 刻蝕製程氣體包括氧氣或氮氣。圖4a、圖4b及圖4c為本發明另一實施例所述電容式MEMS開關10製造方法各步 驟的截面視圖。可選地，如圖4a所示，在圖3c所示的開口部形成之後，在所述複合膜的頂部 沉積介電層231，生成穿過介電層231的刻蝕孔，用於將來要對介電層231進行光刻構圖時 形成的第一觸頭241a和第二觸頭241b (圖中未示出，但製造方法與第一觸頭241a相同)。 然後，如圖4b所示，在所述介電層231上沉積頂導體層240並對其進行光刻構圖形成具有 第一觸頭241a和第二觸頭241b (圖中未示出)的頂導體241及所述懸空複合梁200。其 中，第一觸頭241a與第一底導體131之間，以及第二觸頭241b與第二底導體132之間均保 持第二垂直距離12。最後，如圖4c所示，選擇性地去除殘留的複合膜從而將懸空複合梁200 釋放，至此完成了包含圖2b所示結構的電容式MEMS開關10。從圖中可以明顯看到，頂導體241相對較平的部分並沒有被固定，即第第一觸頭 241a及第二觸頭241b並沒有分別固定於第一頂電極221和第二頂電極222以及第一臂部 211和第二臂部212。依照本發明的原理，圖Ib所示的頂導體241可以被設置為比第一頂 電極221更接近第一臂部211，從而交換他們的相對位置。本實施例所述電容式MEMS開關的製造方法實現了具有有效且可靠的微型機電設 計結構，能夠與現有的CMOS製造工藝相兼容以使他們可以一同生產併集成於同一個矽晶 片上；並且能夠利用可用的固態薄膜材料及製造工藝來滿足低成本、高效率的CMOS集成及 微型機電要求。本領域普通技術人員可以理解實現上述方法實施例的全部或部分步驟可以通過
9程序指令相關的硬體來完成，前述的程序可以存儲於一計算機可讀取存儲介質中，該程序 在執行時，執行包括上述方法實施例的步驟；而前述的存儲介質包括R0M、RAM、磁碟或者 光碟等各種可以存儲程序代碼的介質。 最後應說明的是以上實施例僅用以說明本發明的技術方案，而非對其限制；盡 管參照前述實施例對本發明進行了詳細的說明，本領域的普通技術人員應當理解其依然 可以對前述各實施例所記載的技術方案進行修改，或者對其中部分技術特徵進行等同替 換；而這些修改或者替換，並不使相應技術方案的本質脫離本發明各實施例技術方案的精 神和範圍。
權利要求
一種電容式微機電系統開關(10)，其特徵在於包括半導體基板(100)，其中包括驅動電路(110)及設置於所述半導體基板(100)的頂部的第一底電極(121)、第一底導體(131)及第二底導體(132)，其中所述第一底電極(121)與所述驅動電路(110)電連接；以及懸空複合梁(200)，通過第一臂部(211)錨定於所述半導體基板(100)的頂部，其中包括第一頂電極(221)，與所述第一底電極(121)垂直對齊並保持第一垂直距離(11)，並通過所述第一臂部(211)與所述驅動電路(110)電連接；頂導體(241)，具有第一觸頭(241a)和第二觸頭(241b)，所述第一觸頭(241a)與所述第一底導體(131)垂直對齊並保持第二垂直距離(12)，所述第二觸頭(241b)與所述第二底導體(132)垂直對齊並保持第二垂直距離(12)，所述第二垂直距離(12)小於所述第一垂直距離(11)；及介電層(231)，設置於所述第一頂電極(221)上方，用於將所述第一頂電極(221)與所述頂導體(241)電隔離。
2.根據權利要求1所述的電容式微機電系統開關(10)，其特徵在於所述介電層 (231)設置於所述第一頂電極(221)及所述頂導體(241)的上方。
3.根據權利要求1所述的電容式微機電系統開關(10)，其特徵在於所述介電層 (231)設置於所述第一頂電極(221)的上方但位於所述頂導體(241)的下方。
4.根據權利要求1 3中任一項所述的電容式微機電系統開關(10)，其特徵在於 所述半導體基板(100)進一步包括第二底電極(122)，設置於所述半導體基板(100)的頂部，與所述驅動電路(110)電連接；所述懸空複合梁(200)還包括第二臂部(212)和第二頂電極(222)，分別與所述第一 臂部(211)及所述第一頂電極(221)對稱設置，其中，所述第二頂電極(222)與所述第二底 電極(122)垂直對齊並保持第一垂直距離(11)，所述懸空複合梁(200)還通過所述第二臂 部(212)錨定於所述半導體基板(100)的頂部並與所述驅動電路(110)電連接。
5.根據權利要求1所述的電容式微機電系統開關(10)，其特徵在於所述半導體基板 (100)由以下一種或多種材料的組合製成矽、鍺、鎵和砷。
6.根據權利要求4所述的電容式微機電系統開關(10)，其特徵在於所述第一底電極 (121)、第二底電極(122)、第一底導體(131)、第二底導體(132)、第一頂電極(221)、第二頂 電極(222)及頂導體(241)由以下一種或多種材料的組合製成招、鈦、鉭、銅、鈷、鎳、鉬、鎢 及他們的合金。
7.根據權利要求1所述的電容式微機電系統開關(10)，其特徵在於所述介電層(231) 由以下一種或多種材料的組合製成氧化矽、氮化矽、氮氧化矽、碳化矽、氧化鋁、氮化鋁、氧 化鈦和氮化鈦、及氧化鈦和氮化鉭。
8.根據權利要求1所述的電容式微機電系統開關(10)，其特徵在於所述半導體基板 (100)由單晶矽製成；所述驅動電路(110)由互補金屬氧化物器件構成。
9.一種製造上述任一權利要求所述電容式微機電系統開關(10)的方法，其特徵在於 包括在半導體基板(100)上製造驅動電路(110)；採用薄膜沉積和光刻構圖工藝在所述半導體基板(100)的頂部製造出第一底電極 (121)、第一底導體(131)和第二底導體(132)；在所述半導體基板(100)上沉積第一犧牲膜(51)，該第一犧牲膜(51)覆蓋所述第一底 電極(121)、第一底導體(131)和第二底導體(132)；對該第一犧牲膜(51)進行光刻構圖並刻蝕，從而在第一底導體(131)和第二底導體 (132)的部分區域上形成刻蝕孔；在殘留的第一犧牲膜(51)及所述第一底導體(131)和第二底導體(132)的暴露部分 的頂部沉積第二犧牲膜(52)；對包含第一犧牲膜(51)和第二犧牲膜(52)的複合膜進行光刻構圖並在半導體基板 (100)上刻蝕出用於錨定懸空複合梁(200)的開口部；在所述複合膜的頂部形成所述懸空複合梁(200)，該懸空複合梁(200)包括具有第一 觸頭(241a)和第二觸頭(241b)的頂導體(241)； 選擇性地去除殘留的所述複合膜。
10.根據權利要求9所述的方法，其特徵在於在所述複合膜的頂部形成所述懸空複合 梁(200)包括在所述複合膜的頂部沉積頂電極膜(220)並對其進行光刻構圖形成第一頂電極(221) 及具有第一觸頭(241a)和第二觸頭(241b)的頂導體(241)；在所述複合膜的頂部沉積介電層(231)，並對其進行光刻構圖形成所述懸空複合梁 (200)。
11.根據權利要求9所述的方法，其特徵在於在所述複合膜的頂部形成所述懸空複合 梁(200)包括在所述複合膜的頂部沉積介電層(231)，並生成穿過該介電層(231)的刻蝕孔； 在所述介電層(231)上沉積頂導體層(240)並對其進行光刻構圖形成具有第一觸頭 (241a)和第二觸頭(241b)的頂導體(241)及所述懸空複合梁(200)。
12.根據權利要求10所述的方法，其特徵在於所述在所述複合膜的頂部沉積頂電極膜 (220)並對其進行光刻構圖形成第一頂電極(221)的同時還形成與所述第一頂電極(221) 對稱設置的第二頂電極(222)。
13.根據權利要求9所述的方法，其特徵在於所述第一犧牲膜(51)和第二犧牲膜(52) 均為碳膜。
14.根據權利要求13所述的方法，其特徵在於所述第一犧牲膜(51)和第二犧牲膜 (52)採用如下方法進行所述沉積將所述半導體基板放置在反應室中；向所述反應室中導入含碳製程氣體，並導入用於強化所述第一犧牲膜(51)和第二犧 牲膜(52)的熱屬性的層強化劑氣體；通過將等離子射頻RF電源耦合至再進入路徑的外部，在該再進入路徑中產生再進入 環形RF等離子電流，其中，所述再進入路徑包括與該基板重疊的製程區；以及 將射頻等離子偏壓電源或偏壓電壓耦合至所述半導體基板。
15.根據權利要求13所述的方法，其特徵在於所述第一犧牲膜(51)和第二犧牲膜 (52)在包含有由等離子電源產生的等離子的反應室中由選擇性刻蝕製程氣體去除，所述選擇性刻蝕製程氣體包括氧氣或氮氣。
全文摘要
本發明涉及一種電容式微機電系統開關及其製造方法，其中電容式微機電系統開關(10)包括半導體基板(100)和懸空複合梁(200)，其中半導體基板(100)包括驅動電路(110)及設置於所述半導體基板(100)的頂部的第一底電極(121)、第一底導體(131)和第二底導體(132)；懸空複合梁(200)，通過第一臂部(211)錨定於所述半導體基板(100)的頂部，其中包括第一頂電極(221)、頂導體(241)及介電層(231)。本發明實現了有效且可靠的微型機電設計結構，能夠與現有的CMOS製造工藝相兼容以使他們可以一同生產併集成於同一個矽晶片上；並且能夠利用可用的固態薄膜材料及製造工藝來滿足低成本、高效率的CMOS集成及微型機電要求。
文檔編號B81B7/02GK101924542SQ201010203320
公開日2010年12月22日 申請日期2010年6月11日 優先權日2009年6月11日
發明者河·H·黃 申請人:江蘇麗恆電子有限公司