寬帶跳頻綜合器裝置的製作方法

2023-07-18 21:48:51

專利名稱：寬帶跳頻綜合器裝置的製作方法
技術領域：
本實用新型涉及一種通信領域中的寬帶跳頻綜合器裝置，特別適用於微波跳頻抗幹擾通信系統中作寬帶跳頻綜合器。
背景技術：
目前一般的頻率綜合器是輸出頻率預置可變，頻率之間的轉換時間不做嚴格的要求，因此只能作一般的綜合器使用。而一般通信中常用的跳頻綜合器其控制密鑰是不參加跳頻圖案的產生，因此保密性、隨機性相對較差，同時跳頻綜合器的跳頻速度、噪聲等性能均不作嚴格要求，不能滿足現代通信設備的要求。

發明內容
本實用新型的目的在於避免上述背景技術中的不足之處而提供一種可編程器(FPGA)與鎖相環結合、實現跳頻圖案控制及快速跳頻的寬帶跳頻綜合器裝置，本實用新型還具有頻率轉換時間快、低相噪、低雜散的優良性能，隨機性和保密性能好等特點，同時具有集成化程度高、成本低等優點。
本實用新型的目的是這樣實現的它由微處理器1、跳頻時鐘2、跳頻控制器3、寬帶跳頻綜合器4、主振時鐘5、電源6組成。其中微處理器1出埠1通過數據總線與跳頻控制器3入埠1連接，跳頻控制器3出埠2通過數據總線與寬帶跳頻綜合器4入埠1連接、入埠3與跳頻時鐘2出端連接、入埠4與外接頻率表號出埠B連接、入埠5與外接密鑰出埠C連接；寬帶跳頻綜合器4出埠2通過數據總線與輸出埠A連接、主振時鐘5出端與寬帶跳頻綜合器4入埠3連接，電源6出端+V1、+V2電壓端與各部件相應電源端並接。
本實用新型的目的還可以通過以下措施達到本實用新型寬帶跳頻綜合器4由接口電路8、跳頻可編程器9、鎖相環路10、14、有源濾波器11、15、壓控振蕩器12、16、放大器17、18、混頻器13、電阻R1至R6構成的衰減器19、20組成，其中接口電路8入端2至5腳通過4根數據總線與跳頻控制器3出埠2連接、出端6至12腳通過7根數據總線與跳頻可編程器9入端2至8腳連接、入端14腳與電源6出端+V1電壓端連接、入端15腳與地端連接；跳頻可編程器9出端9至19腳通過11根數據總線與鎖相環路14入端2至12腳連接、出端20至30腳通過11根數據總線與鎖相環路10入端2至12腳連接、入端35腳與電源6出端+V1電壓端連接、入端36腳與地端連接；鎖相環路10出端13、14腳分別與有源濾波器11入端3、2腳連接、入端15腳與主振時鐘5出端1腳連接、入端18腳與混頻器13出端3腳連接，入端16腳與電源6出端+V1電壓端連接、入端17腳與地端連接；鎖相環路14出端13、14腳分別與有源濾波器15入端3、2腳連接、入端15腳與主振時鐘5出端2腳連接、入端18腳與壓控振蕩器16出端2腳連接、入端16腳與電源6出端+V1電壓端連接、入端17腳與地端連接；有源濾波器11、15各出端6腳分別與壓控振蕩器12、16各入端1腳連接、各入端4腳與電源6出端+V2電壓端並接，各入端5腳與地端並接；壓控振蕩器12、16各出端3腳分別與放大器18、17各入端2腳連接、各入端4腳與電源6出端+V1電壓端連接、各入端5腳與地端並接；壓控振蕩器12出端2腳與混頻器13入端1腳連接，放大器17、18各出端6腳分別與衰減器20的電阻R4、R5一端並接及衰減器19的電阻R1、R2一端並接，各入端4腳與電源6出端+V1電壓端並接、各入端5腳與地端並接；衰減器19的電阻R2另一端及電阻R3一端與輸出埠A並接、電阻R1、R3另一端並接地端；衰減器R20的電阻R5另一端及電阻R6一端與混頻器13入端2腳並接、電阻R4、R6另一端並接地端；混頻器13入端4腳與電源6出端+V1電壓端並接、入端5腳與地端並接。
本實用新型相比背景技術有如下優點1.本實用新型由於採用跳頻可編程器9和鎖相環相結合的集成器件電路技術，使跳頻綜合器4在跳頻控制器3作用下實現了快速跳頻，同時獲得頻率快速跳變、低相噪、低雜散的優良射頻輸出頻率。
2.本實用新型跳頻控制器3採用密鑰控制、頻率表號控制來產生隨機跳頻圖案，因此具有很好的隨機性能和保密性能。
3.本實用新型採用集成器件製作，集成化程度高。成本低，調試製作簡易，便於批量生產。


圖1是本實用新型原理方框圖。
圖2是本實用新型寬帶跳頻綜合器4的電原理圖。
具體實施方式
參照圖1、圖2，本實用新型由微處理器1、跳頻時鐘2、跳頻控制器3、寬帶跳頻綜合器4、主振時鐘5、電源6組成。其中微處理器1出埠1通過數據總線與跳頻控制器3入埠1連接，微處理器1作用是對跳頻控制器3輸入的跳頻頻率表號，進行數據處理與跳頻、定頻控制，獲得所需的跳頻頻率控制指令信號，實施例微處理器1採用市售TMS320C50型CPU微處理器集成晶片製作。跳頻時鐘2出端與跳頻控制器3入埠3連接，其作用是提供寬帶跳頻綜合器4的跳頻信號，實施例採用市售集成振蕩器器件自製而成，其輸出時鐘信號為128kHz，跳頻控制器3入埠4與外接頻率表號出埠B連接，頻率表號出埠B提供跳頻控制器3的跳頻頻率表程序信號，由外接頻率表號產生器提供，使寬帶跳頻綜合器4具有隨機性。跳頻控制器3入埠5與外接密鑰出埠C連接，密鑰信號由外接保密機提供，使寬帶跳頻綜合器4輸出具有保密性。跳頻控制器3出埠2通過數據總線與寬帶跳頻綜合器4入埠1連接。跳頻控制器3作用是在微處理器1、頻率表號、密鑰信號作用下形成跳頻圖案頻率表控制寬帶跳頻綜合器4的輸出跳頻信號。實施例跳頻控制器3採用市售FPGA10K10型可編程器件製作。本實用新型主振時鐘5出端與寬帶跳頻綜合器4入埠3連接，作用提供跳頻綜合器4的主振時鐘信號，實施例採用市售10MHz的集成振蕩器製作，提供10MHz的信號作鎖相環路10、14的主振信號源。
本實用新型寬帶跳頻綜合器4作用是在跳頻控制器3的控制下，實現頻率快速跳變，由出埠2與其連接的輸出埠A輸出，提供收發信機的跳頻本振源。本實用新型寬帶跳頻綜合器4由接口電路8、跳頻可編程器9、鎖相環路10、14，有源濾波器11、15、壓控振蕩器12、16、放大器17、18、混頻器13、電阻R1至R6構成的衰減器19、20組成。圖2是本實用新型寬帶跳頻綜合器4實施例電原理圖接線圖，並按其連接線路。本實用新型採用雙鎖相環路設計，由鎖相環路10、有源濾波器11、壓控振蕩器12、混頻器13、放大器18、衰減器19構成主鎖相環路結構，由鎖相環路14、有源濾波器15、壓控振蕩器16及放大器17、衰減器20構成付鎖環環路結構，主鎖相環路和付鎖相環路作用是對跳頻可編程器9出端9至19腳、20至30腳分別輸出的頻率頻表及跳頻圖案進行信號恢復與提取，作為收發信機的本振信號，由跳頻控制器3輸出的跳頻控制信號通過4根數據總線輸入接口電路8，接口電路8作用是提供輸入信號的接口及信號的轉換，經接口電路8轉換後的信號通過7根數據總線輸入跳頻可編程器9入端2至8腳，跳頻可編程器9作用與跳頻控制器3輸入的跳頻圖案結合，形成跳頻頻率表輸出分別控制主鎖相環路和付鎖相環路進行跳變的射頻頻率。實施例接口電路8採用市售PCF8S94P型接口集成晶片製作，跳頻可編程器9採用市售EPM9320AL184-10型可編程器集成晶片製作。主、付鎖相環路中的鎖相環路10、14作用是進行分頻與鑑相，輸出鑑相信號，實施例採用市售Q3236型集成分頻鑑相晶片製作。有源濾波器11、15作用是進行信號有源濾波，濾除信號噪聲，改善信號輸出波形，實施例採用市售OP275型集成濾波器晶片製作。壓控振蕩器12、16作用提供鎖環路的射頻頻率源，實施例採用市售T0-8D型集成壓控振蕩器器件製作。混頻器13作用是把主鎖相環路中的壓控振蕩器12和付鎖相環路中壓控振蕩器16的輸出信號進行混頻，混頻後的輸出信號作為主鎖相環路的鑑相信號。放大器17、18作用是對壓控振蕩器12、16的輸出信號進行放大。實施例混頻器13採用市售LM82008型集成混頻器晶片製作。放大器17、18採用市售ERA-5型集成放大器晶片製作。衰減器19由電阻R至R3構成，衰減器20由電阻R4至R6構成，衰減器19、20作用對輸出信號幅度進行衰減，實施例電阻R1至R6均採用市售通用電阻器件製作。
本實用新型電源6提供各級部件工作電壓，實施例採用市售集成直流穩壓電源器件自製而成，其輸出+V1端電壓為+15V、輸出+V2端電壓為+28V。
本實用新型簡要工作原理如下它的寬帶頻率綜合器4通過鎖相環路設計，實現本實用新型的快速跳頻要求。由跳頻控制器3通過接收外接輸入的頻率表號、密鑰、換頻時鐘以及微處理器1的操作指令，產生高速變化的頻率數據，控制寬帶頻率綜合器4快速跳變，輸出高速跳變的高質量的射頻頻率，作為收發信機的跳頻本振源信號。
本實用新型安裝結構如下把圖2中主鎖相環路的各部件鎖相環路10、有源濾波器11、壓控振蕩器12、混頻器13、放大器18、衰減器19及付鎖相環路的各部件鎖相環路14、有源濾波器15、壓控振蕩器16、放大器17、衰減器20所有電路分別安裝在一塊長×寬為133×60毫米的印製板上，然後把主、副鎖相環路的印刷板分別安裝在一個長×寬×高為139×66×20毫米的屏蔽盒內。再把圖1、圖2中剩餘的各部件及主付環的二個屏蔽盒安裝在一塊長×寬為250×184毫米的大印製板上，按圖1、圖2連接線路。把大印製板安裝在一個長×寬×高為256×190×28毫米的插件內，在插件的面板上安裝輸出埠A，外接頻率表號、密鑰輸入埠B、C的電纜插座，在後板上安裝源輸入插座，插件安裝在收發信機的機框內組裝成本實用新型。
權利要求1.一種由微處理器(1)、跳頻時鐘(2)、跳頻控制器(3)、主振時鐘(5)、電源(6)組成的寬帶跳頻綜合器裝置，其特徵在於還有寬帶跳頻綜合器(4)組成，其中微處理器(1)出埠1通過數據總線與跳頻控制器(3)入埠1連接，跳頻控制器(3)出埠2通過數據總線與寬帶跳頻綜合器(4)入埠1連接、入埠3與跳頻時鐘(2)出端連接、入埠4與外接頻率表號出埠B連接、入埠5與外接密鑰出埠C連接；寬帶跳頻綜合器(4)出埠2通過數據總線與輸出埠A連接、主振時鐘(5)出端與寬帶跳頻綜合器(4)入埠3連接，電源(6)出端+V1、+V2電壓端與各部件相應電源端並接。
2.根據權利要求1所述的寬帶跳頻綜合器裝置，其特徵在於寬帶跳頻綜合器(4)由接口電路(8)、跳頻可編程器(9)、鎖相環路(10)、(14)、有源濾波器(11)、(15)、壓控振蕩器(12)、(16)、放大器(17)、(18)、混頻器(13)、電阻R1至R6構成的衰減器(19)、(20)組成，其中接口電路(8)入端2至5腳通過4根數據總線與跳頻控制器(3)出埠2連接、出端6至12腳通過7根數據總線與跳頻可編程器(9)入端2至8腳連接、入端14腳與電源(6)出端+V1電壓端連接、入端15腳與地端連接；跳頻可編程器(9)出端9至19腳通過11根數據總線與鎖相環路(14)入端2至12腳連接、出端20至30腳通過11根數據總線與鎖相環路(10)入端2至12腳連接、入端35腳與電源(6)出端+V1電壓端連接、入端36腳與地端連接；鎖相環路(10)出端13、14腳分別與有源濾波器(11)入端3、2腳連接、入端15腳與主振時鐘(5)出端1腳連接、入端18腳與混頻器(13)出端3腳連接、入端16腳與電源(6)出端+V1電壓端連接、入端17腳與地端連接；鎖相環路(14)出端13、14腳分別與有源濾波器(15)入端3、2腳連接、入端15腳與主振時鐘(5)出端2腳連接、入端18腳與壓控振蕩器(16)出端2腳連接、入端16腳與電源(6)出端+V1電壓端連接、入端17腳與地端連接；有源濾波器(11)、(15)各出端6腳分別與壓控振蕩器(12)、(16)各入端1腳連接、各入端4腳與電源(6)出端+V2電壓端並接，各入端5腳與地端並接；壓控振蕩器(12)、(16)各出端3腳分別與放大器(18)、(17)各入端2腳連接、各入端4腳與電源(6)出端+V1電壓端連接、各入端5腳與地端並接；壓控振蕩器12出端2腳與混頻器(13)入端1腳連接，放大器(17)、(18)各出端6腳分別與衰減器(20)的電阻R4、R5一端並接及衰減器(19)的電阻R1、R2一端並接，各入端4腳與電源(6)出端+V1電壓端並接、各入端5腳與地端並接；衰減器19的電阻R2另一端及電阻R3一端與輸出埠A並接、電阻R1、R3另一端並接地端；衰減器R20的電阻R5另一端及電阻R6一端與混頻器(13)入端2腳並接、電阻R4、R6另一端並接地端；混頻器(13)入端4腳與電源(6)出端+V1電壓端並接、入端5腳與地端並接。
專利摘要本實用新型公開了一種寬帶跳頻綜合器裝置，它涉及通信領域中的微波跳頻抗幹擾跳頻綜合器。它由微處理器、跳頻控制器、寬帶跳頻綜合器、跳頻時鐘、主振時鐘及電源等部件組成。它採用FPGA可編程器和集成頻率綜合器電路結合，實現跳頻綜合器在跳頻控制器的作用下快速跳頻，輸出高速跳變的射頻頻率。並且本實用新型採用密鑰、頻率表號控制產生隨機跳頻圖案，具有優良的隨機性和保密性。本實用新型還具有跳頻性能穩定可靠，集成化程度高，成本低，調試製作簡易，便於批量生產等特點。適用於微波跳頻抗幹擾通信中作跳頻綜合器。
文檔編號H04K3/00GK2524435SQ0220342
公開日2002年12月4日 申請日期2002年2月6日 優先權日2002年2月6日
發明者衷潔 申請人:信息產業部電子第五十四研究所