用於放大器電源控制的設備和方法
2023-07-17 03:09:31 2
用於放大器電源控制的設備和方法
【專利摘要】本發明提供了用於放大器電源控制的設備和方法。在某些實施方式中，放大器包括輸入放大級和用於產生用於所述輸入放大級的高功率電源和低功率電源的電源控制塊。所述電源控制塊接收指示所述放大器的共模輸入電壓的參考信號，且所述電源控制塊調節所述高功率電源和所述低功率電源的電壓電平，同時保持所述高功率電源和所述低功率電源之間的基本恆定電壓差。所述電源控制塊基於所述參考信號改變所述高功率電源和所述低功率電源的所述電壓電平，使得所述高功率電源和所述低功率電源的所述電壓電平關於所述共模輸入電壓移動。
【專利說明】用於放大器電源控制的設備和方法
【技術領域】
[0001]本發明的實施方案涉及電子裝置，且更具體而言涉及放大器。
【背景技術】
[0002]一种放大器(諸如運算放大器)可包括用於實現放大器的整體性能的一個或多個放大級。例如，放大器可包括級聯的用以實現放大器的所需總增益的放大級。
[0003]放大器的輸入級可對放大器的性能具有相對較大的影響。例如,放大器的共模輸入電壓運行範圍可由輸入級的共模輸入電壓運行範圍限制。此外，輸入級的線性可是重要的，因為使用輸入級產生的信號可由隨後的增益級放大。
[0004]存在對具有改進性能的放大器的需要。此外，還存在對具有改進線性且在不依靠電容耦合的情況下可在寬範圍的共模輸入電壓內運行的放大級的需要。
【發明內容】
[0005]在一個實施方案中，放大器包括第一輸入端、第二輸入端、被配置為放大第一輸入端和第二輸入端之間的電壓差以產生第一放大信號的第一放大級，和被配置為接收指示第一輸入端的電壓或第二輸入端的電壓中的至少一個的參考信號的電源控制塊。電源控制塊被配置為產生用於第一放大級的高功率電源和低功率電源。電源控制塊進一步被配置為至少部分基於參考信號來控制高功率電源的電壓電平和低功率電源的電壓電平。電源控制塊進一步被配置為從第一高壓電源和第二高壓電源產生低功率電源和高功率電源。
[0006]在另一實施方案中，放大器包括第一輸入端、第二輸入端、被配置為放大第一輸入端和第二輸入端之間的電壓差以產生第一放大信號的第一放大級，和被配置為接收指示第一輸入端的電壓或第二輸入端的電壓中的至少一個的參考信號的用於電源控制的裝置。電源控制裝置被配置為產生用於第一放大級的高功率電源和低功率電源。電源控制裝置進一步被配置為至少部分基於參考信號來控制高功率電源的電壓電平和低功率電源的電壓電平。電源控制裝置進一步被配置為從第一高壓電源和第二高壓電源產生低功率電源和高功率電源。
[0007]在另一實施方案中，提供了一種對放大器提供電力的方法。所述方法包括接收第一高壓電源和第二高壓電源，從第一高壓電源和第二高壓電源產生低功率電源和高功率電源，接收指示放大器的第一輸入端的電壓或放大器的第二輸入端的電壓中的至少一個的參考信號，至少部分基於參考信號來控制高功率電源和低功率電源的電壓電平，由高功率電源和低功率電源對放大器的輸入放大級提供電力，和由第一高壓電源和第二高壓電源對放大器的輸出放大級提供電力。
【專利附圖】
【附圖說明】
[0008]圖1A是放大器的一個實施方案的示意圖。
[0009]圖1B是放大器的另一實施方案的示意圖。[0010]圖2A是放大器的一個實施方案的電路圖。
[0011]圖2B是放大器的另一實施方案的電路圖。
[0012]圖3A是放大器的另一實施方案的電路圖。
[0013]圖3B是放大器的另一實施方案的電路圖。
[0014]圖4是電源電壓對放大器的一個實施例的共模輸入電壓的曲線圖。
[0015]圖5是電源控制塊的一個實施方案的電路圖。
[0016]圖6是放大器的另一實施方案的電路圖。
[0017]圖7是放大器的另一實施方案的示意圖。
【具體實施方式】
[0018]某些實施方案的以下詳細描述呈現了本發明的具體實施方案的各種描述。然而，本發明可以如由權利要求書所定義和覆蓋的多種不同方式體現。在本說明書中，參考附圖，其中類似的參考數字指示相同或功能相似的元件。
[0019]可使用包括低壓電晶體和高壓電晶體的過程來製造某些放大器。低壓電晶體相對於高壓電晶體可具有增強的性能，諸如較高跨導、低閃爍噪聲和/或每單位面積的較低偏移。然而，低壓電晶體相對於高壓電晶體也可具有較低擊穿電壓。例如在場效應電晶體(FET)實施方式中，低壓FET可具有比採用相同製造工藝製作的高電壓FET低的漏極到源極和/或柵極到源極擊穿電壓。
[0020]放大器的輸入放大級可對放大器的整體性能具有相對較大影響。因此,可取的是，輸入放大級具有高性能，諸如低噪聲、低功耗、高線性，和/或至少從軌到軌延伸的相對較寬共模輸入電壓運行範圍。由於低壓電晶體可相對於高壓電晶體提供增強性能，所以可取的是，在放大器的輸入放大級(諸如在輸入電晶體差分對)中使用低壓電晶體。然而，在輸入電晶體差分對中使用低壓電晶體可導致低壓電晶體達到擊穿電壓超過放大器的運行條件的全部或一部分，諸如共模輸入電壓的某些值。
[0021 ] 提供了用於放大器電源控制的設備和方法。在某些實施方式中，放大器包括輸入放大級和用於產生用於輸入放大級的高功率電源和低功率電源和電源控制塊。電源控制塊接收指示由放大器所經歷的共模輸入電壓的參考信號，且電源控制塊調節高功率電源和低功率電源的電壓電平，同時保持高功率電源和低功率電源之間的基本恆定電壓差。電源控制塊基於參考信號改變高功率電源和低功率電源的電壓電平，使得高功率電源和低功率電源的電壓電平關於共模輸入電壓移動。通過以此方式配置電源控制塊，輸入放大級可被有利地配置低壓電晶體，而不超過共模輸入電壓運行範圍的低壓電晶體的擊穿電壓。
[0022]圖1A是放大器10的一個實施方案的示意圖。放大器10包括第一或輸入放大級
2、第二放大級6、第三或輸出放大級8和電源控制塊30。放大器10可例如用作運算放大器。
[0023]放大器10包括正或非反相輸入電壓端Vin+、負或反相輸入電壓端Vin_和輸出電壓端Vout。第一放大級2包括非反相輸入la、反相輸入lb、非反相輸出3a和反相輸出3b。第二放大級6包括非反相輸入4a、反相輸入4b和輸出5。第三放大級8包括輸入7和輸出9。
[0024]第一放大級2的非反相和反相輸入la、Ib分別電連接到放大器10的非反相和反相輸入電壓端vin+、Vin_。第一放大級2的非反相和反相輸出3a、3b分別電連接到第二放大級6的非反相和反相輸入4a、4b。第二放大級6的輸出5電連接到第三放大級8的輸入7，且第三放大級8的輸出9電連接到放大器10的輸出電壓端Vwt。
[0025]放大器10可用於放大在非反相和反相輸入電壓端Vin+、Vin_上接收的差分輸入電壓信號以在輸出電壓端Vwt上產生放大輸出電壓信號。例如，第一放大級2可用於放大非反相和反相輸入電壓端vin+、Vin_之間的差分以在第一放大級2的非反相和反相輸出3a、3b之間產生放大電壓信號，其可由第二放大級6和第三放大級8進一步放大以在輸出電壓端Vout上產生放大輸出電壓信號。
[0026]通過使用多個放大級(其中多個裝置，兩個或多個，諸如第一、第二和第三放大級
2、6、8)可實現放大器10的所需總開環增益。例如，在一些配置中，放大器10的增益可約等於第一放大級2的增益、第二放大級6的增益和第三放大級8的增益的乘積。因此，放大級可級聯以獲得放大器10的所需總增益。此外，在放大器10中使用多個放大級可相對於使用單級的放大器而輔助增加輸入阻抗和/或減少放大器10的輸出阻抗。
[0027]第一或輸入放大級2可對放大器10的性能具有相對較大的影響。例如，由於非反相和反相輸入電壓端Vin+、vin_分別電連接到第一放大級2的非反相和反相輸入端la、lb，放大器10的共模輸入電壓運行範圍可受第一放大級2的共模輸入電壓運行範圍影響。此外，第一放大級2的線性和/或噪聲可對放大器10的整體性能具有相對較大影響。例如，使用第一放大級2產生的非線性信號組分和/或噪音可進一步由第二和第三放大級6、8放大。
[0028]電源控制塊30包括電壓控制塊31和電壓源32且可用於產生用於第一放大級2的高功率電源Vpwkh和低功率電源VPm。雖然圖1A-2B示出電壓控制塊31之間的信號路徑中的電壓源32，且直接或間接地，高功率電源Vpra，但是在替代實施方案中，電壓源32可處於電壓控制塊31之間的信號路徑中，且直接或間接地，低功率電源VPm，或在如後面結合圖3A和圖3B所示的兩個路徑之間分裂。
[0029]與使用第一或高壓低功率電源V1和第二或高壓高功率電源V2提供電力的第二和第三放大級6、8相反，第一放大級2使用由電源控制塊30產生的高功率電源Vpra和低功率電源提供電力。如下面將描述的，高功率電源Vpwkh和低功率電源Vpm之間的電壓差可低於高壓高功率電源V2和高壓低功率電源V1之間的電壓差，從而允許在第一放大級2中使用低壓電晶體。例如，使用高功率電源Vpra和低功率電源Vpm可輔助在不超過低電壓輸入電晶體差分對的任何擊穿電壓的情況下在運行條件範圍內偏置低壓輸入電晶體差分對。
[0030]電源控制塊30可使用電壓源32以在非反相和反相輸入電壓端VIN+、VIN_的共模輸入電壓運行範圍內保持高功率電源Vpwkh和低功率電源VP.之間的基本恆定電壓差。此外，電源控制塊30可使用電壓控制塊31以相對於共模輸入電壓移動或改變高功率電源Vpra和低功率電源的電壓電平，使得高功率電源Vpra和低功率電源Vpm的電壓電平相對於共模輸入電壓跟蹤或移動。以此方式配置電源控制塊30以產生高功率電源Vpwkh和低功率電源可輔助在共模輸入電壓的變化內減少輸入放大級2的電晶體的偏置條件的變化，從而允許輸入放大級2使用低壓電晶體，同時避免與擊穿相關聯的偏置條件。
[0031]在一個實施方案中，當共模輸入電壓相對遠離高壓高功率電源V2的電壓並遠離高壓低功率電源V1的電壓時，電壓控制塊31可控制高功率電源Vpweh的電壓約等於Vcm+V32/2且低功率電源Vpm的電壓約等於VarV32A，其中Vqi是共模輸入電壓且V32約等於電壓源32的電壓。此外，當共模輸入電壓接近高壓高功率電源V2的電壓時，電壓控制塊31可控制高功率電源Vpwkh的電壓約等於高壓高功率電源V2的電壓且可控制低功率電源Vpm的電壓約等於V2 - V32，其中V2是高壓高功率電源V2的電壓。類似地，當共模輸入電壓接近高壓低功率電源V1的電壓時，電壓控制塊31可控制低功率電源V.的電壓約等於高壓低功率電源V1的電壓且可控制高功率電源Vpra的電壓約等於VfV32，其中V1是高壓低功率電源V1的電壓。因此，電源控制塊30可被配置為產生高功率電源Vpweh和低功率電源vpm，使得高功率電源Vpra和低功率電源VP.跟蹤共模輸入電壓，同時分別在高壓高功率電源V2和高壓低功率電源V1下鉗位或限制高功率電源Vpra和低功率電源VPm。
[0032]雖然圖1A的放大器10示出包括三級的配置，但是放大器10可適於包括更多或更少級，包括相同和/或不同類型的級。此外，雖然放大器10的開環增益通常大於1，但是每個放大級的增益無需大於I。例如，在一些實施方式中，第三放大級8可為被配置為提高放大器10的輸出阻抗的低增益緩衝級。更進一步，雖然圖1示出其中放大器10產生單端輸出電壓信號的配置，但是放大器10可適於產生其它輸出信號,包括,例如差分輸出電壓信號和/或單端或差分輸出電流信號。
[0033]圖1B是放大器20的另一實施方案的示意圖。放大器20包括第一放大級12、第二放大級14、第三放大級16、第四放大級18和電源控制塊30。
[0034]放大器20包括非反相輸入電壓端Vin+、反相輸入電壓端Vin_和輸出電壓端Vrat。第一放大級12包括非反相輸入11a、反相輸入lib、非反相輸出13a和反相輸出13b。第二放大級14包括非反相輸入15a、反相輸入15b、非反相輸出17a和反相輸出17b。第三放大級16包括第一非反相輸入19a、第一反相輸入19b、第二非反相輸入21a、第二反相輸入21b和輸出23。第四放大級18包括輸入25和輸出27。
[0035]第一放大級12的非反相和反相輸入IlaUlb分別電連接到放大器20的非反相和反相輸入電壓端vin+、Vin_。此外,第二放大級14的非反相和反相輸入15a、15b分別電連接到放大器20的非反相和反相輸入電壓端Vin+、Vin_。第一放大級12的非反相和反相輸出13a、13b分別電連接到第三放大級16的第一非反相輸入19a和第一反相輸入19b。第二放大級14的非反相和反相輸出17a、17b分別電連接到第三放大級16的第二非反相輸入21a和第二反相輸入21b。第三放大級16的輸出23電連接到第四放大級18的輸入25，且第四放大級18的輸出27電連接到放大器20的輸出電壓端Vwt。
[0036]放大器20可用於放大在非反相和反相輸入電壓端Vin+、Vin_上接收的差分輸入電壓信號以在輸出電壓端Vtjut上產生放大輸出電壓信號。例如,第一放大級12可用於放大非反相和反相輸入電壓端Vin+、Vin_之間的差分以在非反相和反相輸出13a、13b上產生第一放大差分電壓信號。此外，第二放大級14可用於放大非反相和反相輸入電壓端Vin+、Vin_之間的差分以在非反相和反相輸出17a、17b上產生第二放大差分電壓信號。可使用第三放大級16和第四放大級18組合和放大第一放大差分電壓信號和第二放大差分電壓信號。
[0037]電源控制塊30已經被配置為產生用於第一和第二放大級12、14的高功率電源Vpweh和低功率電源VP.。此外,在所示的配置中,第三和第四放大級16、18使用高壓低功率電源V1和高壓高功率電源V2來提供電力。
[0038]與圖1A的放大器10相反，圖1B的放大器20包括並聯電連接的多個輸入放大級。例如，第一和第二放大級12、14每個都電連接到非反相和反相輸入電壓端Vin+、Vin_並作為放大器20的輸入級。如圖1B所示，電源控制塊30已經被配置為對第一和第二放大級12、14兩者供電。[0039]通過使用放大器20中的多個輸入放大級，可提高放大器20的整體共模輸入電壓運行範圍。例如，第一放大級12可用於在共模輸入電壓相對較高時放大非反相和反相輸入電壓端Vin+、Vin_之間的差分,且第二放大級14可用於在共模輸入電壓相對較低時放大非反相和反相輸入電壓端Vin+、Vin_之間的差分。因此，在一些實施方式中，多個輸入放大級可用於在共模輸入電壓的差分範圍內放大差分輸入電壓，其中每個輸入放大級被配置為在共模輸入電壓運行範圍的不同部分內運行，以便提高放大器20的性能。
[0040]圖2A是放大器50的一個實施方案的電路圖。放大器50包括第一或輸入放大級41、第二輸出放大級42、第一電容器43、第二電容器44和電源控制塊40。放大器50還包括非反相輸入電壓端Vin+、反相輸入電壓端Vin_和輸出電壓端Vwt。
[0041]輸入放大級41包括電連接到非反相輸入電壓端Vin+的非反相輸入和電連接到反相輸入電壓端vin_的反相輸入。輸入放大級41還包括電連接到第一電容器43的第一端和輸出放大級42的非反相輸入的非反相輸出。輸入放大級41還包括電連接到第二電容器44的第一端和輸出放大級42的反相輸入的反相輸出。輸入放大級41還包括被配置為從電源控制塊40接收高功率電源Vpweh的高功率電源輸入和被配置為從電源控制塊40接收低功率電源的低功率電源輸入。輸出放大級42還包括電連接到第二電容器44的第二端和輸出電壓端Vwt的輸出。輸出放大級42還包括電連接到高壓高功率電源V2的高功率電源輸入和電連接到高壓低功率電源V1的低功率電源輸入。第一電容器43還包括電連接到高壓低功率電源V1的第二端。
[0042]電源控制塊40包括電壓控制塊31、電壓源32、共模檢測塊45、第一放大塊46、第二放大塊47、n型金屬氧化物半導體(NMOS)電晶體48和p型金屬氧化物半導體(PMOS)電晶體49。如本文所用且如本【技術領域】的普通技術人員將理解的，MOS電晶體可具有由不是金屬的材料(諸如多晶矽)製成的柵極，且可具有不僅用氧化矽但可用其它電介質(諸如高k電介質)實施的電介區域。
[0043]輸入放大級41被配置為放大在非反相和反相輸入電壓端Vin+、Vin_之間接收的差分輸入電壓信號，以產生放大信號。輸出放大級42被配置為接收放大信號，並進一步放大放大信號以在輸出電壓端Vrat上產生輸出電壓信號。
[0044]共模檢測塊45包括電連接到非反相輸入電壓端Vin+的第一輸入、電連接到反相輸入電壓端Vin_的第二輸入，和電連接到電壓控制塊31的輸入的輸出。電壓控制塊31還包括電連接到電壓源32的第一端和第一放大塊46的反相輸入的輸出。第一放大塊46還包括在被配置為產生低功率電源VP.的電源控制塊40的節點上電連接到NMOS電晶體48的柵極的輸出和電連接到NMOS電晶體48的漏極的非反相輸入。NMOS電晶體48還包括電連接到高壓低功率電源V1的源極。電壓源32還包括電連接到第二放大塊47的反相輸入的第二端。第二放大塊47還包括在被配置為產生高功率電源Vpra的電源控制塊40的節點上電連接到PMOS電晶體49的柵極的輸出和電連接到PMOS電晶體49的漏極的非反相輸入。PMOS電晶體49還包括電連接到高壓高功率電源V2的源極。
[0045]與圖1A-1B的電源控制塊30相反，圖2A的電源控制塊40還包括共模檢測塊45、第一和第二放大塊46、47，和NMOS和PMOS電晶體48、49。
[0046]共模檢測塊45可產生參考信號,其可輔助電壓控制塊31產生由非反相和反相輸入電壓端VIN+、VIN_的共模輸入電壓跟蹤或移動的輸出電壓。[0047]第一和第二放大塊46、47和NMOS和PMOS電晶體48、49可被包括在內以幫助分別從高功率和低功率電源VPWKH、Vpwel緩衝電壓源32的第一和第二端。更進一步，第一和第二放大塊46、47和NMOS和PMOS電晶體48、49可輔助電源控制塊40產生高功率和低功率電源VPWEH、VPm，使得高功率電源V_在高壓高功率電源V2下被鉗位或限制且低功率電源νΡ.在高壓低功率電源V1下被鉗位或限制。例如，第一放大塊46和NMOS電晶體48可作為基於電壓源32的第一端的電壓電平控制低功率電源Vpm的電壓電平的第一低壓降(LDO)穩壓器而運行，同時第二放大塊47和PMOS電晶體49可作為基於電壓源32的第二端的電壓電平控制高功率電源Vpra的電壓電平的第二 LDO穩壓器而運行。
[0048]圖2B是放大器60的另一實施方案的電路圖。放大器60包括輸入放大級41、輸出放大級42、第一電容器43、第二電容器44和電源控制塊51。放大器60還包括非反相輸入電壓端Vin+、反相輸入電壓端Vin_和輸出電壓端ν_。
[0049]圖2Β的放大器60類似於圖2Α的放大器50，不同之處在於放大器60包括電源控制塊的不同布置。例如，與包括共模檢測塊45的圖2Α的電源控制塊40相反，電源控制塊51示出其中為了有利於使用非反相輸入電壓端Vin+的電壓電平作為電壓控制塊31的參考信號已經省略了共模檢測塊45的配置。在某些實施方式中，諸如在其中在運行過程中非反相和反相輸入電壓端Vin+、Vin_之間的電壓差相對較小的配置中，包括例如，放大器的反饋實施方式，輸入電壓端中的一個的電壓電平可指不共模輸入電壓並可用作電壓控制塊31的參考信號。雖然圖2B示出其中非反相輸入電壓端Vin+已經被用作參考信號的配置，但是在某些實施方式中，反相輸入電壓端Vin_可用作參考信號。
[0050]圖3A是放大器70的另一實施方案的電路圖。放大器70包括輸入放大級41、輸出放大級42、第一電容器43、第二電容器44和電源控制塊61。放大器70還包括非反相輸入電壓端Vin+、反相輸入電壓端Vin_和輸出電壓端VOTt。輸入放大級41、輸出放大級42、第一電容器43和第二電容器44可如上文相對於圖2A所述。
[0051]圖3A的電源控制塊61包括共模檢測塊45、第一和第二放大塊46、47、第一和第二NMOS電晶體48、68、第一和第二 PMOS電晶體49、69、第一和第二齊納二極體63、64、第一和第二偏置塊65、66，和第三放大塊62。共模檢測塊45包括電連接到非反相輸入電壓端Vin+的第一輸入、電連接到反相輸入電壓端Vin_的第二輸入,和電連接到第三放大塊62的反相輸入的輸出。第三放大塊62還包括電連接到第一齊納二極體63的陰極和第二齊納二極體64的陽極的非反相輸入。第三放大塊62還包括電連接到第一偏置塊65的第一端和第二偏置塊66的第一端的輸出。
[0052]第一偏置塊65還包括電連接到第二 NMOS電晶體68的柵極的第二端。第二 NMOS電晶體68還包括電連接到高壓低功率電源V1的源極和電連接到第一齊納二極體63的陽極和第一放大塊46的反相輸入的漏極。第一放大塊46還包括在被配置為產生低功率電源Vpwel的電源控制塊61的節點上電連接到第一 NMOS電晶體48的柵極的輸出和電連接到第
一NMOS電晶體48的漏極的非反相輸入。第一 NMOS電晶體48還包括電連接到高壓低功率電源V1的源極。第二偏置塊66還包括電連接到第二 PMOS電晶體69的柵極的第二端。第
二PMOS電晶體69還包括電連接到高壓高功率電源V2的源極和電連接到第二齊納二極體64的陰極和第二放大塊47的反相輸入的漏極。第二放大塊47還包括在被配置為產生高功率電源Vpweh的電源控制塊61的節點上電連接到第一 PMOS電晶體49的柵極的輸出和電連接到第一 PMOS電晶體49的漏極的非反相輸入。第一 PMOS電晶體49還包括電連接到高壓高功率電源V2的源極。
[0053]第一和第二齊納二極體63、64可輔助對第三放大塊62提供反饋電壓信號，同時幫助在適合產生高功率和低功率電源VPWEH、Vpwel的電壓電平下偏置第一和第二放大塊46、47的非反相輸入端。此外，第二齊納二極體64可對由第二 PMOS電晶體69產生的源電流提供低阻抗，且第一齊納二極體63可對由第二 NMOS電晶體68產生的反向電流提供低阻抗。第一和第二齊納二極體63、64可用於在二極體電流值的寬範圍之間提供基本恆定的電壓降。因此，包括第一和第二齊納二極體63、64可提供增強的性能。雖然圖3A示出使用齊納二極體的配置，但是在某些實施方式中，為了有利於使用不同的其它組件(包括例如分流穩壓器和/或電阻器)，可省略第一和第二齊納二極體63、64。[0054]第三放大塊62在其中第三放大塊62的輸出電壓可被控制使得第三放大塊62的非反相和反相輸入基本相等的反饋配置中電連接。由於第三放大塊62的反相輸入被配置為從共模檢測塊45中接收指示放大器的共模輸入電壓的參考信號，所以反饋可運行來控制第三放大塊62的非反相輸入約等於放大器的共模輸入電壓。此外，第一齊納二極體63可對第一放大級46的反相輸入提供約等於Va1-Vzi的電壓，其中Vzi是第一齊納二極體63之間的電壓降且％?是參考信號電壓，諸如指示放大器的共模輸入電壓的參考信號。更進一步，第二齊納二極體64可對第二放大級47的反相輸入提供約等於Vc^Vz2的電壓，其中Vz2是第二齊納二極體64之間的電壓降。
[0055]圖3B是放大器72的另一實施方案的電路圖。放大器72包括輸入放大級41、輸出放大級42、第一電容器43、第二電容器44和電源控制塊71。放大器70還包括非反相輸入電壓端Vin+、反相輸入電壓端Vin_和輸出電壓端ν_。
[0056]圖3Β的放大器72類似於圖3Α的放大器70，不同之處在於放大器72包括電源控制塊的不同布置。例如，與包括第一和第二放大塊46、47和第一 NMOS和第一 PMOS電晶體48、49的圖3Α的電源控制塊61相反，電源控制塊71示出其中已經省略了這些組件的配置。例如，如圖3Β所示，不是使用第一放大塊46和第一 NMOS電晶體48來產生低功率電源VP.，電源控制塊71而是使用第二 NMOS電晶體68來產生低功率電源VP.。此外，不是使用第二放大塊47和第一PMOS電晶體49來產生高功率電源VPWEH，電源控制塊71而是使用第二 PMOS電晶體69來產生高功率電源VPra。
[0057]圖4是電源電壓對放大器的一個實例的共模輸入電壓的曲線圖。曲線圖75可示出例如高功率電源Vpm和低功率電源Vpra的電壓電平對圖1的放大器10的一個實施方式的共模輸入電壓。
[0058]如圖4所示，高功率和低功率電源V_、V.的電壓電平可跟蹤共模輸入電壓Ncv同時分別在高壓高功率和高壓低功率電源v2、V1下被鉗位或限制。高功率和低功率電源VpffEH> Vpwel之間的電壓差在共模輸入電壓Vqi之間可基本恆定。在一個實施方案中，高功率電源Vpweh和低功率電源Vpm之間的電壓差被配置為在約2.3V至約2.7V的範圍內。
[0059]圖5是電源控制塊80的一個實施方案的電路圖。電源控制塊80包括第一至第三電流源76-78、第一至第六NMOS電晶體81-86、第一至第七PMOS電晶體91-97、帶隙參考電壓源79、第一和第二電阻87、88、放大電路89和偏置電路90。電源控制塊80被配置為接收指示放大器的共模輸入電壓的參考信號V-電源控制塊80進一步被配置為產生高功率電源V_和低功率電源V.。
[0060]第一 PMOS電晶體91包括電連接到參考信號Vqi的柵極和電連接到第二 PMOS電晶體92的源極和第一電流源76的第一端的源極。第一電流源76還包括電連接到高壓高功率電源V2的第二端。第一 PMOS電晶體91還包括電連接到第二 NMOS電晶體82的漏極和第四NMOS電晶體84的源極的漏極。第二 PMOS電晶體92還包括電連接到第一 NMOS電晶體81的漏極和第三NMOS電晶體83的源極的漏極。第一和第二 NMOS電晶體81、82每個都還包括電連接到高壓低功率電源V1的源極和電連接到第一參考電壓Vkefi的柵極。第三NMOS電晶體83還包括電連接到第三PMOS電晶體93的漏極、第五PMOS電晶體95的柵極，和第六PMOS電晶體96的柵極的漏極。第四NMOS電晶體84還包括電連接到偏置電路90的第一端和第五NMOS電晶體85的柵極的漏極。第三和第四NMOS電晶體83、84每個都還包括電連接到第二參考電壓Vkef2的柵極。第五NMOS電晶體85還包括電連接到高壓低功率電源V1的源極。
[0061]第三和第四PMOS電晶體93、94每個都包括電連接到第三參考電壓Vkef3的柵極。第三PMOS電晶體還93包括電連接到第五PMOS電晶體95的漏極的源極。第四PMOS電晶體94還包括電連接到第六PMOS電晶體96的漏極的源極。第五和第六PMOS電晶體95、96每個都還包括電連接到高壓高功率電源V2的源極。第四PMOS電晶體94還包括電連接到第七PMOS電晶體97的柵極和偏置電路90的第二端的漏極。第七PMOS電晶體97還包括在被配置為產生高功率電源Vpwkh的節點上電連接到高壓高功率電源V2的源極和電連接到第二電阻器88的第一端、第三電流源78的第一端和第六NMOS電晶體86的漏極的漏極。第三電流源78還包括電連接到高壓高功率電源V2的第二端。第二電阻器88還包括電連接到第二 PMOS電晶體92的柵極、第一電阻器87的第一端和放大電路89的正或非反相輸入的第二端。第一電阻器87還包括在被配置為產生低功率電源VP.的節點上電連接到第五NMOS電晶體85的漏極、帶隙參考電壓源79的第一端、第二電流源77的第一端和第六NMOS電晶體86的源極的第二端。第二電流源77還包括電連接到高壓低功率電源V1的第二端。帶隙參考電壓源79還包括電連接到放大電路89的負或反相輸入的第二端。放大電路89還包括電連接到第六NMOS電晶體86的柵極的輸出。
[0062]帶隙參考電壓源79可被配置為基於矽的帶隙電壓在室溫下產生輸出電壓，諸如約1.26V的輸出電壓。此外，放大電路89在反饋配置中電連接並可控制第六NMOS電晶體86的柵極電壓以相對於通過形成分壓器的第一和第二電阻器87、88的電流改變通過第六NMOS電晶體86的電流。放大電路89可控制第六NMOS電晶體86的柵極電壓，使得第一電阻器87之間的電壓約等於帶隙參考電壓源79的電壓。此外，可相對於第一電阻器87的電阻控制第二電阻器88的電阻，以便控制高功率電源Vpra和低功率電源νρ.之間的電壓差。例如，當第一和第二電阻器87、88被配置為具有大約相同的電阻時，高功率電源Vpra和低功率電源之間的電壓差可約等於帶隙參考電壓源79的電壓的兩倍。
[0063]第一至第五NMOS電晶體81-85和第一至第七PMOS電晶體91_97在可用於關於參考信號Vqi的電壓電平改變高功率和低功率電源VPra、Vpwel的電壓電平同時在高壓低功率電源V1下鉗位低功率電源Vpm並在高壓高功率電源V2下鉗位高功率電源Vpweh的反饋配置中電連接。例如，第一至第四NMOS電晶體81-84和第三至第六PMOS電晶體93-96可放大第一和第二 PMOS電晶體91、92的柵極電壓之間的差分來控制第五NMOS電晶體85和第七PMOS電晶體97的柵極電壓。由於第一 PMOS電晶體91的柵極被配置為接收參考信號VCM，所以第一至第四NMOS電晶體81-84和第一至第六PMOS電晶體91-96可控制通過第五NMOS電晶體85和第七PMOS電晶體97的電流以減小第一和第二 PMOS電晶體91、92之間的電壓差。當參考信號Vai遠離高壓高功率和高壓低功率電源\、V1時，反饋可導致第二 PMOS電晶體92的柵極電壓約等於參考信號V。!!。然而,對於參考信號Vcm的相對較高電壓電平,第七PMOS電晶體97可運行以在高壓高功率電源V2下鉗位高功率電源VPra。類似地，對於參考信號Vqi的相對較低電壓電平，第五NMOS電晶體85可運行以在高壓低功率電源V1下鉗位低功率電源。
[0064]圖6是放大器100的另一實施方案的電路圖。放大器100包括第一至第三放大級121-123、第四放大級18、電源控制塊30和共模檢測和控制塊125。放大器100還包括非反相輸入電壓端Vin+、反相輸入電壓端Vin_和輸出電壓端Vwt。
[0065]放大器100在前述相對於圖1B的配置中電連接。例如，放大器100的非反相輸入電壓端Vin+電連接到第一放大級121的非反相輸入Ila和第二放大級122的非反相輸入15a。此外,放大器100的反相輸入電壓端Vin_電連接到第一放大級121的反相輸入Ilb和第二放大級122的反相輸入15b。更進一步,第一放大級121的非反相輸出13a和反相輸出13b分別電連接到第三放大級123的第一非反相輸入19a和第一反相輸入19b。此外,第二放大級122的非反相輸出17a和反相輸出17b分別電連接到第三放大級123的第二非反相輸入21a和第二反相輸入21b。更進一步，第三放大級110的輸出23電連接到第四放大級18的輸入25，且第四放大級18的輸出27電連接到放大器100的輸出電壓端Vwt。
[0066]然而，與其中電源控制塊30對第一和第二放大級12、14供電但不是對第三放大級16供電的圖1B的放大器20相反，圖6的放大器100示出其中第一至第三放大級121-123使用電源控制塊30提供電力的配置。在圖1B的放大器20和圖6的放大器100兩者中，第四放大級18使用高壓高功率和高壓低功率電源VyV1提供電力。在某些實施方式中，提供放大器，其中輸入級和一個或多個中間放大級使用電源控制塊提供電力，但輸出級可使用高壓電源提供電力以便允許輸出信號具有相對較大輸出電壓擺幅範圍。
[0067]第一放大級121包括第 一低壓輸入NMOS電晶體107、第二低壓輸入NMOS電晶體108、第一低壓PMOS負載電晶體111、第二低壓PMOS負載電晶體112和第一電流源127。第一低壓輸入NMOS電晶體107包括電連接到非反相輸入Ila的柵極、電連接到反相輸出13b的漏極，和電連接到第二低壓輸入NMOS電晶體108的源極和第一電流源127的第一端的源極。第一電流源127還包括電連接到低功率電源Vpm的第二端和被配置為從共模檢測和控制塊125接收控制信號的控制輸入。第二低電壓輸入NMOS電晶體108還包括電連接到反相輸入Ilb的柵極和電連接到非反相輸出13a的漏極。第一低壓PMOS負載電晶體111包括電連接到高功率電源V?的源極、電連接到反相輸出13b的漏極，和電連接到第四參考電壓Vkef4的柵極。第二低壓PMOS負載電晶體112包括電連接到高功率電源Vpweh的源極、電連接到非反相輸出13a的漏極，和電連接到第四參考電壓Vkef4的柵極。
[0068]第二放大級122包括第一低壓輸入PMOS電晶體117、第二低壓輸入PMOS電晶體118、第一低壓NMOS負載電晶體101、第二低壓NMOS負載電晶體102和第二電流源128。第一低壓輸入PMOS電晶體117包括電連接到非反相輸入15a的柵極、電連接到反相輸出17b的漏極，和電連接到第二低壓輸入PMOS電晶體118的源極和第二電流源128的第一端的源極。第二電流源128還包括電連接到高功率電源第二端和被配置為從共模檢測和控制塊125接收控制信號的控制輸入。第二低壓輸入PMOS電晶體118還包括電連接到反相輸入15b的柵極和電連接到非反相輸出17a的漏極。第一低壓NMOS負載電晶體101包括電連接到低功率電源V?的源極、電連接到反相輸出17b的漏極，和電連接到第五參考電壓Veef5的柵極。第二低壓NMOS負載電晶體102包括電連接到低功率電源Vpm的源極、電連接到非反相輸出17a的漏極，和電連接到第五參考電壓Vkef5的柵極。
[0069]第三放大級123包括第一至第四低壓PMOS電晶體113-116和第一至第四低壓NMOS電晶體103-106。第一低壓PMOS電晶體113包括電連接到高功率電源Vpra的源極、電連接到第一反相輸入1%的漏極，和電連接到第二低壓PMOS電晶體114的柵極、第三低壓PMOS電晶體115的漏極和第三低壓NMOS電晶體105的漏極的柵極。第二低壓PMOS電晶體114還包括電連接到高功率電源Vpra的源極和電連接到第一非反相輸入19a的漏極。第三低壓PMOS電晶體115還包括電連接到第一反相輸入19b的源極和電連接到第六參考電壓Veef6的柵極。第四低壓PMOS電晶體116還包括電連接到第六參考電壓Vkef6的柵極和電連接到輸出23的漏極。第三低壓NMOS電晶體105還包括電連接到第二反相輸入21b的源極和電連接到第七參考電壓Vkef7的柵極。第一低壓NMOS電晶體103包括電連接到低功率電源Vpm的源極、電連接到第二反相輸入21b的漏極，和電連接到第八參考電壓Vkef8的柵極。第二低壓NMOS電晶體104包括電連接到低功率電源Vpm的源極、電連接到第二非反相輸入21a的漏極，和電連接到在第八參考電壓Vkef8的柵極。第四低壓NMOS電晶體106包括電連接到第二非反相輸入21a的源極、電連接到輸出23的漏極，和電連接到第七參考電壓Vkef7的柵極。
[0070]放大器100包括電源控制塊30，其可產生高功率和低功率電源V.、Vpwel使得高功率和低功率電源Vpra、vpm跟蹤共模輸入電壓，同時分別在高壓高功率和高壓低功率電源V2> V1下鉗位或限制高功率和低功率電源VPWEH、vpm。放大器100還包括共模檢測和控制塊125，且可用於感測非反相和反相輸入電壓端的共模電壓電平Vin+、Vin_並基於所感測的共模電壓電平啟用或禁用第一和第二放大極121、122。配置放大器100以包括電源控制塊30且共模檢測和控制塊125可輔助放大器100在共模輸入電壓的寬範圍內(包括，例如，在至少高壓低功率電源V1和高壓高功率電源V2之間延伸的共模輸入電壓運行範圍內)運行。
[0071]在一個實施方案中，共模檢測和控制塊125可被配置為在非反相和反相輸入電壓端Vin+、Vin_的共模電壓相對較高時(諸如約1.2V的高壓高功率電源V2內的閾值電壓)啟用第一放大級121的第一電流源127並禁用第二電流源128的第二放大級122。此外，共模檢測和控制塊125可被配置為在非反相和反相輸入電壓端Vin+、Vin_的共模電壓低於閾值電壓時禁用第一放大級121的第一電流源127並啟用第二放大級122的第二電流源128。
[0072]第四至第八參考電壓Vkef4-Vkef8可以是任何合適的參考電壓。在某些實施方式中，使用使用高功率和低功率電源Vpra、νΡ.提供電力的偏置電路產生第四至第八參考電壓VKEF4-VKEF8。以此方式產生第四至第八參考電壓Vkef4-Vkef8可輔助在第一至第三放大級121-123中偏置低電壓電晶體，同時避免電晶體擊穿條件在共模輸入電壓運行範圍之間出現柵極到漏極和/或源極到漏極。
[0073]圖7是放大器130的另一實施方案的示意圖。放大器130包括第一放大級2、第二放大級6、第三放大級8、電源控制塊30、輸入斬波電路131、輸出斬波電路132、輸入斬波控制電路133、輸出斬波控制電路134和陷波濾波器135。放大器130還包括非反相輸入電壓端Vin+、反相輸入電壓端Vin_和輸出電壓端ν_。
[0074]圖7的放大器130類似於圖1A的放大器10，不同之處在於放大器130還包括輸入斬波電路131、輸出斬波電路132、輸入斬波控制電路133、輸出斬波控制電路134和陷波濾波器135。輸入斬波電路131包括被配置為接收由輸入斬波控制電路133產生的第一斬波時鐘信號的時鐘輸入、電連接到非反相和反相輸入電壓端Vin+、Vin_的差分輸入，和電連接到輸入放大級2的非反相和反相輸入la、lb的差分輸出。此外，輸出斬波電路132包括被配置為接收由輸出斬波控制電路134產生的第二斬波時鐘信號的時鐘輸入、電連接到輸入放大級2的非反相和反相輸出3a、3b的差分輸入，和電連接到陷波濾波器135的差分輸入的差分輸出。更進一步，陷波濾波器135包括電連接到第二放大級6的非反相和反相輸入的差分輸出。
[0075]輸入斬波電路131可用於通過以由輸入斬波控制電路133產生的斬波時鐘信號的斬波頻率定期交換或斬波正和負輸入電壓端VIN+、VIN_來斬波第一放大級2的非反相和反相輸入la、lb。例如，輸入斬波電路131可用於定期反轉在提供至第一放大級2的正和負輸入電壓端VIN+、VIN_之間接收的差分輸入電壓信號的極性。此外，輸出斬波電路132可用於斬波第一放大級2的非反相和反相輸出3a、3b。輸入斬波電路131可運行以上移放大器的輸入信號的頻率成分或頻譜斬波頻率且輸出斬波電路132可運行以下移放大器的輸入信號的頻率成分斬波頻率。
[0076]由第一放大級2產生的差分輸出信號可具有與放大器130的輸入偏移電壓成正比的斬波頻率附近的幅度。例如，在不存在對第一放大級2的輸入信號的情況下，第一放大級2的差分輸出信號可為具有與放大器的輸入偏移電壓成正比的幅度和約等於由輸入斬波控制電路133產生的斬波時鐘信號的斬波頻率的方波信號。由於這樣的方波信號可在斬波頻率和其奇次諧波下由正弦波的傅立葉級數(Fourier series)相等地表示,所以斬波頻率附近的第一放大級2的差分輸出信號可具有其與放大器130的輸入偏移電壓成比地變化的幅度。陷波濾波器135可在斬波頻率下陷波輸出斬波電路132的差分輸出信號，從而減少或消除放大器的輸入偏移電壓。然而，放大器的輸入信號可由輸入斬波電路131上移且由輸出斬波電路132下移，且因此可在無衰減的情況下基本上通過陷波濾波器135。
[0077]如圖7所示，輸入斬波控制電路133使用由電源控制塊30產生的高功率電源Vpra和低功率電源提供電力。通過以此方式對輸入斬波控制電路133供電，輸入斬波控制電路133可產生其具有隨放大器130的共模輸入電壓改變的電壓電平的斬波時鐘信號。在某些實施方案中，電源控制塊30可不僅用於產生用於輸入放大級的高功率電源和低功率電源，而且還產生用於輸入斬波控制電路133的高功率電源和低功率電源。
[0078]前面的描述和權利要求書可參考如「連接」或「耦合」在一起的元件或特徵。如本文所用，除非另有說明，否則「連接」是指直接或間接地連接到另一元件/特徵的一個元件/特徵，且不一定是機械地。同樣地，除非另有說明，否則「耦合」是指直接或間接地連接到另一元件/特徵的一個元件/特徵，且不一定是機械地。因此，雖然圖中所示的各種示意圖描繪了元件和組件的示例性布置，但是額外的中間元件、裝置、特徵或組件可出現在實際的實施方案中(假設所描述電路的功能沒有受到不利影響)。
[0079]應思[0080]採用上述方案的裝置可在各種電子裝置中實施。例如，放大器可用於消費電子產品、消費電子產品的部件、電子測試設備、存儲晶片、存儲模塊、光纖網絡或其它通信網絡的電路，和磁碟驅動器電路。消費電子產品可包括但不限於行動電話、電話、電視機、計算機監視器、計算機、手持式計算機、個人數字助理(PDA)、微波爐、冰箱、汽車、立體聲系統、盒式錄音機或播放機、DVD播放機、CD播放機、VCR, MP3播放器、收音機、攝像機、照相機、數位照相機、可攜式存儲晶片、洗衣機、烘乾機、洗衣機/烘乾機、複印機、傳真機、掃描機、多功能外圍設備、手錶、時鐘、全球定位系統(GPS)裝置、遙控器裝置、無線網絡終端等。進一步，電子裝置還可包括半成品。
[0081]雖然已根據某些實施方案對本發明進行描述，但是對於本領域的普通技術人員顯而易見的其它實施方案(包括不提供本文所闡述的所有特徵和優點的實施方案)也在本發明的範圍內。此外，可將上述的各個實施方案結合以提供進一步的實施方案。此外，在一個實施方案的上下文中示出的某些特徵也可被合併到其它實施方案中。因此，僅通過參考所附的權利要求書來定義本發明的範圍。
【權利要求】
1.一种放大器，其包括: 第一輸入端； 第二輸入端； 第一放大級，其被配置為放大所述第一輸入端和第二輸入端之間的電壓差以產生第一放大信號；和 電源控制塊，其被配置為接收指示所述第一輸入端的電壓或所述第二輸入端的電壓中的至少一個的參考信號，其中所述電源控制塊被配置為產生用於所述第一放大級的高功率電源和低功率電源，且其中所述電源控制塊進一步被配置為至少部分基於所述參考信號來控制所述高功率電源的電壓電平和所述低功率電源的電壓電平，且其中所述電源控制塊進一步被配置為從第一高壓電源和第二高壓電源產生所述低功率電源和高功率電源。
2.根據權利要求1所述的放大器，其中所述電源控制塊被配置為控制所述高功率電源和所述低功率電源之間的電壓差為基本恆定。
3.根據權利要求2所述的放大器，其中所述電源控制塊包括電壓源和電壓控制塊，其中所述電壓控制塊被配置為基於所述參考信號來控制所述低功率電源或所述高功率電源中的一個的電壓電平，且其中所述電壓源被配置為控制所述低功率電源或所述高功率電源中的另一個的電壓電平，使得所述高功率電源和所述低功率電源之間的電壓差為基本恆定。
4.根據權利要求2所述的放大器，其中所述放大器還包括輸出放大級，其中所述輸出放大級被配置為放大所述第一放大信號以產生輸出信號，且其中所述輸出放大級使用所述第一高壓電源和所述第二高壓電源來提供電力，且其中所述第二高壓電源和第一高壓電源之間的電壓差大於所述高功率電源和所述低功率電源之間的電壓差。
5.根據權利要求4所述的放大器，其中所述電源控制塊進一步被配置為以所述第一高壓電源的電壓電平鉗位所述低功率電源的所述電壓電平並以所述第二高壓電源的電壓電平鉗位所述高功率電源的所述電壓電平。
6.根據權利要求4所述的放大器，其中所述第一放大級包括多個低壓電晶體且其中所述輸出放大級包括多個高壓電晶體，其中所述高壓電晶體具有比所述低壓電晶體高的擊穿電壓。
7.根據權利要求1所述的放大器，其還包括輸入斬波電路和輸入斬波控制電路，其中所述輸入斬波電路被配置為基於由所述輸入斬波控制電路產生的斬波時鐘信號來周期地斬波所述第一輸入端和第二輸入端，其中所述輸入斬波控制電路由所述高功率電源和所述低功率電源提供電力。
8.根據權利要求1所述的放大器，其還包括第二放大級，所述第二放大級被配置為放大所述第一輸入端和第二輸入端之間的電壓差以產生第二放大信號，其中所述第二放大級由所述高功率電源和所述低功率電源提供電力。
9.根據權利要求8所述的放大器，其還包括共模檢測和控制塊，其中所述第一放大級包括低電壓η型輸入電晶體差分對，且其中所述第二放大級包括低電壓P型輸入電晶體差分對，且其中所述共模檢測和控制塊被配置為檢測所述第一輸入端和第二輸入端的共模電壓以產生檢測的共模電壓，且其中所述共模檢測和控制塊進一步被配置為基於所述檢測的共模電壓而選擇性地使能所述第一放大級和所述第二放大級中的每個，其中所述低電壓η型輸入電晶體差分對的擊穿電壓和所述低電壓P型輸入電晶體差分對的擊穿電壓不適合於與所述第一高壓電源或所述第二高壓電源操作。
10.根據權利要求9所述的放大器，其還包括第三放大級、第四放大級和輸出端，其中所述第三放大級被配置為組合所述第一放大信號和所述第二放大信號以產生第三放大信號，且其中所述第四放大級被配置為放大所述第三放大信號以在所述輸出端產生輸出信號，且其中所述第三放大級使用所述高功率電源和所述低功率電源來提供電力，且其中所述第四放大級使用第一高壓電源和第二高壓電源來提供電力。
11.根據權利要求1所述的放大器，其還包括共模檢測塊，所述共模檢測塊被配置為基於所述第一輸入端和第二輸入端的共模電壓產生所述參考信號。
12.根據權利要求1所述的方法，其中基於所述第一輸入端的電壓電平產生所述參考信號。
13.根據權利要求1所述的放大器，其中所述電源控制塊還包括第一齊納二極體、第二齊納二極體和放大電路，其中所述第一齊納二極體和所述第二齊納二極體串聯電連接，且其中所述電源控制塊進一步被配置為基於所述第二齊納二極體的陰極的電壓電平來控制所述高功率電源的電壓電平，且其中所述電源控制塊進一步被配置為基於所述第一齊納二極體的陽極的電壓電平來控制所述低功率電源的電壓電平，且其中所述放大電路被配置為基於所述參考信號的電壓電平來控制所述第一齊納二極體的陰極的電壓電平和所述第二齊納二極體的陽極的電壓電平。
14.根據權利要求13所述的放大器，其中所述電源控制塊還包括第一低壓降(LDO)穩壓器和第二 LDO穩壓器，其中所述第一 LDO穩壓器被配置為基於所述第一齊納二極體的所述陽極的所述電壓水平來控制所述低功率電源的所述電壓電平，且其中所述第二 LDO穩壓器被配置為基於所述第二齊納二極體的所述陰極的所述電壓電平來控制所述高功率電源的所述電壓電平。
15.根據權利要求1所述的放大器，其中所述電源控制塊包括第一電阻器、第二電阻器、帶隙參考電壓源和放大電路，其中所述第一電阻器和所述第二電阻器串聯電連接，且其中所述放大電路在所述第一電阻器和所述第二電阻器中的每個之間提供約等於所述帶隙參考電壓源的電壓的電壓的反饋配置中電連接。
16.根據權利要求1所述的方法，其中所述電源控制塊進一步被配置為基於所述第一電阻器的第一端的電壓電平來控制所述低功率電源的所述電壓電平，且其中所述電源控制塊進一步被配置為基於所述第二電阻器的第一端的電壓電平來控制所述高功率電源的所述電壓電平，且其中所述電源控制塊進一步被配置為基於所述參考信號的電壓電平來控制所述第一電阻器的第二端和所述第二電阻器的第二端的電壓電平。
17.—种放大器,其包括: 第一輸入端； 第二輸入端； 第一放大級，其被配置為放大所述第一輸入端和第二輸入端之間的電壓差以產生第一放大信號；和 用於電源控制的裝置，其被配置為接收指示所述第一輸入端的電壓或所述第二輸入端的電壓中的至少一個的參考信號，其中所述電源控制裝置被配置為產生用於所述第一放大級的高功率電源和低功率電源，且其中所述電源控制裝置進一步被配置為至少部分基於所述參考信號來控制所述高功率電源的電壓電平和所述低功率電源的電壓電平，且其中所述電源控制裝置進一步被配置為從第一高壓電源和從第二高壓電源產生所述低功率電源和高功率電源。
18.根據權利要求17所述的放大器，其中所述電源控制裝置被配置為控制所述高功率電源和所述低功率電源之間的電壓差為基本恆定。
19.根據權利要求18所述的放大器，其中所述放大器還包括輸出放大級，其中所述輸出放大級被配置為放大所述第一放大信號以產生輸出信號，且其中所述輸出放大級使用所述第一高電壓電源和所述第二高壓電源來提供電力，且其中所述第二高壓電源和第一高壓電源之間的電壓差大於所述高功率電源和所述低功率電源之間的電壓差。
20.根據權利要求19所述的放大器，其中所述電源控制裝置進一步被配置為以所述第一高壓電源的電壓電平鉗位所述低功率電源的所述電壓電平並以所述第二高壓電源的電壓電平鉗位所述高功率電源的所述電壓電平。
21.—種對放大器提供電力的方法，所述方法包括: 接收第一高壓電源和第二高壓電源； 從所述第一高壓電源和第二高壓電源產生低功率電源和高功率電源； 接收指示所述放大器的第一輸入端的電壓或所述放大器的第二輸入端的電壓中的至少一個的參考信號； 至少部分基於所述參考信號控制所述高功率電源和低功率電源的電壓電平； 由所述高功率電源和低功率電源對所述放大器的輸入放大級提供電力； 由所述第一高壓電源和第二高壓電源對所述放大器的輸出放大級提供電力。
【文檔編號】H03F1/32GK103546105SQ201310298700
【公開日】2014年1月29日 申請日期:2013年7月17日 優先權日:2012年7月17日
【發明者】M·雷辛格 申請人:美國亞德諾半導體公司