包括雙環路電路的低壓差（LDO）穩壓器的製作方法

2023-05-27 08:07:06

本申請要求於2016年1月26日提交到韓國知識產權局的第10-2016-0009478號韓國專利申請、於2016年7月21日提交到韓國知識產權局的第10-2016-0092726號韓國專利申請以及於2016年7月21日提交的美國專利申請15/216,147的優先權，上述專利申請的公開通過引用全部包含於此。本發明構思的示例性實施例涉及一種電壓穩壓器，更具體地說，涉及一種包括粗環路電路(coarseloopcircuit)和精環路電路(fineloopcircuit)的低壓差(ldo)穩壓器。
背景技術：
：電壓穩壓器用於將固定的電壓提供給電路。換言之，恆定的電壓電平。根據用於電壓調整的方法，電壓穩壓器可以是線性穩壓器或開關穩壓器。開關穩壓器效率高，但是具有低的噪聲特性。相反，線性穩壓器效率低，但是具有良好的噪聲特性。由於線性穩壓器的噪聲特性良好，因此線性穩壓器可以供應精確並且穩定的電壓。低壓差(ldo)穩壓器是線性穩壓器的一個類型。ldo穩壓器可被用於將電力穩定地供應到各種類型的電子裝置。例如，可在移動裝置(諸如，智慧型電話或平板個人計算機(pc))的電源管理集成電路(pmic)中使用ldo穩壓器。移動裝置的pmic可通過使用ldo穩壓器，將各種電源電壓提供給半導體電路，諸如，應用處理器或存儲器。pmic可通過多條電力線，來提供各種電源電壓。當在pmic與半導體電路之間使用多條電力線時，多條電力線的寄生電阻和寄生電感可使得通過線提供的電壓不穩定。技術實現要素：根據本發明構思的示例性實施例提供一種低壓差(ldo)穩壓器，包括：粗調環路電路，被構造為接收輸入電壓、生成粗碼並且根據粗調代碼來調整粗調電流；數字控制器，被構造為接收粗調代碼，並且根據粗條代碼生成精調環路控制信號；精調環路電路，被構造為接收輸入電壓和精調環路控制信號，並且根據輸入電壓和精調環路控制信號來調整精調電流，其中，粗電流和精電流調整輸出電壓的電平。根據本發明構思的示例性實施例提供一種ldo穩壓器，包括：輸出電壓節點；連接到輸出電壓節點的分壓器，被構造為接收響應於精調電流和粗調電流而被調整的輸出電壓，並且對輸出電壓進行分壓來生成輸入電壓；粗調環路電路，被構造為響應於輸入電壓生成粗調代碼，並且響應於粗調代碼生成粗調電流；精環路電路，被構造為響應於輸入電壓和多個精調控制信號來生成精調代碼，並且響應於精調代碼生成精調電流；數字控制器，被構造為響應於粗調代碼來生成所述多個精控制信號。根據本發明構思的示例性實施例提供一種ldo穩壓器，包括：精調環路電路，被構造為將精調環路電流提供到輸出電壓節點，並且當在輸出電壓節點的輸出電壓改變時，響應于禁用信號禁用精調環路電路；粗調環路電路，被構造為當精調環路電路被禁用時，響應於切換的粗調代碼位來提供變化的粗調電流；數字控制器，被構造為生成初始化信號，以在粗調電流正在變化的同時，在第一電平設置初始精電流，並且當粗電流進入穩定狀態時，將使能信號提供到精調環路電路，以激活精調環路電路。附圖說明通過參照附圖對本發明構思的示例性實施例進行詳細地描述，本發明構思的以上和其他特徵將變得更加清楚，其中：圖1是示出用戶裝置的框圖；圖2是示出根據本發明構思的示例性實施例的用戶系統的框圖；圖3是示出根據本發明構思的示例性實施例的圖2的低壓差(ldo)穩壓器的框圖；圖4是示出根據本發明構思的示例性實施例的圖2的ldo穩壓器的框圖；圖5是示出根據本發明構思的示例性實施例的圖4中示出的模數轉換器(adc)的電路圖；圖6是示出根據本發明構思的示例性實施例的圖4中示出的adc的電路圖；圖7是示出根據本發明構思的示例性實施例的圖4中示出的adc的電路圖；圖8是用於描述根據本發明構思的示例性實施例的圖7中示出的adc的表格；圖9是用於描述根據本發明構思的示例性實施例的圖4中示出的移位寄存器的操作方法的表格；圖10是示出根據本發明構思的示例性實施例的圖4的數字控制器的框圖；圖11是示出根據本發明構思的示例性實施例的圖10中示出的第五控制單元的框圖；圖12是用於描述根據本發明構思的示例性實施例的圖11中示出的使能精調環路控制器的操作的時序圖；圖13是用於描述根據本發明構思的示例性實施例的圖11中示出的初始精調電流選擇器的操作的時序圖；圖14是用於描述根據本發明構思的示例性實施例的圖2的ldo穩壓器的操作方法的示圖；圖15是用於描述根據本發明構思的示例性實施例的圖14的ldo穩壓器的操作方法的流程圖。具體實施方式圖1是示出用戶裝置的框圖。參照圖1，用戶裝置10可包括電源管理集成電路(pmic)11和應用處理器12。用戶裝置10可以是高端移動裝置，諸如，智慧型電話或平板個人計算機(pc)。高端移動裝置的性能可依賴於應用處理器12。為了在小面積內提高性能，應用處理器12可採用精細處理以及複雜的設計。應用處理器12可使用不同電平的電源電壓，來驅動各種內部電路。可從電源電壓電源管理集成電路11供應電源電壓。如圖1中所示，電源管理集成電路11可通過多條電力線，向應用處理器12提供不同的電源電壓，諸如，0.8v、0.9v、1.1v和1.8v。參照圖1，應用處理器12通過幾條電力線，與電源管理集成電路11連接。電流i流經每條電力線，並且每條電力線可具有寄生電阻rp1至rp4以及寄生電感lp1至lp4。電源電壓的直流(dc)值可由於它的線上的寄生電阻rp1至rp4而變化。例如，假設下述的情況：電源管理集成電路11通過電力線將0.8v的電源電壓提供給應用處理器12。在該情況下，當電流i流經電力線時，可能發生i×rp1的壓降。因此，當流經電力線的電流i快速變化時，由於寄生電感lp1，降低的電源電壓可能需要一段時間恢復。圖1中示出的用戶裝置10包括分別連接到電力線以降低電力線的寄生分量的影響的電容器ce1至ce4。例如，當電流i快速變化時，可通過使用連接到電力線的電容器ce1至ce4，來快速地恢復降低的電源電壓。在圖1的用戶裝置10中，因為電容器ce1至ce4被分別連接到電力線，所以可降低電力線的寄生分量的影響。圖2是示出根據本發明構思的示例性實施例的用戶系統的框圖。參照圖2，用戶系統100可包括電源管理集成電路110和應用處理器120。例如，可在移動裝置中使用應用處理器120。電源管理集成電路110可通過電力線，向應用處理器120提供電源電壓。圖2中示出的本發明構思的示例性實施例具有通過單個電力線提供到應用處理器120的電源電壓1.8v。應用處理器120可供應有來自電源管理集成電路110的電源電壓1.8v，並且可內部地生成電源電壓0.8v、0.9v和1.1v。為了實現此，應用處理器120可包括多個ldo穩壓器。多個ldo穩壓器可被集成在應用處理器120中。應用處理器120可通過使用集成的ldo穩壓器，來生成多個電源電壓。如圖2中所示，應用處理器120可包括第一ldo穩壓器121至第四ldo穩壓器124。第一ldo穩壓器121至第四ldo穩壓器124可具有相同的內部構造和操作。第一ldo穩壓器121可接收1.8v的外部電壓，以生成0.9v的內部電壓。第二ldo穩壓器122可基於1.8v的外部電壓來生成0.8v的內部電壓。第一ldo穩壓器121和第二ldo穩壓器122所生成的內部電壓可被提供到中央處理單元(cpu)125。第三ldo穩壓器123可基於1.8v的外部電壓來生成1.1v的內部電壓，並且將1.1v的內部電壓提供給顯示器控制器126。第四ldo穩壓器124可基於1.8v的外部電壓來生成0.8v的內部電壓，並且將0.8v的內部電壓提供給存儲器控制器127。根據上述的圖2的用戶系統100，電力線的數量或電力線電容器的數量被減小。因此，印刷電路板(pcb)的布線影響可被降低。此外，用戶系統100可降低寄生分量的影響，並且降低面積和成本。圖3是示出根據本發明構思的示例性實施例的圖2的ldo穩壓器的框圖。圖3中所示的ldo穩壓器121a可以是數字ldo穩壓器，並且可具有與第一ldo穩壓器121至第四ldo穩壓器124的構造和操作相同的構造和操作。參照圖3，ldo穩壓器121a可包括分壓器201、粗調環路塊210、精調環路塊220和數字控制塊230。ldo穩壓器121a可將輸出電壓vout提供給負載202。分壓器201可接收輸出電壓vout，並且將分壓的輸入電壓vin分別提供給粗調環路塊210和精調環路塊220。粗調環路塊210可在大的電壓範圍內調整輸出電壓vout。粗調環路塊210可接收輸入電壓vin，並且可輸出粗調代碼c_lpt。粗調環路塊210可將粗調代碼c_lpt輸出到數字控制塊230。粗調環路塊210可基於粗調代碼c_lpt，來調整將被提供到輸出端的粗電流i_lpt。粗調環路塊210可通過使用大功率電晶體lpt，來調整粗調電流i_lpt。例如，大功率電晶體lpt可以是具有大尺寸的電晶體。大功率電晶體lpt可供應大的電流量，並且可在大的電壓範圍內調整輸出電壓vout。精調環路塊220可在小的電壓範圍內，精細地調整輸出電壓vout。精調環路塊220可接收輸入電壓vin，並且可響應於精調環路控制信號f_ctrl，而內部地生成精調代碼c_spt。可從數字控制塊230提供精調環路控制信號f_ctrl。在粗調電流i_lpt被提供到輸出端之後，精調環路塊220可將精調電流i_spt供應給輸出端。精調環路塊220可通過使用小功率電晶體(spt)，來調整精調電流i_spt。例如，小功率電晶體spt可以是具有小尺寸的電晶體。小功率電晶體spt可供應小的電流量，並且可在小的電壓範圍內調整輸出電壓vout。數字控制塊230可控制精調環路塊220。數字控制塊230可從粗調環路塊210接收粗調代碼c_lpt，並且可將精調環路控制信號f_ctrl提供給精調環路塊220。數字控制塊230可控制精調環路塊220，使得精調環路塊220在粗調環路塊210操作之後立即進行操作。因為數字控制塊230快速地改變環路操作，所以可降低過渡效應(transitioneffect)。圖4是示出根據本發明構思的示例性實施例的圖2的ldo穩壓器的框圖。參照圖4，ldo穩壓器121b可包括分壓器電路301、負載驅動器電路302和負載電容器303。分壓器電路301連接在輸出端與地端之間，並且可對輸出電壓vout進行分壓，以生成分壓vdid。例如，分壓器電路301包括連接在輸出端與分壓節點之間的第一電阻器(例如，r)以及連接在分壓節點與地端之間的第二電阻器(例如，4r)。當輸出電壓vout近似0.9v時，分壓vdid近似0.72v。負載電流il可流經負載驅動器電路302。負載電容器303可具有負載電容cl。ldo穩壓器121b還可包括粗調環路電路310、精調環路電路320和數字控制器330。ldo穩壓器121b可(例如，從圖2中的pmic110與應用處理器120之間的電力線)接收電源電壓vdd，並且可調整輸出電壓vout。粗調環路電路310可在大的電壓範圍內調整輸出電壓vout，精調環路電路320可在小的電壓範圍內調整輸出電壓。參照圖4，粗調環路310可包括參考電壓改變器311、模數轉換器(adc)312和粗調電流驅動器313。參考電壓改變器311可從adc312接收粗調代碼c_lpt，並且可改變粗調參考電壓vrefc。參考電壓改變器311可將改變的粗調參考電壓vrefc提供給adc312。下表示出參考電壓改變器311的操作條件。[表1]c_lpt[5:1]vrefc11111648mv11110684mv11100720mv11000756mv10000792mv00000828mv參照表1，參考電壓改變器311可接收5位的粗調代碼c_lpt[5:1]，並且可改變粗調參考電壓vrefc，使得粗調參考電壓vrefc具有與接收的5位的粗調代碼c_lpt[5:1]相應的電壓電平。例如，當粗調代碼c_lpt[5:1]是「11111」時，粗調參考電壓vrefc可被設置為648mv；當粗調代碼c_lpt[5:1]是「11110」時，粗調參考電壓vrefc可被設置為684mv；當粗調代碼c_lpt[5:1]是「11100」時，粗調參考電壓vrefc可被設置為720mv；當粗調代碼c_lpt[5:1]是「11000」時，粗調參考電壓vrefc可被設置為756mv；當粗調代碼c_lpt[5:1]是「10000」時，粗調參考電壓vrefc可被設置為792mv；當粗調代碼c_lpt[5:1]是「00000」時，粗調參考電壓vrefc可被設置為828mv。粗調參考電壓vrefc可隨著負載電流il增大而增大；粗調參考電壓vrefc可隨著負載電流il減小而減小。參考電壓改變器311可在負載電流il增大時，增大粗調參考電壓vrefc。此外，參考電壓改變器311可在在負載電流il減小時，減小粗調參考電壓vrefc。參考電壓改變器311可在粗調環路操作期間通過改變粗調參考電壓vrefc，來更加容易地調整輸出電壓vout。adc312可接收輸入電壓vin和粗調參考電壓vrefc，並且可生成粗調代碼c_lpt。例如，adc312可生成第一粗調代碼位c_lpt[1]至第五粗調代碼位c_lpt[5]。第一粗調代碼位c_lpt[1]至第五粗調代碼位c_lpt[5]可被提供給參考電壓改變器311和粗調電流驅動器313。粗調電流驅動器313可從adc312接收粗調代碼c_lpt，並且將粗調參考電壓vrefc供應給輸出端。例如，粗調電流驅動器313可包括第一pmos電晶體m_lp1至第五pmos電晶體m_lp5。第一pmos電晶體m_lp1至第五pmos電晶體m_lp5可連接在電源端與輸出端之間。在此，電源端可被供應有電源電壓vdd，輸出電壓vout可從輸出端輸出。可通過第一粗調代碼位c_lpt[1]至第五粗調代碼位c_lpt[5]來分別控制第一pmos電晶體m_lp1至第五pmos電晶體m_lp5。可通過第一粗調代碼位c_lpt[1]來控制第一pmos電晶體m_lp1。粗調電流驅動器313可基於來自adc312的粗調代碼c_lpt，來調整將被提供給輸出端的粗調電流i_lpt。當第一pmos電晶體m_lp1至第五pmos電晶體m_lp5全部導通時，可提供最大量的粗調電流i_lpt。粗調電流i_lpt的量可與第一pmos電晶體m_lp1至第五pmos電晶體m_lp5之中的截止的電晶體的數量成比例地減少。如圖4中所示，精調環路電路320可包括比較器321、移位寄存器322和精調電路驅動器323。精調環路電路320可精細地調整輸出電壓vout。精調環路電路320可將精調電流i_spt提供到輸出端。比較器321可將輸入電壓vin與參考電壓vref進行比較，並且將比較結果提供到移位寄存器322。比較器321可通過正輸入端(+)來接收參考電壓vref，可通過負輸入端(-)來接收輸入電壓vin。比較器321可與時鐘信號clk同步地進行操作。比較器321可通過它的輸出端，將比較結果提供到移位寄存器322的選擇端sel。當參考電壓vref在電平上高於輸入電壓vin時，比較器321可輸出「1」的選擇信號sel；當參考電壓vref在電平上低於輸入電壓vin時，比較器321可輸出「0」的選擇信號sel。移位寄存器322可響應於使能信號en而進行操作。可從數字控制器330提供使能信號en。使能信號en可在粗調環路電路310操作之後，被提供到移位寄存器322。移位寄存器322可與時鐘信號clk同步地進行操作。移位寄存器322可從比較器321接收選擇信號sel。並且輸出精調代碼c_spt。例如，假設移位寄存器322是20位的移位寄存器，則移位寄存器322可輸出20位的精調代碼c_spt[20:1]。精調電流驅動器323可從移位寄存器322接收精調代碼c_spt，並且將精調電流i_spt供應到輸出端。例如，精調電流驅動器323可包括第一pmos電晶體m_sp1至第二十pmos電晶體m_sp20。第一pmos電晶體m_sp1至第二十pmos電晶體m_sp20可連接在電源端與輸出端之間。可通過第一精調代碼位c_spt[1]至第二十精調代碼位c_spt[20]來分別控制第一pmos電晶體m_sp1至第二十pmos電晶體m_sp20。例如，可通過第一精調代碼位c_spt[1]來控制第一pmos電晶體m_sp1。精調電流驅動器323可基於來自移位寄存器322的精調代碼c_spt，來調整將被提供到輸出端的精調電流i_spt。當第一pmos電晶體m_sp1至第二十pmos電晶體m_sp20全部導通時，可提供最大量的精調電流i_spt。精調電流i_spt的量可與第一pmos電晶體m_sp1至第二十pmos電晶體m_sp20之中的截止的電晶體的數量成比例地減少。精調電流驅動器323的操作可以與粗調電流驅動器313的操作相同。然而，精調電流驅動器323的每個pmos電晶體的尺寸可小於粗調電流驅動器313的每個pmos電晶體的尺寸。精調電流驅動器323可通過使用每個電晶體驅動小的電流量的多個電晶體，來在小的電壓範圍內調整輸出電壓vout。繼續參照圖4，數字控制器330可控制精調環路電路320。數字控制器330可接收粗調代碼c_lpt，並且可輸出控制信號。控制信號可包括使能信號en、重置信號rst以及初始化信號init。使能信號en可以是用於操作移位寄存器322的信號。重置信號rst可以是用於重置移位寄存器322的精調代碼c_spt的信號。初始化信號init可以是用於確定初始精調電流的信號。初始化信號init可被提供到移位寄存器322。使用簡單計數器的數字控制器330可允許精調環路操作在粗調環路操作之後立即開始。因為數字控制器330快速地改變環路操作，所以可降低過渡效應。下面可描述數字控制器330的內部構造和操作。圖5是示出根據本發明構思的示例性實施例的圖4中示出的模數轉換器adc的電路圖。圖5中示出的adc312a(例如，閃速型adc(flashadc))可包括分壓器電路410和比較器電路420。在圖5中，adc312a可生成5位的二進位碼。分壓器電路410可包括第一電阻器r1至第六電阻器r6。第一電阻器r1至第六電阻器r6可具有相同的電阻值，或可具有不同的電阻值。分壓器電路410可接收粗調參考電壓vrefc，並且可生成第一分壓vd1至第五分壓vd5。第一分壓vd1至第五分壓vd5可被提供到比較器電路420。比較器電路420可包括第一比較器421至第五比較器425。輸入電壓vin可被共同地提供到第一比較器421至第五比較器425。例如，輸入電壓vin可以是圖4中示出的分壓器電路301的分壓vdid。輸入電壓vin可被共同地提供到第一比較器421至第五比較器425的正輸入端(+)。第一比較器421可通過正輸入端(+)來接收輸入電壓vin，並且可通過負輸入端(-)來接收第一分壓vd1。第一比較器421可將輸入電壓vin與第一分壓vd1進行比較，並且可基於比較結果生成「1」或「0」的第一粗調代碼位c_lpt[1]。例如，當輸入電壓vin在電平上高於第一分壓vd1時，第一比較器421可生成「1」的第一粗調代碼位c_lpt[1]；當輸入電壓vin在電平上低於第一分壓vd1時，第一比較器421可生成「0」的第一粗調代碼位c_lpt[1]。與第一比較器421相似，第二比較器422至第五比較器425可分別生成第二粗調代碼位c_lpt[2]至第五粗調代碼位c_lpt[5]。比較器電路420可將粗調代碼c_lpt[5:1]提供到粗調電流驅動器313(參照圖4)。圖6是示出根據本發明構思的示例性實施例的圖4中示出的模數轉換器adc的電路圖。圖6中示出的adc312b可以是數字adc，並且可包括比較器(com)510和代碼生成器520。比較器510可將輸入電壓vin與粗調參考電壓vrefc進行比較。比較器510可通過負輸入端(-)來接收粗調參考電壓vrefc，可通過正輸入端(+)來接收輸入電壓vin。比較器510可將輸入電壓vin與粗調參考電壓vrefc進行比較，並且可將誤差電壓verr提供到代碼生成器520。代碼生成器520可基於誤差電壓verr來生成粗調代碼。例如，當誤差電壓verr是「+b」或更大時，粗調代碼c_lpt[5:1]可以是「11111」。當誤差電壓verr在「+a」與「+b」之間時，粗調代碼c_lpt[5:1]可以是「11110」。當誤差電壓verr在「0」與「+a」之間時，粗調代碼c_lpt[5:1]可以是「11100」。當誤差電壓verr在「-a」與「0」之間時，粗調代碼c_lpt[5:1]可以是「11000」。當誤差電壓verr在「-b」與「-a」之間時，粗調代碼c_lpt[5:1]可以是「10000」。當誤差電壓verr小於「-b」時，粗調代碼c_lpt[5:1]可以是「00000」。代碼生成器520可將粗調代碼c_lpt[5:1]提供到粗調電流驅動器313(參照圖4)。圖7是示出根據本發明構思的示例性實施例的圖4中示出的模數轉換器adc的電路圖。圖7中示出的adc312c(例如，電流鏡flashadc(cmfadc))可包括比較器電路610、第一電流鏡電路620和第二電流鏡電路630。比較器電路610可包括第一pmos電晶體pm1和第二pmos電晶體pm2、第一nmos電晶體nm1和第二nmos電晶體nm2以及電流源611。例如，第一pmos電晶體pm1和第二pmos電晶體pm2中的每個的尺寸是「1」。這在圖7中被表示為「×1」。第一pmos電晶體pm1連接在電源端與第一節點nd1之間。第一pmos電晶體pm1的柵極連接到第一節點nd1。第一pmos電晶體pm1可以是二極體連接的(diode-connected)。第二pmos電晶體pm2可連接在電源端與第二節點nd2之間。第二pmos電晶體pm2的柵極連接到第二節點nd2。第二pmos電晶體pm2可以是二極體連接的。第一nmos電晶體nm1連接在第一節點nd1與第三節點nd3之間。第一nmos電晶體nm1的柵極被構造為接收粗調參考電壓vrefc。第二nmos電晶體nm2連接在第二節點nd2與第三節點nd3之間。第二nmos電晶體nm2的柵極被構造為接收輸入電壓vin。電流源611連接在第三節點nd3與地端之間。流經電流源611的電流可以是固定的。例如，「2×ib」的固定的電流可流經電流源611。可使用nmos電晶體來實現電流源611。比較器電路610可形成第一電流路徑i1和第二電流路徑i2。第一電流路徑i1可穿過第一pmos電晶體pm1和第一nmos電晶體nm1。第二電流路徑i2可穿過第二pmos電晶體pm2和第二nmos電晶體nm2。比較器電路610可將輸入電壓vin與粗調參考電壓vrefc進行比較。分別流經第一電流路徑i1和第二電流路徑i2的電流量可根據粗調參考電壓vrefc和輸入電壓vin而不同。分別流經第一電流路徑i1和第二電流路徑i2的電流之和可被固定為「2×ib」。當輸入電壓vin在電平上高於粗調參考電壓vrefc時，流經第二電流路徑i2的電流可增大「ierr」(例如，ib+ierr)。當輸入電壓vin在電平上高於粗調參考電壓vrefc時，流經第一電流路徑i1的電流可減小「ierr」(例如，ib-ierr)。當輸入電壓vin在電平上低於粗調參考電壓vrefc時，流經第二電流路徑i2的電流可減小。當輸入電壓vin在電平上低於粗調參考電壓vrefc時，流經第一電流路徑i1的電流可增大。第一電流鏡620可包括第三pmos電晶體pm3和第三nmos電晶體nm3。第三pmos電晶體pm3連接在電源端與第四節點nd4之間。第三pmos電晶體pm3的柵極連接到第一節點nd1。第三pmos電晶體pm3的柵極連接到第一pmos電晶體pm1的柵極。第三pmos電晶體pm3的尺寸可與第一pmos電晶體pm1的尺寸相同。換言之，第三pmos電晶體pm3的尺寸是「×1」。第一電流鏡電路620可形成第三電流路徑i3。第三電流路徑i3可穿過第三pmos電晶體pm3和第三nmos電晶體nm3。使用電流鏡像，流經第三電流路徑i3的電流量可與流經第一電流路徑i1的電流量相同。第四節點nd4的電壓電平可隨著流經第三電流路徑i3的電流量增大而增大。此外，第四節點nd4的電壓電平可隨著流經第三電流路徑i3的電流量減小而減小。如此，流經第二電流路徑i2的電流量可隨著輸入電壓vin增大而增大。在此情況下，流經第一電流路徑i1和第三電流路徑i3中的每個的電流量可減小，第四節點nd4的電壓電平可減小。換言之，第四節點nd4的電壓電平可在輸入電壓vin增大時減小，然而粗調參考電壓vrefc保持固定。此外，第四節點nd4的電壓電平可隨著輸入電壓vin減小而增大。第二電流鏡電路630可包括第四pmos電晶體pm4至第八pmos電晶體pm8以及第四nmos電晶體nm4至第八nmos電晶體nm8。第四pmos電晶體pm4連接在電源端與第一輸出節點od1之間。第四pmos電晶體pm4的柵極連接到第二節點nd2。第四pmos電晶體pm4的尺寸可不同於第二pmos電晶體pm2的尺寸。例如，在第二pmos電晶體pm2的尺寸是「1」的情況下，第四pmos電晶體pm4的尺寸可以是第二pmos電晶體pm2的尺寸的六倍。這在圖7中被表示為「×6」。下面，第四pmos電晶體可被稱為具有「×6」的尺寸。第四nmos電晶體nm4連接在第一輸出節點od1與地端之間。第四nmos電晶體nm4的柵極連接到第四節點nd4。例如，在第三nmos電晶體nm3的尺寸是「1」的情況下，第四nmos電晶體nm4可具有「×14」的尺寸。第四pmos電晶體pm4和第四nmos電晶體nm4可形成第四電流路徑i4。可從第一輸出節點od1輸出第一粗調代碼位c_lpt[1]。第五pmos電晶體pm5和第五nmos電晶體nm5可形成第五電流路徑i5。第五pmos電晶體pm5具有「×8」的尺寸，第五nmos電晶體nm5具有「×12」的尺寸。可從第二輸出節點od2輸出第二粗調代碼位c_lpt[2]。第六pmos電晶體pm6和第六nmos電晶體nm6可形成第六電流路徑i6。第六pmos電晶體pm6具有「×10」的尺寸，第六nmos電晶體nm6具有「×10」的尺寸。可從第三輸出節點od3輸出第三粗調代碼位c_lpt[3]。第七pmos電晶體pm7和第七nmos電晶體nm7可形成第七電流路徑i7。第七pmos電晶體pm7具有「×12」的尺寸，第七nmos電晶體nm7具有「×8」的尺寸。可從第四輸出節點od4輸出第四粗調代碼位c_lpt[4]。第八pmos電晶體pm8和第八nmos電晶體nm8可形成第八電流路徑i8。第八pmos電晶體pm8具有「×14」的尺寸，第八nmos電晶體nm8具有「×6」的尺寸。可從第五輸出節點od5輸出第五粗調代碼位c_lpt[5]。可使用最小尺寸(×6)的第四pmos電晶體和最大尺寸(×14)的第四nmos電晶體nm4來實現第四電流路徑i4。與第五電流路徑至第八電流路徑相比，第四電流路徑i4可最快速地轉變為低電平。例如，第二節點nd2和第四節點nd4的電壓電平可隨著輸入電壓vin減小而增大。隨著第四節點nd4的電壓電平的增大，第一輸出節點od1的電壓可通過第四nmos電晶體nm4被快速地放電。在該情況下，第一粗調代碼位c_lpt[1]可首先被設置為「0」。換言之，第一粗調代碼位至第五粗調代碼位中的第一粗調代碼位c_lpt[1]可被首先設置。可使用最大尺寸(×14)的第八pmos電晶體pm8和最小尺寸(×6)的第八nmos電晶體nm8來實現第八電流路徑i8。與第四電流路徑至第七電流路徑相比，第八電流路徑i8可最快速地轉變為高電平。例如，第二節點nd2和第四節點nd4的電壓電平可隨著輸入電壓vin增大而減小。隨著第二節點nd2的電壓電平減小，第五輸出節點od5的電壓可通過第八pmos電晶體pm8被最快速地充電。在該情況下，第五粗調代碼位c_lpt[5]可首先被設置為「1」。換言之，第一粗調代碼位至第五粗調代碼位中的第五粗調代碼位c_lpt[5]可被首先設置。圖8是用於描述根據本發明構思的示例性實施例的圖7中示出的電流鏡flashadc的表格。參照圖7和圖8，電流鏡flashadc312c可基於輸入電壓vin與粗調參考電壓vrefc之間的差，來獲得誤差電壓verr。可通過下面的等式來獲得誤差電壓verr。[等式1]verr＝vin-vrefc當輸入電壓vin在電平上比粗調參考電壓vrefc高很多(例如，72mv或更多)時，圖7的第二節點nd2和第四節點nd4中的每個節點可具有與此成比例地非常低的電壓電平。在此情況下，第四pmos電晶體pm4至第八pmos電晶體pm8可全部導通，第四nmos電晶體nm4至第八nmos電晶體nm8可全部截止。根據上述操作，當誤差電壓verr大於或等於72mv時，粗調代碼c_lpt[5：1]可以是「11111」。第二節點nd2和第四節點nd4的電壓電平可隨著輸入電壓vin減小而增大。隨著第四節點nd4的電壓電平增大，第一輸出節點od1的電壓可通過第四nmos電晶體nm4被最快速地放電。換言之，當誤差電壓verr的範圍在36mv至72mv時，粗調代碼c_lpt[5:1]可以是「11110」。相應地，當誤差電壓verr的範圍在0至36mv時，粗調代碼c_lpt[5:1]可以是「11100」。當誤差電壓verr的範圍在-36mv至0時，粗調代碼c_lpt[5:1]可以是「11000」。當誤差電壓verr的範圍在-72mv至-36mv時，粗調代碼c_lpt[5:1]可以是「10000」。當輸入電壓vin與粗調參考電壓vrefc之間的差是72mv或更大時，圖7的第二節點nd2和第四節點nd4中的每個節點可具有最高的電壓電平。在此情況下，第四pmos電晶體pm4至第八pmos電晶體pm8可全部截止，第四nmos電晶體nm4至第八nmos電晶體nm8可全部導通。換言之，當誤差電壓verr是-72mv或更小時，粗調代碼c_lpt[5:1]可以是「00000」。圖7中示出的電流鏡flashadc312c可基於nmos電晶體與pmos電晶體之間的尺寸差，來生成粗調代碼c_lpt。因為圖7中示出的電流鏡flashadc312c使用簡單的電流鏡電路，所以可降低功耗。此外，因為使用pmos電晶體和nmos電晶體實現電流鏡flashadc312c，所以它的面積可被降低。在圖7中，對於c_lpt[5:1]的ierr值是：c_lpt[1]:ierr<(8/20)ib、c_lpt[2]:ierr<(4/20)ib、c_lpt[3]:ierr<0、c_lpt[4]:ierr<-(4/20)ib、c_lpt[5]:ierr<-(8/20)ib。圖9是用於描述根據本發明構思的示例性實施例的圖4中示出的移位寄存器的操作方法的表格。參照圖9，移位寄存器322可輸出20位的精調代碼c_spt[20:1]。移位寄存器322可與時鐘信號clk同步地，逐位地將代碼位向左或向右移位(左移位或右移位)。移位寄存器322可響應於選擇信號sel，將代碼位向左或向右移位。例如，當選擇信號sel具有「0」值(sel＝0)時，移位寄存器322可逐位地將代碼位向左移位。精調代碼位c_spt[20]可轉到「1」。例如，在移位寄存器322在「t」輸出精調代碼c_spt[20:1](＝000...001)的情況下，移位寄存器322可在「t+1」輸出精調代碼c_spt[20:1](＝000...011)。當選擇信號sel具有「1」值(sel＝1)時，移位寄存器322可逐位地將代碼位向右移位。精調代碼位c_spt[1]可轉到「0」。例如，在移位寄存器322在「t」輸出精調代碼c_spt[20:1](＝011...111)的情況下，移位寄存器322可在「t+1」輸出精調代碼c_spt[20:1](＝001...011)。移位寄存器322可將精調代碼c_spt[20:1]提供到精調電流驅動器323。圖10是示出根據本發明構思的示例性實施例的圖4的數字控制器的框圖。圖10中示出的數字控制器330可接收粗調代碼c_lpt[5:1]，並且可生成控制信號en、rst和init[3:1]。參照圖10，數字控制器330可包括第一控制單元331至第五控制單元335以及邏輯門336。第一控制單元331可接收第一粗調代碼位c_lpt[1]，並且可生成第一控制信號en[1]、rst[1]以及init1[3:1]。與第一控制單元331相似，第五控制單元335可接收第五粗調代碼位c_lpt[5]，並且可生成第五控制信號en[5]、rst[5]以及init5[3:1]。邏輯門336可從第一控制單元331至第五控制單元335接收第一控制信號至第五控制信號，來執行邏輯操作。例如，邏輯門336可通過對第一使能信號至第五使能信號en[5:1]執行或(or)操作，來輸出使能信號en。邏輯門336可通過對第一重置信號至第五重置信號rst[5:1]執行or操作，來輸出重置信號rst。邏輯門336可通過對第一初始化信號init1[3:1]至第五初始化信號init5[3:1]執行or操作，來輸出初始化信號init[3:1]。當數字控制器330從粗調環路操作切換到精調環路操作時，數字控制器330可基於初始化信號init[3:1]，來確定精調環路電路320的初始精調電流。因為數字控制器330確定精調環路電路320的初始精調電流，所以可降低由於環路改變導致的過渡效應。圖11是示出根據本發明構思的示例性實施例的圖10中示出的第五控制單元的框圖。參照圖11，第五控制單元335可接收第五粗調代碼位c_lpt[5]，並且可生成第五控制信號en[5]、rst[5]以及init5[3:1]。第五控制單元335可包括使能精調環路控制器(eflc)341和初始化精調電流選擇器(ifcs)344。使能精調環路控制器341可包括4位計數器342和上升沿檢測器343。4位計數器342可將第一輸出值q[1]提供到上升沿檢測器343，並且可將第三輸出值q[3]提供到初始化精調電流選擇器344。4位計數器342的第四輸出值q[4]可被用作為第五使能信號en[5]。上升沿檢測器343可檢測第一輸出值q[1]的上升沿，並且可輸出第五重置信號rst[5]作為檢測結果。使能精調環路控制器341可接收第五粗調代碼位c_lpt[5]，並且可生成第五使能信號en[5]和第五重置信號rst[5]。圖12是用於描述根據本發明構思的示例性實施例的圖11中示出的使能精調環路控制器的操作的時序圖。參照圖11和圖12，4位計數器343可基於第五粗調代碼位c_lpt[5]，來生成4位輸出q[4:1]。4位計數器342可在第五粗調代碼位c_lpt[5]的第一周期期間生成「0000」，在第五粗調代碼c_lpt位[5]的第二周期期間生成「0001」，在第五粗調代碼位c_lpt[5]的第三周期期間生成「0010」。因此，4位計數器342可在第五粗調代碼位c_lpt[5]的第七周期期間生成「0110」，在第五粗調代碼位c_lpt[5]的第八周期期間生成「0111」。可從4位計數器342的第四輸出值q[4]來獲得第五使能信號en[5]。第五重置信號rst[5]可作為檢測4位計數器342的第一輸出值q[1]的上升沿的結果而被獲得。返回圖11，初始精調電流選擇器344可包括3位計數器345和邏輯電路346。3位計數器345可在使能端en，接收4位計數器342的第三輸出值q[3]。3位計數器345可響應於第三輸出值q[3]進行操作，並且與時鐘信號clk同步地生成3位輸出c[3:1]。3位計數器345可將3位輸出c[3:1]提供到邏輯電路346。邏輯電路346可接收3位輸出c[3:1]，並且可輸出第五初始化信號init5[3:1]。圖13是用於描述根據本發明構思的示例性實施例的圖11中示出的初始精調電流選擇器的操作的時序圖。圖13是圖12的第五周期(第四上升沿與第五上升沿之間的時間段)的放大的時序圖。參照圖11和圖13，3位計數器345可與時鐘信號clk同步地生成3位輸出c[3:1]。3位計數器345可在時鐘信號clk的第一周期期間生成「000」。3位計數器345可在時鐘信號clk的第二周期期間，與時鐘信號clk的第一上升沿同步地生成「001」。3位計數器345可在時鐘信號clk的第三周期期間，與時鐘信號clk的第二上升沿同步地生成「010」。此外，3位計數器345可在時鐘信號clk的第六周期期間生成「101」，並且在時鐘信號clk的第七周期期間生成「110」。3位計數器345可在時鐘信號clk的第八周期期間，與時鐘信號clk的第七上升沿同步地生成「111」。邏輯電路346可接收3位計數器345的輸出c[3:1]，並且可在時鐘信號clk的第一周期至第七周期期間，生成「000」作為初始化信號[3:1]。邏輯電路346可與時鐘信號clk的第七上升沿同步地生成「111」作為初始化信號[3:1]。邏輯電路346可將初始化信號init[3:1]提供到精調環路電路320的移位寄存器322。初始精調電流選擇器344可通過使用3位計數器345，來計算第五粗調代碼位c_lpt[5]的低電平時間段。初始精調電流選擇器344可計算第五粗調代碼位c_lpt[5]的低電平時間段，並且可將初始化信號init[3:1]提供到移位寄存器322。初始精調電流選擇器344可基於初始化信號init[3:1]來確定初始精調電流。因為數字控制器330使用簡單的計數器，所以數字控制器330可被容易地設計。因為數字控制器330根據環路操作的改變來設置精調電流，所以數字控制器330可精細地調整精調電流。此外，數字控制器330還可降低由於環路改變導致的過渡效應。圖14是用於描述根據本發明構思的示例性實施例的圖2的ldo穩壓器的操作方法的示圖。圖14中示出的ldo穩壓器121d可包括分壓器電路301、負載驅動器電路302、負載電容器303、粗調環路電路310、精調環路電路320和數字控制器330。粗調環路電路310可包括圖7中示出的電流鏡flashadc312c。粗調環路電路310的粗調電流驅動器313可包括第一pmos電晶體m_lp1至第五pmos電晶體m_lp5。pmos電晶體m_lp1至pmos電晶體m_lp5中的每個可供應40ma的電流。精調環路電路320的精調電流驅動器323可包括第一pmos電晶體m_sp1至第二十pmos電晶體m_sp20。第一pmos電晶體m_sp1至第二十pmos電晶體m_sp20中的每個可供應2ma的電流。ldo穩壓器121d可接收電源電壓vdd，並且可調整輸出電壓vout。ldo穩壓器121可不管負載電流il的波動如何，而穩定地提供輸出電壓vout。換言之，即使負載電流il從20ma改變到200ma，0.9v的輸出電壓vout也可被穩定地保持。在第一時間段t1期間，負載電流il可以是20ma，ldo穩壓器121d可保持0.9v的輸出電壓vout。因為粗調環路電路310輸出均具有高狀態的第一粗調代碼位c_lpt[1]至第五粗調代碼位c_lpt[5]，所以粗調電流驅動器313的第一pmos電晶體m_lp1至第五pmos電晶體m_lp5可全部截止。從數字控制器330提供的初始化信號init[3:1]可具有先前的值p/v，使能信號en可具有高電平。精調環路電路320可響應於使能信號en而進行操作，精調電流驅動器323的第一pmos電晶體m_sp1至第二十pmos電晶體m_sp20中的9個pmos電晶體或10個pmos電晶體可被導通。精調環路電路320可提供20ma的精調電流i_spt。在第二時間段t2時間，負載電流il可增大到200ma。ldo穩壓器121d的輸出電壓vout可下降為低於0.9v。精調環路電路320可截止，粗調環路電路310可導通。隨著輸出電壓vout減小，被提供到粗調環路電路310和精調環路電路320的輸入電壓vin可減小。當輸入電壓vin減小時，如參照圖7和圖8所描述，電流鏡flashadc312的第一粗調代碼位c_lpt[1]至第五粗調代碼位c_lpt[5]可被改變。例如，第一粗調代碼位c_lpt[1]可被設置為「0」。隨著輸出電壓vout減小，第二粗調代碼位c_lpt[2]至第四粗調代碼位c_lpt[4]可依次被設置為「0」。當第一粗調代碼位c_lpt[1]被設置為「0」時，第一pmos電晶體m_lp1可導通，因此，40ma的粗調電流i_lpt可被供應。然後，當第二粗調代碼位c_lpt[2]被設置為「0」時，第二pmos電晶體m_lp2可導通。在此情況下，40ma的粗調電流i_lpt可被進一步供應。因此，當第三粗調代碼位和第四粗調代碼位依次被設置為「0」時，第三pmos電晶體m_lp3和第四pmos電晶體m_lp4可依次導通。在此情況下，粗調電流i_lpt可進一步增大。此外，從數字控制器330提供的初始化信號init[3:1]可基於第一粗調代碼位c_lpt[1]被設置為「000」，因此，使能信號en可轉變為低電平。在該情況下，精調環路電路320可關閉。在第三時間段t3期間，粗調環路電路310的第一粗調代碼位c_lpt[1]至第四粗調代碼位c_lpt[4]可保持在低電平，第五粗調代碼位c_lpt[5]可切換。隨著第五粗調代碼位c_lpt[5]切換，負載電流il可在160ma與200ma之間變化。隨著負載電流il變化，輸出電壓vout可在大的電壓範圍內改變。此外，在第三時間段t3期間，數字控制器330可生成用於操作精調環路電路320的控制信號。例如，數字控制器330可生成將被提供到精調環路電路320的移位寄存器322的重置信號rst。重置信號rst可以是用於將移位寄存器322的精調代碼位c_spt[1]至精調代碼位c_spt[20]中的每個設置為「1」的信號。當重置信號rst被施加到移位寄存器322時，精調電流i_spt可以是0ma。在第四時間段t4期間，第五粗調代碼位c_lpt[5]可繼續切換，數字控制器330可生成用於操作精調環路電路320的控制信號。例如，數字控制器330可生成將被提供到精調環路電路320的移位寄存器322的初始化信號init[3:1]。初始化信號init[3:1]可被用於將移位寄存器322的精調代碼位c_spt[1]至精調代碼位c_spt[20]中的每個設置為「0」。例如，當接收初始化信號init[3:1](＝「111」)以設置第一精調代碼位c_spt[1]至第二十精調代碼位c_spt[20]中的每個時，精調電流i_spt可被設置為「20ma」。在第五時間段t5期間，數字控制器330可基於第五粗調代碼位c_lpt[5]來生成使能信號en。當使能信號en轉到高電平時，粗調環路電路310可保持相同的狀態。在此情況下，精調環路電路320可開始進行操作。例如，因為第一粗調代碼位c_lpt[1]至第五粗調代碼位c_lpt[5]中的每個具有「0」值，所以粗調環路電路310可供應160ma的粗調電流i_lpt。精調環路電路320可響應於使能信號en進行操作。因為第一精調代碼位c_spt[1]至第二十精調代碼位c_spt[20]中的每個被設置為「0」，所以精調環路電路320可供應40ma的精調電流。根據本發明構思的示例性實施例的ldo穩壓器121d可通過使用粗調環路電路310在大的電壓範圍內調整輸出電壓vout，並且可通過使用精調環路電路320來精細地調整輸出電壓vout。可通過根據本發明構思的示例性實施例的ldo穩壓器121d，來快速並且精確地調整輸出電壓vout。圖15是用於描述根據本發明構思的示例性實施例的圖14的ldo穩壓器的操作方法的流程圖。參照圖14和圖15，ldo穩壓器121d可包括：粗調環路電路310、精調環路電路320和數字控制器330。粗調環路電路310的粗調電流驅動器313可包括第一pmos電晶體m_lp1至第五pmos電晶體m_lp5。第一pmos電晶體m_lp1至第五pmos電晶體m_lp5中的每個可供應40ma的電流。精調環路電路320的精調電流驅動器323可包括第一pmos電晶體m_sp1至第二pmos電晶體m_sp20。第一pmos電晶體m_sp1至第二是pmos電晶體m_sp20可供應2ma的電流。ldo穩壓器121d可不管負載電流il的波動如何，穩定地提供輸出電壓vout。步驟s110可以是穩定狀態。在步驟s110中，精調環路電路320可提供20ma的負載電流il。ldo穩壓器121可保持0.9v的輸出電壓。精調電流驅動器323的第一pmos電晶體m_sp1至第二十pmos電晶體m_sp20中的10個pmos電晶體可被導通。步驟s120可以是負載電流il暫時增大的負載轉變狀態。在步驟s120中，精調環路電路320可被關閉。粗調環路電路310可保持在開啟狀態。當負載電流il增大到200ma時，ldo穩壓器121d的輸出電壓vout可變為低於0.9v。隨著輸出電壓vout減小，被提供到粗調環路電路310的輸入電壓vin可減小。隨著輸入電壓vin減小，第一粗調代碼位c_lpt[1]至第五粗調代碼位c_lpt[5]可依次被設置為「0」。在此情況下，粗調電流i_lpt可向著200ma增大。步驟s130可以是輸出電壓vout被調整的負載設置狀態。在步驟s130中，數字控制器330可改變用於操作精調環路電路320的控制信號。數字控制器330可生成將被提供到精調環路電路320的移位寄存器322的重置信號rst。當重置信號rst被施加到移位寄存器322時，精調電流i_spt可以是0ma。此外，由於第五粗調代碼位c_lpt[5]在該步驟(即，s130)切換，因此負載電流il可在160ma與200ma之間變化。隨著負載電流il變化，輸出電壓vout可改變到大的電壓範圍。步驟s140可以是輸出電壓vout被精調細地調整的負載設置狀態。在步驟s140中，數字控制器330可基於第一粗調代碼位c_lpt[1]生成使能信號en。當使能信號en轉到高電平時，粗調環路電路310可保持相同的狀態。在該情況下，精調環路電路320可開始進行操作。粗調環路電路310可供應160ma的粗調電流i_lpt。精調環路電路320可響應於使能信號en供應40ma的精調電流i_spt。步驟s150可以是負載電路il轉到200ma的穩定狀態。根據本發明構思的示例性實施例的ldo穩壓器可通過使用粗調環路電路在大的電壓範圍內調整輸出電壓，並且可通過使用精調環路電路來精細地調整輸出電壓。通過根據本發明構思的示例性實施例的ldo穩壓器，可快速並且精確地調整輸出電壓vout。如上所述，根據本發明構思的示例性實施例的ldo穩壓器可接收電源電壓vdd，並且可調整輸出電壓vout。根據本發明構思的示例性實施例的ldo穩壓器可不管負載電流il的波動如何，來穩定地提供輸出電壓vout。儘管已經參照其示例性實施例具體地示出並且描述了本發明構思，但是對本領域的技術人員將清楚的是，在不脫離由權利要求定義的本發明構思的精神和範圍的情況下，可對其進行各種改變和修改。當前第1頁12