一種簡單的三態輸入電路的製作方法

2023-05-27 02:11:51 1

專利名稱：一種簡單的三態輸入電路的製作方法
技術領域：
本發明主要涉及到輸入IO電路設計領域，特指一種三態輸入電路。
背景技術：
由於製造工藝的進步和設計技術的不斷提升，越來越多的功能模塊被集成在同一個晶片當中，SOC越來越普遍，功能模塊的增多，必然導致輸入輸出的信號增多，對於晶片來說，這必然導致晶片IO個數增加。IO中由於包括驅動和ESD邏輯，其面積通常較大，對於很多控制類晶片來說，由於IO個數很多，其面積並不是受限於本身的功能模塊面積，而是受限於IO的面積。同時IO個數的增多，必然導致晶片功耗的增大、晶片封裝的成本增加等問題。針對上述問題，為了縮小晶片面積、減小功耗、節約成本，很多晶片採用了 IO復用技術，這一技術很好地解決晶片面積受限於IO個數的問題，但同時它也增加了內部控制邏輯和外部控制10，對於某些晶片來說，三態輸入IO是一個更好的選擇，理論上說，一個2值 IO只能表徵兩個邏輯狀態，表徵3個邏輯狀態至少需要兩個10，而三態輸入IO用一個IO 就可以表徵3個邏輯狀態，對於晶片來說，理論上可以減少1/3的輸入10，且內控制邏輯也非常簡單，實質上就是一個簡單的解碼電路，這在很大程度上減小了晶片面積受限於IO個數的壓力，減小了晶片面積、降低了功耗、節約了成本。

發明內容
本發明要解決的問題就在於針對現有技術問題，提供一種簡單的三態輸入電路。本發明提出的解決方案為本電路利用三極體的基極、集電極短接具有的二極體特性，分別將兩個差分放大器的其中一個輸入端偏置到兩個固定電壓，其兩個電壓差值為二極體的導通壓降& ,然後利用差分放大器對電壓差敏感的特性，對此電壓差值進行放
大，輸出相應的標誌信號，檢測輸入為高電平、低電平還是懸空，從而實現三態輸入。與現有技術相比，本發明的優點就在於
1、性能優異利用三極體的基極、集電極短接具有的二極體特性，提供一個穩定的電壓差，為運放的提供了可靠的輸入信號，PVT特性良好；
2、結構簡單本發明中提出的電路只用到兩個差分放大器和一個電壓偏置電路，結構非常簡單。


圖1是本發明的電路原理圖；
具體實施例方式
以下將結合附圖和具體實施對本發明做進一步詳細說明
如圖ι所示，本發明的電路由四個部分組成，偏置電路BIAS1、BIAS2,全差分放大器 AMPUAMP2組成，此外Rl為輸入限流電阻。R2、R3相同，且阻值很大，其作用是當輸入端In懸空時，將a偏置到,其中為電源電壓；R7、三極體Q4和R8組成偏置電路BIAS2，
該偏置電路將節點b點電壓偏置到『+1^)/2 ,將節點c點電壓偏置到，即
b節點與c節點的電壓差為& ；三極體Ql、Q2、Q3和電阻R4、R5、R6組成的全差分放大器 AMPl，輸入分別為a和b，輸出分別為Zl和Zlb，三極體Q5、Q6、Q7和電阻R9、RIO、Rll組成的全差分放大器AMP2，輸入分別為a和c，輸出分別Z2和Z2b，這兩個放大器完全一樣，只是其中的一個輸入信號不同。 對於差分輸出信號Zl、Zlb和Z2、Z^，我們約定當Zl-ZlbX)時為高電平，Zl_Zlb0時為高電平，Z2-Z2b<0是為低電平，如表1所示，H表示高電平，L 表示低電平。下面就三態輸入分別進行討論 表1、真值表
InZl-ZlbZl-ZlbHLHLHL懸空、HH
1)、當輸入端化為高電平H時，假設為Fm
由於R2、R3阻值很大，可以忽略，則此時a的電壓SFje,那麼AMPl的輸入信號為
Va-V6 =^roJ^ v^ >0(1)
放大器AMP2的輸入信號為
由於放大器的增益較大，且為負值，使得Zl-Zlb0 JPAMPl輸出為低電平， AMP2輸出為高電平。 2)、當輸入端h為低電平L時，假設為0
由於R2、R3阻值很大，可以忽略，則此時a的電壓為0，那麼AMPl的輸入信號為
Va-Vs =O-flpt^ = -ImH^ < O(3)
『6 2 2
放大器AMP2的輸入信號為
V-Va = Vm = ~Vf『 >0(4)
c β 2 2
由於放大器的增益較大，且為負值，使得Zl-Zlb>0，Z2-Z2b<0 JPAMPl輸出為高電平， AMP2輸出低高電平。 3)、當輸入端h懸空，或者接FaoO時
若輸入懸空時，電阻R2、R3可以將節點a偏置到；當輸入接到^ /2，節點a的電壓同樣為&/2。此時放大器AMPl的輸入信號為
權利要求
1. 一種簡單的三態輸入電路，其特徵在於由電阻(附)、(1 2)、(1 3)、(1 4)、(1 5)、(1 6)、(1 7)、(1 8)、(1 9)和三極體(Ql)、(Q2)、 (03)、(04)、(05)、(06)、(07)組成，111是輸入埠，連接到(1 1)，(1 1)、(1 2)、(1 3)以及(01)、 (Q6)的基極都連接到a，三極體(Ql)、(Q2)、(Q3)和電阻(R4)、(R5)、(R6)組成一個全差分放大器，輸入分別為(Ql)的基極a和(Q2)的基極b，輸出分別為(Ql)的集電極Zl和(Q2) 的集電極Zlb，三極體(Q5)、(Q6)、(Q7)和電阻(R9)、(RIO)、(Rll)組成另一個全差分放大器，輸入分別為(Q6)的基極a和(Q5)的基極c，輸出分別為(Q5)的集電極Z2和(Q6)的集電極Z2b，(R7)、(R8)和(Q4)是偏置電路，(Q4)的基極、集電極和(Q2)基極以及電阻(R7) 都連接到b，(Q4)的發射極、(Q5)的基極以及電阻(R8)都連接到c，兩個差分放大器的尾電流源偏置信號為Bias，分別連接到(Q3)、(Q7)的基極。
全文摘要
本發明公開了一種三態輸入電路，本電路利用三極體的基極、集電極短接具有的二極體特性，分別將兩個差分放大器的其中一個輸入端偏置到兩個固定電壓，其兩個電壓差值為二極體的導通壓降Vbe，然後利用差分放大器對電壓差敏感的特性，對此電壓差值進行放大，輸出相應的標誌信號，檢測輸入為高電平、低電平還是懸空，從而實現三態輸入。
文檔編號H03K19/0185GK102201807SQ20111008965
公開日2011年9月28日 申請日期2011年4月11日 優先權日2011年4月11日
發明者蔣仁傑, 郭斌, 陳怒興 申請人:長沙景嘉微電子有限公司