多相加比選前向回溯Viterbi解碼器的製作方法

2023-05-27 02:09:21 1

專利名稱：多相加比選前向回溯Viterbi解碼器的製作方法
技術領域：
本發明涉及無線通信領域，特別涉及一種用於WLAN MMO-OFDM系統多相加比選前向回溯Viterbi解碼器。
背景技術：
採用Viterbi算法作為最大似然解碼的卷積碼是目前在數字無線通信中廣泛應用的一種糾錯碼。Viterbi算法是通過在網格圖中尋找最大似然路徑而對噪聲環境中的接收信號進行糾錯解碼。作為下一代無線區域網(Wireless Local AreaNetwork, WLAN)標準802. Iln使用了約束長度為7的(2，1，7)卷積碼，通過刪餘實現1/2，2/3，3/4和5/6碼率，同時多輸入多輸出(Multiple Output MultipleInput)和正交頻分復用(OrthogonalFrequency Division Multiplexing)技術的採用使數據吞吐率的成倍增加,在4根發射天線4根接收天線及40M帶寬模式下，空間復用模式下最高數據率峰值可達600MbpSt)802. Iln 標準廣泛應用於無線移動手持設備上，從系統實際使用角度考慮，WLAN MM0-0FDM系統要達到較低的總體功耗及硬體開銷。考慮信標與數據組合形式幀格式及協議中對延時的要求，採用什麼樣的算法及結構來減少Viterbi解碼器延時也是要考慮的方面。一般Viterbi解碼器由四部分組成分支度量單元(Branch Metric Unit, BMU)，加比選單兀(Add Compare Select,加比選)，路徑度量單兀(Path Metric Unit,PMU)和倖存路徑存儲單元(Survivor-path Memory Unit, SMU) 在BMU單元從接收到信道符號中計算分支度量值，加比選單元接收分支度量值和倖存路徑度量值對每個狀態進行加比選處理得到新的倖存路徑及相應新的倖存路徑度量值，倖存路徑送入SMU單元中進行相應處理得到解碼比特，得到路徑度量值送入PMU單元中更新舊路徑度量值來作為下一次迭代處理。加比選單元作為主要計算單元由於其迭代處理結構，其是整個Viterbi解碼器工作頻率及吞吐率瓶頸。作為主要計算模塊的加比選，佔用了 Viterbi解碼器大部分邏輯運算資源。如何能在滿足高吞吐率前提下，減少加比選運算資源對於減少整體硬體開銷及面積有重大影響。一般 SMU 單兀米用寄存器交換(Register Exchange, RE)或回溯(Traceback, TB)算法實現，RE算法採用寄存器和選擇器交換網絡來實現前向解碼，特點是延時小和功耗大，特別在約束長度大和基4算法中，其寄存器資源和功耗讓我們不得不考慮其他實現算法。TB算法採用後向回溯解碼模式，其特點是延時大和存儲器讀寫次數多。因此，針對Viterbi解碼器在WLAN MM0-0FDM系統中使用時，在滿足高吞吐率前提下，如何去達到功耗、延時及硬體開銷方面要求需要重點考慮。

發明內容
本發明的目的之一是提供一種用於WLAN MIM0-0FDM系統中能滿足高吞吐率前提下，實現功耗、延時及硬體開銷上整體平衡及優化的多相加比選前向回溯Viterbi解碼器。根據本發明的一個方面，提供一種多相加比選前向回溯Viterbi解碼器，其特徵在於，包括分支度量單元、多相加比選單元、路徑度量存儲單元及前向回溯倖存路徑存儲單元;所述多相加比選單元採用了多相加比選結構，能按網格圖奇數狀態和偶數狀態分時進行加比選多相操作；所述前向回溯倖存路徑存儲單元在自身三組存儲器上進行寫倖存路徑、讀倖存路徑操作，將倖存路徑以循環方式寫入三組存儲器中，在寫同時狀態交換單元根據輸入的倖存路徑對狀態進行交換，經過設置好的回溯長度次交換得到解碼起始狀態，最後根據解碼起始狀態和讀取存儲器中先前存入的倖存路徑得到解碼比特。根據本發明提供的用於WLAN MMO-OFDM系統多相加比選前向回溯Viterbi解碼器，通過增加少量減法器和選擇器來實現加比選按照奇數和偶數狀態多相處理，減少近40%運算邏輯。另外將RE法思想引入到回溯算法中，採用前向回溯處理方式減小了解碼延時，並減少存儲器塊的個數和讀寫存儲器次數，與傳統後向回溯比，可減小25%的解碼延時。


圖I是本發明實施例提供的Viterbi解碼器整體結構示意圖；圖2是(2，1,7)卷積碼的64狀態的網格圖； 圖3是基4算法蝶形單元生成圖；圖4是傳統基4加比選單元結構示意圖；圖5是本發明實施例提供的基4多相加比選單元結構示意圖；圖6是RE算法實現結構圖；圖7是Viterbi解碼回溯處理流程框圖；圖8是傳統回溯方法存儲器讀寫時序圖；圖9是前向回溯方法狀態交換單元；圖10是採用PTB後存儲器讀寫時序圖；圖11是採用PTB的SMU結構圖；圖12是Viterbi解碼器誤碼率曲線圖。
具體實施例方式針對WLAN MMO-OFDM高吞吐率系統的低成本、低功耗及延時需求，本發明實施例提出了一種多相ACS前向回溯Viterbi解碼器，能滿足高吞吐率前提下，實現功耗、延時及硬體開銷上整體平衡及優化。圖I是依照本發明Viterbi解碼器的整體結構示意圖。該Viterbi解碼器基於IEEE 802. Iln協議中約束長度為7的(2,1,7)卷積碼，通過刪餘實現1/2、2/3、3/4和5/6碼率，並採用基4算法實現該解碼器。該解碼器包含分支度量單元(Branch Metric Unit, BMU),加比選單元(AddCompare Select,加比選)，路徑度量單兀(Path Metric Unit,PMU)和倖存路徑存儲單元(Survivor-path Memory Unit, SMU)及輔助控制單元。4路並行接收矢量同時進入BMU單元得到16種分支度量值，從路徑度量單元輸出的路徑度量值和分支度量值在加比選單元中進行基4加比選操作得到倖存路徑及路徑度量值。倖存路徑存入前向回溯倖存路徑存儲單元進行解碼處理，路徑度量值存入路徑度量單元中以便下次迭代處理。該解碼器具有以下特點首先提出一種多相ACS單元，多相ACS單元採用了多相ACS結構，能按網格圖奇數狀態和偶數狀態分時進行加比選多相操作。再次，前向回溯(Pre-Traceback, PTB)方法用於倖存路徑存儲單元,在三組存儲器上進行寫倖存路徑、讀倖存路徑操作，將倖存路徑以循環方式寫入三組存儲器中，在寫同時狀態交換單元根據輸入的倖存路徑對狀態進行交換，經過設置好的回溯長度次交換得到解碼起始狀態，最後根據解碼起始狀態和讀取存儲器中先前存入的倖存路徑得到解碼比特。

多相ACS單元根據卷積碼狀態之間分支輸出反對稱特性，通過增加少量運算邏輯取代整個ACS單元。基2算法和基4算法有不同多相ACS結構，稱為基2多相ACS單元和基4多相ACS單元。基2多相ACS單元採用2個加法器、I個比較器、I個選擇器及實現多相處理功能的額外2個減法器及2個選擇器。基4多相ACS單元採用4個加法器、3個比較器、3個選擇器及實現多相處理功能的額外4個減法器及4個選擇器。PTB倖存路徑存儲單元通過3組存儲器、寫倖存路徑(Write Survivor-Path, WR)單元，狀態交換(State Exchange, SE)單元,讀並解碼處理(Read Decode, DC)單元、後進先出(Last Input First Output, LIFO)單元和相應控制單元來實現。3組存儲器分別處於WR狀態、DC狀態和空閒(Idle)狀態。當同步進行L次存儲器讀或寫操作後，WR狀態、DC狀態和空閒(Idle)狀態這三種狀態循環移位為下一類狀態對存儲器進行相應處理。如三組存儲器當前狀態分別為WR狀態、DC狀態和空閒(Idle)狀態，經過L次存儲器讀或寫操作後，三組存儲器所處狀態分別為Idle狀態、WR狀態和DC狀態，再經過L次存儲器讀或寫操作後，三組存儲器所處狀態分別為DC狀態、Idle狀態和WR狀態。如此訓話反覆直至解碼結束。所述L> I。其中WR單元以地址遞增順序將倖存路徑寫入到處於WR狀態的存儲器中。SE單元根據輸入倖存路徑對狀態進行交換，在WR開始準備寫第一個倖存路徑(寫地址為O)之前對SE單元中狀態寄存器進行初始化。在WR剛寫完最後一個倖存路徑(寫地址為L-1)時,將狀態寄存器中任一狀態作為解碼起始狀態傳給DC單元。SE單元由T組m-Ι比特的寄存器(T為狀態數，m為約束長度)和T個狀態選擇器組成。狀態選擇器根據基2算法和基4算法而不同，基2算法對應二選一選擇器，基4算法對應四選一選擇器，選擇器的輸入來自狀態寄存器，與基2或基4算法網格圖之間狀態連接是對應關係。對於基2算法，在時刻i+Ι得到的更新狀態值Cf表示狀態(αβλ)寄存器中存儲的新的狀態值，其中α和β都是單比特，λ是4比特。是根據狀態(αβλ)的倖存路徑對前一時刻狀態寄存器進行選擇得到的。選擇關係可通過如下式表示οοιβλ _ αβ^-PjQ°/'+1 —對於基4算法，在時刻i+Ι得到的更新狀態值表示狀態(αβλ)寄存器中存儲的新的狀態值，其中α和β都是單比特，λ是4比特。
權利要求
1.一種多相加比選前向回溯Viterbi解碼器，其特徵在於，包括 分支度量單元、多相加比選單元、路徑度量存儲單元及前向回溯倖存路徑存儲單元； 所述分支度量單元從接收到的信道符號中計算分支度量值； 所述多相加比選單元採用多相加比選結構，接收所述分支度量值和所述路徑度量存儲單元輸出的路徑度量值，並按網格圖奇數狀態和偶數狀態分時進行加比選多相操作，得到倖存路徑及路徑度量值； 所述前向回溯倖存路徑存儲單元進行寫所述倖存路徑、讀所述倖存路徑操作，將所述倖存路徑以循環方式寫入自身的三組存儲器中，在寫同時，根據輸入的所述倖存路徑對狀態進行交換，並經過設置好的回溯長度次交換得到解碼起始狀態，最後根據解碼起始狀態和讀取存儲器中先前存入的所述倖存路徑得到解碼比特。
2.如權利要求I所述的Viterbi解碼器，其特徵在於 所述多相加比選單元包括根據基2算法的基2多相加比選單元或基4算法的基4多相加比選單元。
3.如權利要求2所述的Viterbi解碼器，其特徵在於 所述基2多相加比選單元由2個加法器、I個比較器、I個選擇器及實現多相處理功能的2個減法器及2個選擇器組成。
4.如權利要求3所述的Viterbi解碼器，其特徵在於 所述基4多相加比選單元由4個加法器、3個比較器、3個選擇器及實現多相處理功能的4個減法器及4個選擇器組成。
5.如權利要求4所述的Viterbi解碼器，其特徵在於 所述前向回溯倖存路徑存儲單元包括3組存儲器、寫倖存路徑單元、狀態交換單元、讀並解碼處理單元及後進先出單元； 所述寫倖存路徑單元以地址遞增順序將所述倖存路徑寫入到處於寫倖存路徑狀態的存儲器中； 所述狀態交換單元根據所述倖存路徑對狀態進行交換，在所述寫倖存路徑單元開始準備寫第一個倖存路徑之前對所述狀態交換單元中狀態寄存器進行初始化；在所述寫倖存路徑單元寫完最後一個倖存路徑時，將狀態寄存器中任一狀態作為解碼起始狀態傳給所述讀並解碼處理單元； 所述讀並解碼處理單元以地址遞減順序讀取出所述倖存路徑，在準備開始讀取之前，同時接收所述狀態交換單元送來的解碼起始狀態作為解碼開始狀態，根據當前時刻i狀態Si及以地址遞減形式讀取倖存路徑片來估計前一狀態Sg ； 對於基2算法實現通過5^ =IpUSi》1}得到，其中Si >> I表示對以比特形式表不的Si右移一比特； 對於基4算法實現可通過= [Ps^Si 2}得到，其中Si >> 2表示對以比特形式表示的Si右移兩比特； 所述後進先出單元採用兩塊存儲器進行桌球操作，以地址遞增順序將所述讀並解碼處理單元出來的解碼比特存入，而另一塊存儲器以地址遞減順序從中讀取數據，最後輸出數據流即是正常順序的解碼比特。
6.如權利要求5所述的一種Viterbi解碼器，其特徵在於 所述三組存儲器分別處於寫倖存路徑狀態、讀並解碼狀態和空閒狀態； 當同步進行L次存儲器讀或寫操作後，寫倖存路徑狀態、讀並解碼狀態和空閒狀態這三種狀態循環移位為下一類狀態對存儲器進行處理； 當三組存儲器當前狀態分別為寫倖存路徑狀態、讀並解碼狀態和空閒狀態狀態，經過L次存儲器讀或寫操作後，三組存儲器所處狀態分別為空閒狀態、寫倖存路徑狀態和讀並解碼狀態，再經過L次存儲器讀或寫操作後，三組存儲器所處狀態分別為讀並解碼狀態、空閒狀態和與倖存路徑狀態； 如此訓話反覆直至解碼結束。
7.如權利要求5所述的Viterbi解碼器，其特徵在於 所述狀態交換單元由T組m-Ι比特的寄存器和T個狀態選擇器組成，所述T為狀態數，m為約束長度。
8.如權利要求7所述的Viterbi解碼器，其特徵在於 所述狀態選擇器包括基2算法對應的二選一選擇器或基4算法對應四選一的選擇器；所述狀態選擇器的輸入來自狀態寄存器，與基2或基4算法網格圖之間狀態連接是對應關係; 對於基2算法，在時刻i+Ι得到的更新狀態值表示狀態(α β λ)寄存器中存儲的新的狀態值，其中所述α和β是單比特，所述λ是4比特，所述是根據狀態(α β入)的倖存路徑對前一時刻狀態寄存器進行選擇得到的，其選擇關係可通過如下式表示
全文摘要
本發明公開了一種多相加比選前向回溯Viterbi解碼器包括分支度量單元、多相加比選單元、路徑度量存儲單元及前向回溯倖存路徑存儲單元；所述分支度量單元從接收到的信道符號中計算分支度量值；根據本發明提供的用於WLANMIMO-OFDM系統多相加比選前向回溯Viterbi解碼器，通過增加少量減法器和選擇器來實現加比選按照奇數和偶數狀態多相處理，減少近40%運算邏輯。另外將RE法思想引入到回溯算法中，採用前向回溯處理方式減小了解碼延時，並減少存儲器塊的個數和讀寫存儲器次數，與傳統後向回溯比，可減小25%的解碼延時。
文檔編號H03M13/41GK102739261SQ20111008798
公開日2012年10月17日 申請日期2011年4月8日 優先權日2011年4月8日
發明者吳斌, 周玉梅, 張振東, 朱勇旭, 蔡菁菁 申請人:中國科學院微電子研究所