E1信道多向網橋透傳裝置及方法
2023-06-09 20:39:26
專利名稱:E1信道多向網橋透傳裝置及方法
技術領域:
本發明屬於窄帶數據傳輸與交換技術領域,特別涉及一種利用El信道透傳乙太網數據的裝置和方法。
背景技術:
當前,應用E1(2M)信道傳輸多種音頻、數據越來越廣泛,但在傳輸乙太網數據時,現有的技術應用都是以點對點的方式形成一個乙太網橋來透傳,並使用流控技術及TCP/IP自身具有的一定程度的自適應能力,實現將10M/100M的寬帶數據複合至只有2M帶寬的El信道中傳輸,應用較為廣泛的是利用乙太網轉El電路直接將乙太網數據複合至El信道中。這種方式雖實現了利用El信道傳輸乙太網數據的功能,但多數是獨佔方式,即El信道被獨佔,不能再傳輸其它業務(如市場上的乙太網至E1轉換器);目前雖已經出現可以不獨佔El信道的技術,但仍然屬於點對點傳輸,即同一時刻利用El信道只能在兩點之間傳輸乙太網數據。 以上技術在需要點到多點同時傳輸時便無法應用,必須使用多對設備來完成,並且需要將多對設備的數據進行一定程度的整合,以及在中心節點佔用額外的多個網口實現數據匯總。
發明內容
本發明的目的是提供一種利用El信道實現多向乙太網數據透傳功能,簡稱El信
道多向網橋透傳功能,且不需額外佔用多個網口來實現數據匯總的裝置和方法。
本發明的技術方案是一種El信道多向網橋透傳裝置,它包括10M/100M乙太網
接口 , PHY接口 , El接口及控制電路,FPGA大規模交換矩陣晶片,SDRAM存儲器,FPGA配置
晶片,CPU ; 所述10M/100M乙太網接口連接乙太網,接收或發送乙太網數據; 所述PHY接口連接所述10M/100M乙太網接口和所述FPGA大規模交換矩陣晶片,
雙向傳遞乙太網數據; 所述El接口及控制電路內設4個El接口 ,連接所述FPGA大規模交換矩陣晶片,雙向傳遞4路E1信道數據; 所述FPGA大規模交換矩陣晶片內置有4個出緩存器,4個入緩存器,4個發送緩存器;所述4個出緩存器分別接收所述El接口及控制電路內設4個El接口的數據,經緩存後發至所述PHY接口 ;所述4個入緩存器接收所述PHY接口的乙太網數據,經所述SDRAM存儲器、所述4個發送緩存器、所述El接口及控制電路內設4個El接口到4路El信道;
所述FPGA配置晶片;所述CPU以HDLC格式向所述FPGA大規模交換矩陣晶片發出控制命令;並對所述
El接口及控制電路[3]的可用時隙進行配置,選擇獨佔E1方式或不獨佔方式。 —種El信道多向網橋透傳方法,它使用如上所述的El信道多向網橋透傳裝置,並包括以下操作步驟 A.從乙太網到E1方向 Al.所述FPGA大規模交換矩陣晶片[4]收到IP包,首先作解包處理,解掉RMII 口數據的Preamble和SFD,對IP數據包不做任何處理,將每個IP數據包從所述入緩存器中讀出並緩存到所述SDRAM存儲器[5]; A2.根據配置的El時隙號將每個IP包拆分成以Byte為單位的數據流,再根據其目的地址送入相應的所述發送緩存器中,並在下一個時序來到時複合到相應的E1時隙中;
A3. IP數據傳輸時,總是在某個幀的第一個被配置為IP轉E1的時隙處開始傳輸第一個Byte數據,緊接著其他的數據也被不斷地複合到相應的時隙上,直到本包數據傳輸完成;同時,一個包的傳輸狀態信息也被傳送過去; A4.在數據傳輸的過程中每幀數據的第16時隙,固定用來指示本幀的數據傳輸信息;具體規定為在本幀傳輸之前,即上一幀的最後lbit處判斷,如果待傳輸的IP包Byte個數大於32則在第16時隙放入十六進位數"h' FF",如待發送的IP包Byte個數小於或等於32則在第16時隙的0 4Bit內放入實際剩下的十六進位Byte數目,5 7Bit補填二進位數"3' b000";接收端根據第16時隙的數據內容和設備的配置數據從本幀32時隙中篩選出有效的數據,並重新組合成完整的IP包; A5.當前一個IP包傳輸完成後,間隔1幀數據,再傳輸下一個IP包的數據;在此間隔幀中,第16時隙填十六進位數"h' 00";
B.從E1到乙太網方向 從El送來的IP包數據也按照A步驟所述的相應時序關係和數據要求進行傳輸。
本發明所實現的功能可解決現有技術不能應用於點到多點的缺點。經實際測試,本發明的乙太網數據至E1轉換效率即El信道利用率達90%,與現有技術相當。當兩臺設備點對點使用時,可完全替代現有技術;當多臺設備使用時,可進行E1組網,實現對點多點乙太網數據傳輸,且組網的設備間形成基於E1(2M)信道的區域網,各設備間也可自由傳輸乙太網數據;此外利用E1接口的中繼功能,多臺設備間還可跨節點傳輸乙太網數據,極大的方便了用戶的使用。
附圖為本發明原理框圖。
具體實施例方式
實施例1 :參見附圖,一種E1信道多向網橋透傳裝置,其特徵是它包括10M/100M乙太網接口 1, PHY接口 2, El接口及控制電路3, FPGA大規模交換矩陣晶片4,SDRAM存儲器5, FPGA配置晶片6, CPU7 ; 所述10M/100M乙太網接口 1連接乙太網,接收或發送乙太網數據; 所述PHY接口 2連接所述10M/100M乙太網接口 1和所述FPGA大規模交換矩陣芯
片4,雙向傳遞乙太網數據; 所述El接口及控制電路3內設4個El接口 ,連接所述FPGA大規模交換矩陣晶片,雙向傳遞4路E1信道數據;
所述FPGA大規模交換矩陣晶片4內置有4個出緩存器,4個入緩存器,4個發送緩 存器;所述4個出緩存器分別接收所述El接口及控制電路3內設4個El接口的數據,經 緩存後發至所述PHY接口 2 ;所述4個入緩存器接收所述PHY接口 2的乙太網數據,經所述 SDRAM存儲器5、所述4個發送緩存器、所述El接口及控制電路3內設4個E1接口到4路 El信道; 所述FPGA配置晶片6存儲所述FPGA大規模交換矩陣晶片4的工作程序; 所述CPU7以HDLC格式向所述FPGA大規模交換矩陣晶片4發出控制命令;並對所
述E1接口及控制電路3的可用時隙進行配置,選擇獨佔E1方式或不獨佔方式。
實施例2 :如實施例1所述El信道多向網橋透傳裝置,其特徵是所述PHY接口 2
採用RTL8204晶片;所述FPGA大規模交換矩陣晶片4採用XC3S1200E晶片;所述FPGA配置
晶片6採用XCF04S晶片;所述CPU7採用MPC866處理器。 實施例3 :如實施例1或2所述的E1信道多向網橋透傳裝置,其特徵是所述FPGA 大規模交換矩陣晶片4內4個發送存儲器的數據存入時鐘頻率為50MHz,數據讀取的時鐘頻 率為lOOMHz。 實施例4 :一種El信道多向網橋透傳方法,它使用如上1所述的El信道多向網橋 透傳裝置,並包括以下操作步驟
A.從乙太網到E1方向 Al.所述FPGA大規模交換矩陣晶片4收到IP包,首先作解包處理,解掉RMII 口數 據的Preamble和SFD,對IP數據包不做任何處理,將每個IP數據包從所述入緩存器中讀出 並緩存到所述SDRAM存儲器5 ; A2.根據配置的El時隙號將每個IP包拆分成以Byte為單位的數據流,再根據其 目的地址送入相應的所述發送緩存器中,並在下一個時序來到時複合到相應的E1時隙中;
A3. IP數據傳輸時,總是在某個幀的第一個被配置為IP轉E1的時隙處開始傳輸第 一個Byte數據,緊接著其他的數據也被不斷地複合到相應的時隙上,直到本包數據傳輸完 成;同時,一個包的傳輸狀態信息也被傳送過去; A4.在數據傳輸的過程中每幀數據的第16時隙,固定用來指示本幀的數據傳輸信 息;具體規定為在本幀傳輸之前,即上一幀的最後lbit處判斷,如果待傳輸的IP包Byte 個數大於32則在第16時隙放入十六進位數"h' FF",如待發送的IP包Byte個數小於或等 於32則在第16時隙的0 4Bit內放入實際剩下的十六進位Byte數目,5 7Bit補填二 進位數"3' bOOO";接收端根據第16時隙的數據內容和設備的配置數據從本幀32時隙中篩 選出有效的數據,並重新組合成完整的IP包; A5.當前一個IP包傳輸完成後,間隔1幀數據,再傳輸下一個IP包的數據;在此 間隔幀中,第16時隙填十六進位數"h' 00";
B.從E1到乙太網方向 從El送來的IP包數據也按照A步驟所述的相應時序關係和數據要求進行傳輸。
權利要求
一種E1信道多向網橋透傳裝置,其特徵是它包括10M/100M乙太網接口[1],PHY接口[2],E1接口及控制電路[3],FPGA大規模交換矩陣晶片[4],SDRAM存儲器[5],FPGA配置晶片[6],CPU[7];所述10M/100M乙太網接口[1]連接乙太網,接收或發送乙太網數據;所述PHY接口[2]連接所述10M/100M乙太網接口[1]和所述FPGA大規模交換矩陣晶片[4],雙向傳遞乙太網數據;所述E1接口及控制電路[3]內設4個E1接口,連接所述FPGA大規模交換矩陣晶片,雙向傳遞4路E1信道數據;所述FPGA大規模交換矩陣晶片[4]內置有4個出緩存器,4個入緩存器,4個發送緩存器;所述4個出緩存器分別接收所述E1接口及控制電路[3]內設4個E1接口的數據,經緩存後發至所述PHY接口[2];所述4個入緩存器接收所述PHY接口[2]的乙太網數據,經所述SDRAM存儲器[5]、所述4個發送緩存器、所述E1接口及控制電路[3]內設4個E1接口到4路E1信道;所述FPGA配置晶片[6]存儲所述FPGA大規模交換矩陣晶片[4]的工作程序;所述CPU[7]以HDLC格式向所述FPGA大規模交換矩陣晶片[4]發出控制命令;並對所述E1接口及控制電路[3]的可用時隙進行配置,選擇獨佔E1方式或不獨佔方式。
2. 根據權利要求1所述的E1信道多向網橋透傳裝置,其特徵是所述PHY接口 [2]採用RTL8204晶片;所述FPGA大規模交換矩陣晶片[4]採用XC3S1200E晶片;所述FPGA配置晶片[6]採用XCF04S晶片;所述CPU [7]採用MPC866處理器。
3. 根據權利要求1或2所述的El信道多向網橋透傳裝置,其特徵是所述FPGA大規模交換矩陣晶片[4]內4個發送存儲器的數據存入時鐘頻率為50MHz,數據讀取的時鐘頻率為100MHz。
4. 一種El信道多向網橋透傳方法,它使用如權利要求1所述的El信道多向網橋透傳裝置,並包括以下操作步驟A.從乙太網到E1方向Al.所述FPGA大規模交換矩陣晶片[4]收到IP包,首先作解包處理,解掉RMII 口數據的Preamble和SFD,對IP數據包不做任何處理,將每個IP數據包從所述入緩存器中讀出並緩存到所述SDRAM存儲器[5];A2.根據配置的El時隙號將每個IP包拆分成以Byte為單位的數據流,再根據其目的地址送入相應的所述發送緩存器中,並在下一個時序來到時複合到相應的E1時隙中;A3. IP數據傳輸時,總是在某個幀的第一個被配置為IP轉E1的時隙處開始傳輸第一個Byte數據,緊接著其他的數據也被不斷地複合到相應的時隙上,直到本包數據傳輸完成;同時,一個包的傳輸狀態信息也被傳送過去;A4.在數據傳輸的過程中每幀數據的第16時隙,固定用來指示本幀的數據傳輸信息;具體規定為在本幀傳輸之前,即上一幀的最後lbit處判斷,如果待傳輸的IP包Byte個數大於32則在第16時隙放入十六進位數"h'FF",如待發送的IP包Byte個數小於或等於32則在第16時隙的0 4Bit內放入實際剩下的十六進位Byte數目,5 7Bit補填二進位數"3' bOOO";接收端根據第16時隙的數據內容和設備的配置數據從本幀32時隙中篩選出有效的數據,並重新組合成完整的IP包;A5.當前一個IP包傳輸完成後,間隔1幀數據,再傳輸下一個IP包的數據;在此間隔 幀中,第16時隙填十六進位數"h' 00"; B.從E1到乙太網方向從El送來的IP包數據也按照A歩驟所述的相應時序關係和數據要求進行傳輸。
全文摘要
本發明屬於窄帶數據傳輸與交換技術領域,特別涉及一種利用E1信道透傳乙太網數據的裝置和方法。E1信道多向網橋透傳裝置包括10M/100M乙太網接口[1],PHY接口[2],E1接口及控制電路[3],FPGA大規模交換矩陣晶片[4],SDRAM存儲器[5],FPGA配置晶片[6],CPU[7];本發明所實現的功能可解決現有技術不能應用於點到多點的缺點。經實際測試,本發明的乙太網數據至E1轉換效率即E1信道利用率達90%。當兩臺設備點對點使用時,可完全替代現有技術;當多臺設備使用時,可進行E1組網,實現對點多點乙太網數據傳輸,且組網的設備間形成基於E1(2M)信道的區域網,各設備間也可自由傳輸乙太網數據;此外利用E1接口的中繼功能,多臺設備間還可跨節點傳輸乙太網數據。
文檔編號H04L12/46GK101707544SQ20091022320
公開日2010年5月12日 申請日期2009年11月20日 優先權日2009年11月20日
發明者任欣, 張春生, 肖軍, 詹平, 陸芳 申請人:中國人民解放軍第二炮兵裝備研究院第四研究所