半導體集成電路晶片以及半導體集成電路晶片的製作方法

2023-05-28 22:27:26

本發明涉及半導體集成電路晶片中防止來自切割切斷面的汙染的結構，進而涉及搭載有多個這樣的半導體集成電路晶片的半導體集成電路晶片，涉及對例如顯示驅動器ic應用而有效的技術。

背景技術：

在矽晶片這樣的晶片上經過cmos集成電路製造技術等的規定的半導體集成電路製造工藝形成有多個晶片形成區域，在介於各個晶片形成區域之間的切割區域被切斷的晶片形成區域的單片成為半導體集成電路晶片。

以往在切割為單片之前的半導體集成電路晶片的狀態下進行半導體集成電路晶片的檢查。為了檢查的效率化，在切割區域設置有測試布線，該測試布線在晶片形成區域間將各個晶片形成區域的具有同一功能的外部端子彼此共同連接。在切割區域，測試布線與每個信號或電源的測試焊盤連接，將測試探針的端子推壓到測試焊盤，能夠以晶片為單位進行晶片形成區域的半導體集成電路的檢查。作為記載了這樣的測試布線以及測試焊盤的文獻的例子，有專利文獻1。

當切割半導體集成電路晶片時，存在應力集中在晶片形成區域的周圍而產生裂隙的擔憂。若在半導體集成電路晶片的周邊部產生裂隙，那麼水分容易從外部浸入。因此，如在專利文獻2中也記載的那樣，在晶片形成區域的外周設置保護環（耐溼環），能夠防止水分的浸入。

現有技術文獻

專利文獻

專利文獻1國際公開第2010/110233號小冊子

專利文獻2日本特開2012-89668號公報。

技術實現要素：

發明要解決的課題

本發明人對防止來自因切割產生的切斷面的水分等的進入進行了討論。專利文獻2的觀點是，在保護環（guardring）的外側的切割區域形成應力吸收圖案，裂隙難以進入。本發明人的著眼點是，水分難以從端面等浸入，其中所述端面是指到達在切割區域形成的測試焊盤的測試布線因切割而被切斷並露出的端面。被切斷的測試布線的切片與在切割後的半導體集成電路晶片上形成的半導體電路導通。即使採用以保護環包圍半導體電路的周圍的結構，為了使測試布線的切片與半導體電路的內部導通而實現晶片狀態下的檢查，必須切掉保護環的一部分使切片在此處通過。

但是，若切掉保護環的一部分，那麼該部分的防溼性能惡化，水或離子引起的集成電路的汙染成為問題。

本發明的目的在於提供一種即便使到達半導體電路的內部的導電性切片從切割端面等露出也不會使保護環的防溼性能惡化的半導體集成電路晶片以及適於這樣的半導體集成電路晶片的取得的半導體集成電路晶片。

本發明的所述以及其他目的和新的特徵根據本說明書的記述以及添附的附圖是明確的。

用於解決課題的方案

若簡單地對在本申請中公開的發明中的代表性的發明的概要進行說明，則如下述所示。此外，在本項中記載在括號中的附圖標記等是為了使理解容易化的一例。

[1]

半導體集成電路晶片（1）具有：半導體基板（10）；半導體電路（11），形成於所述半導體基板的上方，在上下具有多層布線結構；金屬制的保護環（14），形成於所述半導體基板的上方，包圍所述半導體電路；多個外部連接端子（17_1～17_n），與所述半導體電路具有的所述多層布線結構的規定的布線（15）連接並在表面露出。所述多個外部連接端子內的規定的外部連接端子（17_1）在所述保護環的內側經由導電性的通孔（18）與所述規定的布線導通，在所述保護環的外側經由導電性的通孔（19）與導電性切片（6）導通。所述導電性切片是測試用引出布線（6）的切片，是通過切割而使得其切斷面露出的布線。

由此，在跨過保護環的外部連接端子的一方連接有導電性切片，在另一方連接有保護環內的布線，因此不需要在保護環的中途形成切口。因此，即便使到達半導體電路的內部的導電性切片從切割端面等露出，也不會使保護環的防溼性能惡化。導電性切片被利用於在切割前在晶片狀態下多個半導體電路的統一檢查。

[2]

在項1中，所述外部連接端子由貴金屬布線材料構成，所述導電性切片以及所述保護環由鋁布線材料構成。

由此，即便汙染行進到位於保護環的外側的導電性切片以及通孔，由貴金屬布線材料構成的外部連接端子也不受其影響，防溼性能是完全的。

[3]

在項2中，所述導電性切片進入從所述保護環的外側向內側凹陷的凹陷部並在上下方向與外部連接端子重疊的位置經由導電性的通孔連接於外部連接端子。

由此，不需要在俯視圖中將外部連接端子擴大到保護環的外側。

[4]

在項2中，所述導電性切片是從在被切割的切割區域形成的測試焊盤（4）延伸的布線。

由此，與測試焊盤連接的導電性切片使在切割前在晶片狀態下進行半導體電路的統一檢查成為可能。

[5]

在項2中，所述保護環由在所述多層布線結構的各布線層以圍繞所述半導體電路的外側的方式分別在上下方向重疊地配置的形成閉路的閉路布線（12_1～12_6）和將在上下方向相鄰的布線層的所述閉路布線彼此在該上下方向連接的導電性的圍繞通孔構成（13_1～13_5）構成。

由此，能夠利用各布線層的閉路布線以及圍繞通孔在半導體基板上將保護環形成為壁狀。

[6]

半導體集成電路晶片（9）在半導體晶片（7）上隔開配置有多個晶片形成區域（1w），所述晶片形成區域之間為切割區域（8）。各個所述晶片形成區域具有：半導體電路（11），形成於所述半導體晶片的上方，在上下具有多層布線結構；金屬制的保護環（14），形成於所述半導體晶片的上方，包圍所述半導體電路；以及多個外部連接端子（17_1～17_n），與所述半導體電路具有的所述多層布線結構的規定的布線（15）連接並在表面露出。所述切割區域具有多個測試焊盤（4）。在各個晶片形成區域所述多個外部連接端子內的具有同一功能的規定的多個外部連接端子（17_1）在所述保護環的內側經由導電性的通孔（18）與所述規定的布線導通，在所述保護環的外側經由導電性的通孔（19）與從所述測試焊盤引出的測試用引出布線（6）連接。

由此，在跨過保護環的外部連接端子的一方連接有導電性切片，在另一方連接有保護環內的布線，因此不需要在在保護環的中途形成切口。因此，即便在晶片狀態下的檢查後利用切割使測試用引出布線的切斷面露出，也不會使保護環的防溼性能惡化。

[7]

在項6中，所述外部連接端子由貴金屬布線材料構成，所述導電性切片以及所述保護環由鋁布線材料構成。

由此，即便汙染行進到位於保護環的外側的導電性切片以及通孔，由貴金屬布線材料構成的外部連接端子也不受其影響，防溼性能是完全的。

[8]

在項7中，具有所述同一功能的規定的多個外部連接端子在該晶片形成區域導通（lvdd、lvss）。在所述半導體晶片上夾著所述切割區域配置有在一個方向排列的3個以上的所述晶片形成區域，從在所述切割區域形成的所述測試用焊盤朝向兩側的晶片形成區域引出測試用引出布線，引出的所述測試用引出布線連接於在其兩側的晶片形成區域的每一個形成的彼此具有同一功能的所述規定的外部連接端子。

由此，具有所述同一功能的規定的多個外部連接端子在該晶片形成區域導通，因此能夠有助於在切割區域內配置的測試布線的條數和長度的縮小。進而，能夠從一個測試焊盤共同地對夾著切割區域並列的多個晶片形成區域的規定的外部連接端子供給信號或電源，所以，能夠削減在切割前在晶片狀態下推壓到測試焊盤的測試探針的端子數，或者相對於1個晶片形成區域的外部端子數的增大，能夠抑制測試探針的端子數的增大。

[9]

在項8中，所述規定的外部連接端子是電源端子或者接地端子。

由此，關於電源或接地的供給，得到項8的作用效果。

[10]

在項7中，所述測試用引出布線進入從所述保護環的外側向內側凹陷的凹陷部並在上下方向與外部連接端子重疊的位置經由導電性的通孔連接於外部連接端子。

由此，不需要在俯視圖中將外部連接端子擴大到保護環的外側。

[11]

在項7中，所述保護環由在所述多層布線結構的各布線層以圍繞所述半導體電路的外側的方式分別在上下方向重疊地配置的形成閉路的閉路布線（12_1～12_6）和將在上下方向相鄰的布線層的所述閉路布線彼此在該上下方向連接的導電性的圍繞通孔（13_1～13_5）構成。

由此，能夠利用各布線層的閉路布線以及圍繞通孔在半導體基板上將保護環形成為壁狀。

發明的效果

若簡單地對由在本申請中公開的發明中的代表性的發明得到的效果進行說明，則如下述那樣。

即，即便使到達半導體電路的內部的導電性切片從切割端面露出，也不會使保護環的防溼性能惡化。

附圖說明

圖1是示出用保護環完全將保護環內的最上層布線和保護環外部的測試用引出布線分斷的狀態的俯視圖。

圖2是圖1的a1-a1剖面圖。

圖3是示出從圖1的狀態利用切割使測試用引出布線在晶片側面露出的狀態的俯視圖。

圖4是圖3的a2-a2剖面圖。

圖5是概略地示出半導體集成電路晶片的一部分的俯視圖。

圖6是例示出保護環的構圖的立體圖。

圖7是圖6的cdef面的剖面圖。

圖8是示出金凸點（bump）形成前的半導體集成電路晶片的一部分的縱剖面圖。

圖9是示出相對於圖8的狀態在表面進行ubm濺射的狀態的縱剖面圖。

圖10是相對於圖9的狀態在表面塗敷光致抗蝕劑的狀態的縱剖面圖。

圖11是示出針對圖10的狀態的曝光工序的縱剖面圖。

圖12是示出相對於圖11的狀態進行顯影的狀態的縱剖面圖。

圖13是示出相對於圖12的狀態進行鍍金的狀態的縱剖面圖。

圖14是示出相對於圖13的狀態除去光致抗蝕劑的狀態的縱剖面圖。

圖15是示出相對於圖14的狀態除去ubm的狀態的縱剖面圖。

圖16是示出通過保護環的切口將保護環外部的測試用引出布線連接於保護環內的最上層布線的比較例的狀態的俯視圖。

圖17是圖16的b1-b1剖面圖。

圖18是示出從圖16的狀態利用切割使測試用引出布線在晶片側面露出的狀態的俯視圖。

圖19是圖18的b2-b2剖面圖。

具體實施方式

本發明的半導體集成電路晶片9如在圖5中示出其一部分那樣，在半導體晶片7上以矩陣狀隔開地配置有多個晶片形成區域1w，晶片形成區域1w之間為切割區域8。晶片形成區域1w是在半導體集成電路晶片9完成後通過切割而成為半導體集成電路晶片1的區域。半導體晶片7實際上為圓形，例如由單晶矽構成。如圖6所示，在半導體集成電路晶片1中也將半導體晶片7的部分稱作半導體基板10。此處，晶片形成區域1w沒有特別限制，但是，被做成在液晶面板的顯示驅動中使用的顯示驅動器ic，具有長條狀，沿著其長邊排列有多個外部連接端子16_1～16_m、17_1～17_n。沿著一個長邊的外部連接端子17_1～17_n為液晶面板的源極驅動端子、柵極控制信號端子、顯示同步信號端子、電源端子以及接地端子等。沿著另一個長邊的外部連接端子16_1～16_m為主接口用的端子。

各個晶片形成區域1w如圖6所例示那樣，在半導體晶片7的上方具備半導體電路11，該半導體電路11具有mos電晶體或電容元件等的所希望的電路元件和上下的多層布線結構，同樣地在半導體晶片7的上方形成有包圍半導體電路11的金屬制的保護環14。

半導體電路11按照所希望那樣利用多層布線將在半導體晶片7的主面形成的電路元件進行連接而具有所需要的電路功能例如顯示驅動器ic所需要的顯示控制功能。多層布線結構沒有特別限制，但是被做成在電路元件的上方層疊的布線層l1至布線層l5的5層布線層結構，各布線層具有構成用於連接電路元件的布線的所希望的布線圖案，布線例如為鋁布線，各層的布線被層間絕緣膜絕緣。關於與半導體電路11中的電路元件以及l1至l5的布線層相關的器件結構、製造方法，應用公知的cmos集成電路製造技術等即可，此處省略其詳細的說明。

保護環14如圖6所例示那樣由在多層布線結構的各布線層l1～l5以圍繞半導體電路11的外側的方式分別在上下方向重疊地配置的形成閉路的閉路布線12_1～12_6和將在上下方向相鄰的布線層的所述閉路布線12_1～12_6彼此在該上下方向連接的導電性的圍繞通孔13_1～13_5構成。保護環14形成包圍半導體電路11的壁。閉路布線12_1～12_6例如由與其他的布線相同的鋁布線材料構成。圍繞通孔13_1～13_5例如由與其他的通孔相同的鋁布線材料構成。保護環14的縱剖面結構如示出圖6中的cdef面的剖面的圖7那樣。保護環14的製造方法採用專利文獻2等記載的公知的製造方法即可。

切割區域8如圖5所例示那樣具有多個測試焊盤4。雖然沒有特別限制，但是測試焊盤4配置在晶片形成區域1w的短邊的旁邊的切割區域8。從測試焊盤4起在其左右測試用引出布線6延伸到晶片形成區域1w。雖然沒有特別限制，但是測試用引出布線6連接於圖5的右側的晶片形成區域1w的外部連接端子17_1，並且連接於圖5的左側的晶片形成區域1w的外部連接端子17_n。晶片形成區域1w的外部連接端子17_1、17_n在晶片形成區域1w的內部利用電源布線lvdd或者接地布線lvss導通。因此，如根據圖5明確的那樣，對配置成左右一列的多個晶片形成區域能夠從配置於同列的任意一個測試焊盤4供給電源或接地。不需要按每個晶片形成區域1w從測試焊盤4單獨地供給電源或接地。即，為了統一檢查多個晶片形成區域1w的半導體電路11，測試焊盤4是有用的。

本實施方式的特徵的結構是在不將保護環14在中途分斷的情況下將測試焊盤4連接於規定的外部連接端子17_1的結構。如示出其連接部的平面結構的圖1以及示出圖1的a1-a1剖面的圖2那樣，外部連接端子17_1在保護環14的內側經由導電性的通孔18與規定的最上層布線15導通，在保護環的外側經由導電性的通孔19連接於從所述測試焊盤4引出的測試用引出布線6。規定的最上層布線15、測試焊盤4以及測試用引出布線6例如使用鋁布線材料分別形成於最上層的布線層。在俯視圖中通孔19位於保護環14之外。即，測試用引出布線6進入從保護環14的外側向內側凹陷的凹陷部14a，在上下方向與外部連接端子17_1重疊的位置，測試用引出布線6經由通孔19連接於外部連接端子17_1。在圖1以及圖2中，切斷線d的左側通過切割而被切斷。測試用引出布線6在中途被切斷，從半導體集成電路晶片1的側面露出。在圖3中示出從圖1的狀態利用切割而使測試用引出布線在晶片側面露出的狀態，在圖4中示出其a2-a2剖面。此外，除了測試焊盤4、外部連接端子17之外，覆蓋半導體集成電路晶片的鈍化膜在圖1以及圖3中省略圖示。

外部連接端子17由貴金屬布線材料構成，例如作為金凸點而實現。在圖8中例示出金凸點形成前的半導體集成電路晶片的一部分。最上層布線15形成為鋁焊盤。21是l4布線層的鋁布線。20是在鋁布線21的表面背面形成的由tin構成的勢壘金屬，防止由鋁的侵蝕引起的惡化。對於圖8的狀態在表面濺射凸點下金屬（ubm）23（圖9），在其上塗敷光致抗蝕劑30（圖10），使用光掩模31對表面進行曝光（圖11）。曝光後進行顯影，由此，在未曝光部形成有開口32（圖12）。接著，將剩餘的光致抗蝕劑30作為掩模在開口32進行鍍金（圖13），然後，將光致抗蝕劑30除去（圖14），將露出的ubm除去（圖15）。由此，能夠由金凸點構成外部連接端子17。由金凸點構成的外部連接端子17的厚度為10～12μm，其下的最上層布線15或閉路布線12_1～12_6等的布線的厚度為數千埃。如根據上述明確的那樣可知通孔18、19也作為金凸點的製造的一環而形成即可。

如上述那樣構成的半導體集成電路晶片7能夠從一個測試焊盤4共同地對並列的多個晶片形成區域1w供給信號或電源等。即，具有同一功能的規定的多個外部連接端子17_1、17_n如圖5所例示那樣在該晶片形成區域1w導通，因此，能夠從一個測試焊盤4共同地對夾著切割區域8並列的多個晶片形成區域1w的規定的外部連接端子17_1、17_n供給信號或電源。因此，能夠削減在切割前在晶片狀態下推壓到測試焊盤的測試探針的端子數，或者相對於1個晶片形成區域1w的外部端子數的增大，能夠抑制測試探針的端子數的增大。進而，外部連接端子17_1、17_n如圖5那樣在晶片形成區域1w導通發揮將在切割區域內配置的測試布線的條數和長度縮小的作用。

此外，如上述那樣構成的半導體集成電路晶片將保護環14的內側的最上層布線15從保護環14的外側的測試用引出布線6用保護環分斷。即，在跨過保護環14的外部連接端子17_1的一方連接有測試用引出布線6，在另一方連接有保護環14的內側的最上層布線15，因此不需要在保護環14中在中途形成切口。因此，即便在切割後的半導體集成電路晶片1中使到達半導體電路11的內部的測試用引出布線的導電性切片6從切割端面等露出，也不會使保護環14的防溼性能惡化。如圖3所例示那樣，沿著露出的導電性切片6進入的水分、氯離子被保護環14阻擋，阻止侵入其內部。由於與導電性切片6連接的通孔19、外部連接端子17_1由金凸點形成，所以，其自身難以被腐蝕，即便汙染行進到了位於保護環的外側的導電性切片6，由貴金屬布線材料構成的導電性通孔19以及外部連接端子17_1也不受其影響，防溼性能是完全的。

相對於此，如圖16以及圖17的比較例那樣，在通過保護環43的切口43a將保護環43的外側的測試用引出布線42連接於保護環43的內側的最上層布線40的情況下，如圖18以及圖19那樣，沿著切割後露出的導電性切片42進入的水分、氯離子通過切口43a侵入到保護環43的內部。由此，即便通孔18、外部連接端子17_1由金凸點形成，如果汙染行進到了構成其根基的最上層布線40，那麼外部連接端子17_1和最上層布線40的導通變得不穩定，進而，如果腐蝕擴展，那麼在其他部分也產生不良。

如圖1所例示那樣，測試用引出布線（導電性切片）6進入從保護環14的外側向內側凹陷的凹陷部14a，因此，即便形成導電性通孔19，也不需要在俯視圖中將外部連接端子17_1擴大到保護環14的外側。

以上基於實施方式具體地對本發明人的發明進行了說明，但是，本發明並不限於此，當然能夠在不脫離其宗旨的範圍內進行各種變更。

例如，在上述說明中將在與長條狀的晶片形成區域的短邊對置的位置的切割區域配置測試焊盤的情況作為一例，但是，本發明並不限於此，在將在與晶片形成區域的長邊對置的位置的切割區域配置的測試焊盤連接於晶片形成區域內的保護環內部的情況下，進而在這二者的情況下當然都能夠應用。此外，應用本發明的外部連接端子不限於電源以及接地用，也可以是數據、地址、控制信號以及參考電壓等無論哪種信號或電壓用的外部連接端子。

貴金屬布線材料不限於金，也可以是鉑等。關於鋁布線材料，能夠使用銅布線材料或矽化物等各種布線材料。多個布線結構不限於5層，能夠採用其以外的布線層數。

此外，導電性通孔18、19不需要是貴金屬。也可以使用鋁布線材料形成。

附圖標記說明

1半導體集成電路晶片

1w晶片形成區域

4測試焊盤

6測試用引出布線（導電性切片）

7半導體晶片

8切割區域

9半導體集成電路晶片

11半導體電路

l1～l5布線層

12_1～12_6閉路布線

13_1～13_5圍繞通孔

14保護環

14a凹陷部

15規定的最上層布線

16_1～16_m、17_1～17_n外部連接端子

lvdd電源布線

lvss接地布線

18導電性的通孔

19導電性的通孔

20由tin構成的勢壘金屬

21l4布線層的鋁布線

23凸點下金屬（ubm）

30光致抗蝕劑

31光掩模

32開口

40最上層布線

42測試用引出布線

43保護環

43a切口。