Io輸入口擴展電路的製作方法
2023-05-29 08:51:36
Io輸入口擴展電路的製作方法
【專利摘要】本發明公開了一種IO輸入口擴展電路，其中，所述IO輸入口具有模擬電壓採集功能，所述IO輸入口擴展電路包括輸出埠、至少兩個擴展電路和至少兩個輸入埠，每一擴展電路的輸入端分別對應連接一個所述輸入埠，每一擴展電路的輸出端均連接所述輸出埠，所述輸出埠連接所述IO輸入口；藉由所述至少兩個輸入埠輸入的至少兩個數字電壓通過對應的擴展電路後轉換成一個共同的模擬電壓後通過所述輸出埠輸出給所述IO輸入口。實施本發明IO輸入口擴展電路，通過採集IO輸入口的輸入電壓能夠有效地實現讀取IO口狀態，無需其他IO口控制即可達到IO口擴展的目的，電路簡單且成本低。
【專利說明】IO輸入口擴展電路
【技術領域】
[0001]本發明涉及模擬電子技術和數字電子【技術領域】，尤其涉及一種IO輸入口擴展電路。
【背景技術】
[0002]在各個領域的智能化管理及過程控制等領域中，通常使用單片機作為主控晶片來控制各種儀器和電器的工作。
[0003]由於單片機的IO 口的個數是固定的，而且一個IO 口一般只能夠輸入/輸出一路信號，當輸入到單片機的信號較多時，經常會遇到單片機的IO輸入口不夠用的情況。
[0004]以往解決上述問題的方法主要有兩種，一種是更換IO 口個數更多的單片機，然而對安裝好的單片機進行更換，會造成生產工序的繁瑣，從而增大生產成本:另一種解決方法是通過增加專門的擴展晶片來擴展IO 口，然而擴展晶片的價格比較高，因此同樣存在生產成本高的問題。
[0005]因此，有必要提供一種改進型的IO輸入口擴展電路來克服上述缺陷。
【發明內容】
[0006]本發明的多個方面提供一種IO輸入口擴展電路，通過採集IO輸入口的輸入電壓能夠有效地實現讀取IO 口狀態，無需其他IO 口控制即可達到IO 口擴展的目的，電路簡單且成本低。
[0007]本發明提供了一種IO輸入口擴展電路，其中，所述IO輸入口具有模擬電壓採集功能，所述IO輸入口擴展電路包括輸出埠、至少兩個擴展電路和至少兩個輸入埠，每一擴展電路的輸入端分別對應連接一個所述輸入埠，每一擴展電路的輸出端均連接所述輸出埠，所述輸出埠連接所述IO輸入口 ；藉由所述至少兩個輸入埠輸入的至少兩個數字電壓通過對應的擴展電路後轉換後，生成一個共同的模擬電壓並通過所述輸出埠輸出給所述IO輸入口。
[0008]作為上述技術方案的改進，通過所述模擬電壓值能夠唯一地獲得每一所述輸入埠輸入的數字電壓為高電平/低電平。
[0009]作為上述技術方案的改進，所述IO輸入口為ADC輸入口。
[0010]在本發明的一個實施例中，所述擴展電路為兩個，所述輸入埠為兩個。
[0011 ] 在本發明的另一實施例中，所述擴展電路為三個，所述輸入埠為三個。
[0012]在本發明的另一實施例中，每一所述擴展電路包括MOS管、接地電阻和兩個分壓電阻；所述MOS管的柵極一方面連接一個所述輸入埠，另一方面通過所述接地電阻接地；所述MOS管的源極接地；所述MOS管的漏極一方面通過一個所述分壓電阻連接電源，另一方面通過另一個所述分壓電阻連接所述輸出埠。
[0013]在本發明的另一實施例中，每一所述擴展電路包括MOS管、接地電阻和分壓電阻；所述MOS管的柵極一方面連接一個所述輸入埠，另一方面通過所述接地電阻接地；所述MOS管的源極接地；所述MOS管的漏極一方面通過一個共用分壓電阻連接電源，另一方面通過所述分壓電阻連接所述輸出埠。
[0014]在本發明的另一實施例中，每一所述擴展電路包括三極體和兩個分壓電阻，所述三極體的基極連接一個所述輸入埠 ；所述三極體的發射極接地；所述三極體的集電極通過所述兩個分壓電阻串聯後連接電源，且所述兩個分壓電阻之間的連接點連接所述輸出端□。
[0015]在本發明的另一實施例中，每一所述擴展電路包括三極體和分壓電阻，所述三極體的基極連接一個所述輸入埠 ；所述三極體的發射極接地；所述三極體的集電極連接所述分壓電阻並通過一個共用分壓電阻連接電源，且所述分壓電阻與所述共用分壓電阻之間的連接點連接所述輸出埠。
[0016]與現有技術相比，本發明公開的IO輸入口擴展電路具有如下有益效果:
[0017]1、將多個輸入的數字電壓通過本發明通過IO輸入口擴展電路而輸出模擬電壓到具有模擬電壓採集功能的IO輸入口，根據輸出電壓和輸入電壓的對應關係，通過採集IO輸入口的輸入電壓(即擴展電路的輸出電壓)能夠有效地讀取IO 口輸入狀態，無需其他IO 口控制即可達到IO 口擴展的目的；
[0018]2、電路簡單，成本低；本發明的IO輸入口擴展電路只需要利用簡單的電阻和MOS管(或三極體)電路實現，比起現有技術中能夠實現相同功能的DAC轉換器成本低，而且該電路相比DAC轉換器少了一些控制IO 口，只需要小電流驅動，電路簡單容易實現。
【專利附圖】
【附圖說明】
[0019]圖1是本發明實施例1中一種IO輸入口擴展電路的結構示意圖；
[0020]圖2是本發明實施例2中一種IO輸入口擴展電路的結構示意圖；
[0021]圖3是本發明實施例3中一種IO輸入口擴展電路的結構示意圖；
[0022]圖4是本發明實施例4中一種IO輸入口擴展電路的結構示意圖；
[0023]圖5是本發明實施例5中一種IO輸入口擴展電路的結構示意圖；
[0024]圖6是本發明實施例6中一種IO輸入口擴展電路的結構示意圖。
【具體實施方式】
[0025]下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基於本發明中的實施例，本領域普通技術人員在沒有作出創造性勞動前提下所獲得的所有其他實施例，都屬於本發明保護的範圍。
[0026]本發明提供了一種IO輸入口擴展電路，其中，所述IO輸入口具有模擬電壓採集功能(例如，ADC 口)，所述IO輸入口擴展電路包括輸出埠、至少兩個擴展電路和至少兩個輸入埠，每一擴展電路的輸入端分別對應連接一個所述輸入埠，每一擴展電路的輸出端均連接所述輸出埠，所述輸出埠連接所述IO輸入口 ；藉由所述至少兩個輸入埠輸入的至少兩個數字電壓通過對應的擴展電路後轉換成一個共同的模擬電壓後通過所述輸出埠輸出給所述IO輸入口。通過所述模擬電壓值能夠唯一地獲得每一所述輸入埠輸入的數字電壓為高電平/低電平。[0027]本發明的IO輸入口擴展電路，通過採集IO輸入口的輸入電壓能夠有效地實現讀取IO 口狀態，無需其他IO 口控制即可達到IO 口擴展的目的，電路簡單且成本低。
[0028]下面，結合圖1?圖6，通過多個具體實施例描述本發明的IO輸入口擴展電路的結構。
[0029]實施例1
[0030]參見圖1，是本發明實施例提供的一種IO輸入口擴展電路的結構示意圖。該IO輸入口擴展電路包括輸出埠 output、三個擴展電路11、12、13和三個輸入埠 inputl、input2、input3，每一擴展電路11、12、13的輸入端分別對應連接一個所述輸入埠inputl、input2、input3,每一擴展電路的輸出端均連接所述輸出埠 output,所述輸出埠 output連接單片機的IO輸入口，其中，該單片機的IO輸入口具有模擬電壓採集功能，例如ADC 口。藉由所述三個輸入埠 inputl、input2、input3輸入的三個數字電壓通過對應的擴展電路後轉換成一個共同的模擬電壓後通過所述輸出埠 output輸出給單片機的IO輸入口，並且，通過設置電路中的每個元件參數，使得通過知道單片機的IO輸入口的模擬電壓值，能夠直接並唯一推導出所述三個輸入埠 inputl、input2、input3輸入的三個數字電壓為高電平還是低電平。
[0031]在本實施例中，每一個擴展電路為一個拓撲結構單元，且每個拓撲結構單元的電路結構相同，可以實現將數字輸入轉換為電壓輸出的功能。當需要將單片機的IO輸入口擴展成N個輸入口時，則利用N個拓撲結構單元來實現。在本實施例中，利用3個拓撲結構單元來實現將單片機的一個IO輸入口擴展成3個輸入口，即第一擴展電路11、第二擴展電路12和第三擴展電路13。
[0032]具體的，第一擴展電路11包括MOS管Q1、接地電阻R7和兩個分壓電阻Rl、R2 ;所述MOS管Ql的柵極一方面連接一個所述輸入埠 inputl (即第一輸入埠)，另一方面通過所述接地電阻R7接地；所述MOS管Ql的源極接地；所述MOS管Ql的漏極一方面通過分壓電阻Rl連接電源VCC，另一方面通過分壓電阻R2連接所述輸出埠 output。
[0033]第二擴展電路12包括MOS管Q2、接地電阻R8和兩個分壓電阻R3、R4 ;所述皿)5管Q2的柵極一方面連接一個所述輸入埠 input2 (即第二輸入埠)，另一方面通過所述接地電阻R8接地；所述MOS管Q2的源極接地；所述MOS管Q2的漏極一方面通過分壓電阻R3連接電源VCC，另一方面通過分壓電阻R4連接所述輸出埠 output。
[0034]第三擴展電路13包括MOS管Q3、接地電阻R9和兩個分壓電阻R5、R6 ;所述MOS管Q3的柵極一方面連接一個所述輸入埠 input3 (即第三輸入埠)，另一方面通過所述接地電阻R9接地；所述MOS管Q3的源極接地；所述MOS管Q3的漏極一方面通過分壓電阻R5連接電源VCC，另一方面通過分壓電阻R6連接所述輸出埠 output。
[0035]因此，通過設置電路中的每個元件參數，利用單片機的10輸入口(ADC 口)採集所述輸出埠 output輸出的模擬電壓值,能夠直接並唯一推導出所述第一輸入埠 inputl、第二輸入埠 input2以及第三輸入埠 input3輸入的數字電壓為高電平還是低電平。例如，若供電為VCC，當輸入埠 inputl，input2，input3輸入為全為低電平時，輸出埠output輸出為VCC電壓；若輸入埠 inputl, input2, input3輸入全為高電平時,輸出埠 output輸出為0V;若輸入埠 inputl，input2，input3輸入分別為1、0、0時，輸出埠output 輸出 Output=VCC* (R2/ ((R3+R4) // (R5+R6) +R2))，式中 // 表示電阻並聯；若輸入端P inputl, input2, input3 輸入分別為 1、1、0 時，輸出埠 output 輸出 output=VCC*(R2//R4/(R2//R4+R5+R6)),式中//表示電阻並聯；以此類推，可以算出例如設置電路元件參數為 VCC=3.3V, Rl=3.9K, R2=20K, R3=22K，R4=20K, R5=27K，R6=47K 時，輸入邏輯和輸出電壓的關係如下表1:
[0036]
【權利要求】
1.一種IO輸入口擴展電路，其中，所述IO輸入口具有模擬電壓採集功能，其特徵在於，所述IO輸入口擴展電路包括輸出埠、至少兩個擴展電路和至少兩個輸入埠，每一擴展電路的輸入端分別對應連接一個所述輸入埠，每一擴展電路的輸出端均連接所述輸出埠，所述輸出埠連接所述IO輸入口 ；藉由所述至少兩個輸入埠輸入的至少兩個數字電壓通過對應的擴展電路後轉換後，生成一個共同的模擬電壓並通過所述輸出埠輸出給所述IO輸入口。
2.如權利要求1所述的IO輸入口擴展電路，其特徵在於，通過所述模擬電壓值能夠唯一地獲得每一所述輸入埠輸入的數字電壓為高電平/低電平。
3.如權利要求1所述的IO輸入口擴展電路，其特徵在於，所述IO輸入口為ADC輸入□。
4.如權利要求1所述的IO輸入口擴展電路，其特徵在於，所述擴展電路為兩個，所述輸入埠為兩個。
5.如權利要求1所述的IO輸入口擴展電路，其特徵在於，所述擴展電路為三個，所述輸入埠為三個。
6.如權利要求1?5中任一項所述的IO輸入口擴展電路,其特徵在於,每一所述擴展電路包括MOS管、接地電阻和兩個分壓電阻；所述MOS管的柵極一方面連接一個所述輸入埠，另一方面通過所述接地電阻接地；所述MOS管的源極接地；所述MOS管的漏極一方面通過一個所述分壓電阻連接電源，另一方面通過另一個所述分壓電阻連接所述輸出埠。
7.如權利要求1?5中任一項所述的IO輸入口擴展電路，其特徵在於，每一所述擴展電路包括MOS管、接地電阻和分壓電阻；所述MOS管的柵極一方面連接一個所述輸入埠，另一方面通過所述接地電阻接地；所述MOS管的源極接地；所述MOS管的漏極一方面通過一個共用分壓電阻連接電源，另一方面通過所述分壓電阻連接所述輸出埠。
8.如權利要求1?5中任一項所述的IO輸入口擴展電路，其特徵在於，每一所述擴展電路包括三極體和兩個分壓電阻，所述三極體的基極連接一個所述輸入埠 ；所述三極體的發射極接地；所述三極體的集電極通過所述兩個分壓電阻串聯後連接電源，且所述兩個分壓電阻之間的連接點連接所述輸出埠。
9.如權利要求1?5中任一項所述的IO輸入口擴展電路，其特徵在於，每一所述擴展電路包括三極體和分壓電阻，所述三極體的基極連接一個所述輸入埠 ；所述三極體的發射極接地；所述三極體的集電極連接所述分壓電阻並通過一個共用分壓電阻連接電源，且所述分壓電阻與所述共用分壓電阻之間的連接點連接所述輸出埠。
【文檔編號】G05B19/042GK103439905SQ201310384866
【公開日】2013年12月11日 申請日期:2013年8月29日 優先權日:2013年8月29日
【發明者】林治印, 屈朋偉, 杜傑平, 侯勇, 陳江武 申請人:廣州視源電子科技股份有限公司