應用虛擬四點內插法之電路結構及系統架構的製作方法

2023-05-28 18:55:56 3

專利名稱：應用虛擬四點內插法之電路結構及系統架構的製作方法
技術領域：
本發明涉及數位訊號和影像數據處理的線路架構及方法。更為詳細地描述則是，本發明發明是以虛擬四點內插法應用於數位訊號和影像數據處理的電路架構，系統架構及方法。
當對於更高品質的影音展示或高傳真的音質收錄和播放的需求逐漸增高，諸如此類的系統表現層次經常被描述成取樣數據的處理是否快速和正確，而取樣的方法之一則是內插法。詳言之，由於對此類系統的要求為高品質，最初的取樣輸入變得無法滿足其精確性和品質的需要。為提高系統輸出的品質，內插法的引用以產生更多的數據點使其介於樣本數據之間，乃是一通常性的作法。最常見的應用之一則在於圖形展示系統。為放大某一特定的展示區，更多量的展示數據必須即時地以高速高精確的方式產生，如此才能符合影像放大區的需要，並使其無扭曲變形的情形發生。


圖1表示傳統的內插法架構，在此，典型的兩點線性內插演算法被引用。為求得一內插點介於取樣數據fi-1和fi之間，我們假設存在一個一次線性函數於此二取樣數據中，即fi-1和fi之中。基於此一簡易假設，則fi-1和fi間必以一直線相連。而新的內插樣點f便可藉由所提供之f相關位置做計算而得。大致上，f之相關位置是從點f至fi-1和點fi至fi-1的距離比求得。
傳統的內插法技術有兩項缺點。第一便是，簡易地假設兩取樣點間為一次線性函數通常無法充分的滿足其正確性。尤其在兩取樣點間有著較大變化時，此一問題將更為顯著。例如在一影像展示範圍內，位於展示主題邊緣的二個像素點之亮度通常有著快速且非線性的變化。而當一旦對影像主題的邊緣須要做急速的放大和縮小時，傳統的簡易模型已不敷提供高品質的解像力。第二點是基於正確性的受限制，因此傳統的兩點插技術並非一定能滿足現代影像處理設備時常需要的高品質影像放大縮小。當影像中一標註小區域被放大或縮小額外的影像數據像素點必須被計算出並加入展示。這些處理須即時完成。而影像放大縮小的品質經常受制於內插法所得的像素點有著較為可觀的失真。尤其是當放大縮小的運算動作於一原始影像的相鄰像素點間有大幅度的數據變異時，影像展示可能變得扭曲，變形。傳統影像系統引用的失真性內插法計算所產生的不悅視覺效果是導致影像系統中放大縮小函數被貶值之要因。
為提高內插法的精確度，各式各樣的技術被一一提出。更多的取樣點數據亦被用於求得內插點的計算。這些技術通常須要使用到二次或更高次的函數來近似於多個樣本點和預期內插點之間關連性。然而因為求解這些高次函數牽涉到更為複雜的計算，其處理速度也明顯的降低。因此，儘管這些藉著解高次方程式而使用較多樣本點的技術能夠提供較高精確度及較佳品質的內插結果，其較緩慢的處理速度亦常成為其最大的限制。因此這類技術的使用仍然十分有限。
所以對於提高數位訊號處理之內插技術依然存在著需要。尤其在音聲、視覺、或其它多媒體應用領域裡，由於取樣數據的內插技術經常被使用，因此能提供精確的內插數據並滿足快速處理需求之內插技術更顯得重要。而能夠有效率的高速運作卻不需複雜演算法的內插處理才是我們的需要。更為有利者，則是此一內插技術可被應用於模組化電路架構上，使其操作能夠簡便且經濟。
本發明之目的是在於提供一模組化電路結構及系統，應用虛擬四點內插演算法以解決以上所述的現有技術所遭遇之困難。
特別是本發明另一目的在於提供一種為應用虛擬四點內插演算法之模組化電路結構及系統架構，以提高內插法的精確度。
又本發明的應用虛擬四點內插演算法的模組化電路結構及系統架構，完成了明顯提高利用四樣本點內插的精確度卻無損其運作速度的目的。
再者此發明的應用虛擬四點內插演算法之模組化電路結構及系統架構使得虛擬四點內插法技術能夠簡便且經濟地實現出，此為本發明又另一目的。
簡言之，在具體化上，本發明它包括了一個能從四個取樣輸入數據，產生內插結果的數據處理模組。此一數據處理模組包含了一輸入裝置，一個存儲器模組，用來接收四個取樣數據輸入。又此一數據處理模組更進一步含括一虛擬四點內插模組，用來接收比值P並藉著使用下述的方程式(6)產生內插的結果。
本發明有一優點在於它提供了，應用虛擬四點內插演算法的模組化電路和系統架構，使得以上所述的現有技術遭遇到的困難得以解決。
特別是，本發明的優點在於它提供的應用虛擬四點內插演算法的模組化電路和系統架構，使得內插法的精確度可大幅地提高。
關於本發明的另一優點是應用虛擬四點內插演算法的模組化電路和系統架構，藉著使用四個取樣數據而明顯地提高了內插法的精確度卻無損於處理速度。
再者本發明尚有另一優點是應用虛擬四點內插演算法的模組化電路和系統架構，使得虛擬四點內插法技術能夠簡便且經濟地實現出來。
以下配合附圖對本發明的實施例作詳細描述。
圖1是表示現有的放大縮小技術所用內插法的運作方式的概要圖；圖2是表示根據本發明之內插法的運作方式的概要圖3A和3B比較現有的內插法和本發明之內插法，他們彼此的精確度；圖4為一框圖描述依據本發明所包括的數據處理模組在作內插運算時的作用程序；圖5為一概要的框圖，表示一數據處理系統執行本發明的內插法運作；圖6是一邏輯電路圖表示程式化邏輯陣列如何執行(P2－P)/4之運算；圖7是一影像放大縮小系統引用了本發明的內插法模組。
為了完全地描述本發明虛擬四點內插法(PFPI)，請先參考圖2，在此顯示四樣本點分別取自函數f(x)。此四樣本點分別以fi-2，fi-1，fi及fi+1表示。而介於fi-1和fi之間的函數f(x)值是知的。因此我們做一假設介於fi-1和fi之間的函數f(x)為一連續函數。假定此刻要以內插法求一內插樣本點，f介於fi-1和fi，之間，而以下的計算便是虛擬四點內插法所採用的方法。首先利用前三個樣本點，意即，fi-2，fi-1和fi，計算出第一個內插樣點fa。
fa＝fi(P2＋P)/2＋fi-1(1－P2)＋fi-2(P2－P)/2(2)在此P是點f至fi-1和點fi-1至fi沿X座標軸的距離比，意即，P＝[X－(i－1)]/[i(i－1)] (3)相似地，另一內插樣點fb可從後三個樣本值，意即，fi-1，fi和fi+1計算求得。
fb＝fi+1(P2－P)/2＋fi(2P－P2)＋fi-1[(P2－3P)/2＋1] (4)然後新的內插樣本點f的值，可由計算fa和fb的平均值而得，意即，f＝(fa＋tb)/2 (5)
亦可表示成f＝fi+1(P2－P)/4＋fi[(P－(P2－P)/4]＋fi-1[1－P－P2－P)/4]＋fi-1(P2－P)/4 (6)此內插法的精確度明顯地超越早期使用的二點內插法技術。圖3比較內插後的結果相對應於兩點內插法(圖3A)和本發明之虛擬四點內插法(圖3B)間的差異。而頻率聲應在此表示成正規化頻率函數依據著不同的P值。頻率響應在此表示成正規化頻率函數依據著不同的P值。頻率響應的下降率表示可能發生的內插錯誤。在此，圖3B引用本發明PFPI技術可能發生的內插錯誤遠小於圖3A現有的兩點內插法技術(如圖1所示)。
參照圖4，其中展示一簡易框圖有關於內插法線路100。而影像數據的接收和存儲則在存儲模組105內進行。為實施虛擬四點內插法，四樣本數據fi-2，fi-1，fi和fi+1被虛擬四點內插法模組110接收。虛擬四點內插法模組110亦接收一由方程式(3)計算而得的P值。接著虛擬四點內插法模組執行內插法功能藉由方程式(6)來產生一內插值f。
圖5表示依據方程式(6)執行虛擬四點內插法的具體架構。虛擬四點內插法模組110包含了大多數的加法器和乘法器，用來執行虛擬四點內插法運算，而所用的影像數據則來自存儲模組105。虛擬四點內插法模組110包括四條影像數據線，意即，數據線120-1，120-2，120-3和120-4，而在每一條線上有一乘法器，即乘法器125-1，125-2，125-3，125-4。虛擬四點內插法模組110更進一步包括一影像數據的內插係數產生裝置128，對120的每一條數據線產生一內插係數。然後對每一條影像數據線所產生的內插係數經由四條內插係數線，即，線130-1，130-2，130-3和130-4。分別傳送至乘法器125-1，125-2，125-3和125-4。乘法器125-1至125-4把從內插係數線130-1至130-4接收到的內插係數和其相對應的每一個影像數據做乘法運算。虛擬四點內插法模組更包含了一個最後總加單元140。140是一加法器，它將四個影像數據fi-2，fi-1，fi和fi+1做加法運算然後產生方程式(6)裡的最終內插數據f。
如圖5所示，內插係數產生裝置128亦包括了一獨立(P2－P)/4模組150，用來作(P2－P)/4值的計算。此獨立模組150對存在於方程式(6)內的各項次，提供了實質上的幫助。因為在方程式(6)裡(P2－P)/4這一因式不斷地重複出現。藉著利用此(P2－P)/4獨立模組來產生因式(P2－P)/4之值，不僅能減少重複性計算而且還能達到硬體與軟體資源的節約使用；另一方面更降低了內插計算所需的時間。而且藉著使用(P2－P)/4模組150所產生的輸出值，在圖5內的內插係數傳送，意即，由每一內插係數線，130-1至130-4，到每一對應的乘法器，即125-1和125-4，其線路可容易地被重新建構起來。在線路130-1和130-4上，內插係數的傳輸只是單純的(P2－P)/4值，可直接接自(P2－P)/4模組150之輸出。而線路130-2到乘法器125-2的內插係數傳送則必須經由下列的運算步驟首先將(P2－P)/4模組150產生的輸出反相，以求得一負的(P2－P)/4值，接著利用加法器160將P值加上上述所得的負(P2－P)/4以產生內插係數P－(P2－P)/4給予乘法器152-2，做為與fi-1相乘的運算元。至於傳送到乘法器125-3的內插係數值必須做以下處理首先，使用乘法器170將(P2－P)/4值乘以2，得到(P2－P)/2。然後再利用加法器180，把從加法器160得到的值P－(P2－P)/4，加上(P2－P)/2，而得P＋(P2－P)/4值。接著將加法器180的輸出結果反相得－[P＋(P2－P)/4]。然後使用加法器190，將－[P＋(P2－P)/4]值加1而得到最終的內插係數[1－P－(P2－P)/4]，給予乘法器125-3做為與fi相乘的運算元。至此一個細密而且模組化的虛擬四點內插法電路已被建構出來，用以執行由方程式(6)產生的PFPI內插運作。
獨立的(P2－P)/4模組150可藉著使用程式化邏輯陣列(PLA)來實現，如圖6所示。為了便於解釋，我們利用一輸入為3位元而輸出為4位元的PLA來加以說明。(P2－P)/4的真值表列於PLA圈的上方。符號『-』位於PO，P1或P2內表示那一位元值對於輸出值PP1，PP2，PP3和PP4而言，是不具決定性的。藉由使用反相器，四個AND邏輯門和四個OR邏輯門，可迅速獲得(P2－P)的值。而除以4的計算可由向左平移兩個位元求得。
請參照圖7，在圖7內展現的是本發明的具體架構，即放大縮小系統200。此影像放大縮小系統200，接收一連續的影像數據這些影像數據皆以典型的，多數水平掃描線表示，而以垂直延遲方式存儲於存儲模組210內。首先處理的是垂直的放大縮小。我們使用PFPI的垂直模組220作為圖4至6所示的電路架構來執行方程式(6)所述的內插演算法。緊接著，垂直的放大縮小數據Pv被暫時存放於水平延遲模組230。然後此模組230將其輸出做為虛擬四點內插法水平模組240的輸入，以計算出內插數據，並產生水平放大縮小的展示數據Ph。
總括而言，本發明由四個樣本輸入數據產生內插數據後輸出結果，乃揭示於數據處理模組100內。數據處理模組100又包括了一輸入裝置，即存儲模組150用來接收四個樣本輸入數據。更進一步地，數據處理模組還包括虛擬四點內插法(PFPI)模組110，以接收比值P，並產生使用方程式(6)所得的內插輸出。
經由以上的描述，本發明所揭示的便是一數據處理模組100，從四個樣本輸入數據，產生一內插輸出。此數據處理模組100包含了一輸入裝置，即存儲模組105，用以做為接收四個樣本輸入數據。又其本身含括了四樣本輸入線，意即線路120-1至120-4，他們分別接收了一樣本輸入數據。而每一樣本數據線更進一步包括了一乘法裝置，即乘法器125-1至125-4。數據處理模組100亦包括虛擬四點內插法(PFPI)模組110，用來接收比值P，並產生依方程式(6)所得的內插結果輸出。而虛擬四點內插法模組110又包含了一內插係數產生裝置128，產生依據方程式(6)而得的虛擬四點內插法(PFPI)係數。此內插係數產生裝置128又連接於樣本數據線上的乘法器，即相對應於線路130-1至130-4之乘法器125-1至125-4，提供乘法單元虛擬四點內插法係數，做為與每一樣本輸入數據相對應的乘法運算元。內插係數產生裝置128進一步又包括一獨立的(P2－P)/4模組150，三個加法器，即，加法器160，180和190，並且連接至一乘法器170，如圖5所示，以產生虛擬四點內插法係數。而虛擬四點內插法模組110亦包含一總加裝置，即加法器140，做為接收並總加來自乘法器的乘算結果，以產生內插輸出。
本發明亦揭示了一影像放大縮小處理器200，它能接收多數的影像數據以執行影像的放大縮小動作。放大縮小處理器200包含了一垂直延遲存儲模組210以接收並暫存所得之影像數據。放大縮小處理器200更包括了一垂直虛擬四點內插法模組220，處理影像數據的垂直方向內插一藉由方程式(6)所述的虛擬四點內插法算法。放大縮小處理器200亦包括一水平延遲的存儲模組230，做為接收並暫存來自垂直虛擬四點內插法模組210產生垂直方向放大縮小影像數據Pv。放大縮小處理器200又包括了一水平方向的虛擬四點內插模組240，藉由方程式(6)所述的PFPI演算法，處理垂直向放大縮小的影像數據的水平方向內插，以產生水平方向的放大縮小展示數據Ph。
此發明亦揭示了從四個樣本輸入數據產生內插輸出的方法。這一方法包含了步驟(a)接收四樣本輸入數據和比值P；及(b)應用方程式(6)執行虛擬四點內插法(PFPI)運算，從四個樣本輸入數據和比值P產生內插的輸出。更為具體的描述，則在此法的步驟(b)裡，為產生內插之輸出所做的虛擬四點內插法運算，可再細分為步驟(b1)利用內插係數產生裝置，對每一樣本輸入數據產生其相對應的虛擬四點內插(PFPI)係數。並且把每一樣本輸入數據乘上其所對應的虛擬四點內插法係數，再將乘法結果總加起來而得到如方程式(6)所述之內插結果。
因此本發明提供方法和電路架構，藉由使用虛擬四點內插法(PFPI)模組，從四個輸入樣本，得到正確的內插輸出。此虛擬四點內插模組由於其演算法中(P2－P)/4項有重複性的優點，使得它可以容易地用集成電路(IC)來實現。而此方法和線路架構更可被廣泛地應用於需要內插法的各式不同運算中。其中的一項特徵應用，即是以虛擬四點內插法模組實現的影像放大縮小系統。依此虛擬四點內插法模組，影像的品質和放大的速度都將大幅度提高。
雖然本發明已被具體化描述如上，但請注意以上所揭示的尚不足以說明本發明所欲涵蓋之範圍。不可否認的在閱讀過以上所示之內容後，各式不同的交互使用及修正，都將使其突顯於此一範圍內的一切既存技術之上。因此，以下附加之權利要求書將視為所有可能的交錯使用及修改的包括。依此本發明的實際精神和涵蓋領域將可被一覽無遺。
權利要求
1.一種由四取樣輸入數據中產生一內插輸出的數據處理模組，其特徵在於包含一輸入裝置，其用以接收該四個取樣輸入數據；及一虛擬四點內插法(PFPI)模組，用以接收比值P並利用方程式(6)產生該內插輸出。
2.如權利要求1所述的數據處理模組，其特徵在於，該輸入裝置包含四條樣本數據線以接收該四個取樣輸入數據，而每一樣本數據線又包含一乘法運算裝置；該虛擬四點內插法模組更包含一內插係數產生裝置，用以依據方程式(6)產生虛擬四點內插法(PFPI)係數；該內插係數產生裝置連接到上述各樣本數據線上的乘法器，以提供該虛擬四點內插法係數至該乘法運算裝置，做為該各取樣數據和其相對應的虛擬點內插法係數執行乘法運算動作；該虛擬四點內插法模組更包含了一總加裝置，用以接收並總加該乘法器經由該乘法運算所產生之結果，以獲得該內插輸出。
3.如權利要求2所述的數據處理模組，其特徵在於，該內插係數產生裝置更包含了一獨立的(P2－P)/4運算模組，以產生(P2－P)/4運算值。
4.如權利要求3所述的數據處理模組，其特徵在於，該內插係數產生裝置更包含三個加法器、一個除法器及一個乘法器，以產生該虛擬四點內插法係數。
5.如權利要求3所述的數據處理模組，其特徵在於，該(P2－P)/4運算模組為利用一乘法器、一加法器和一除法器以串列方式連接而組成。
6.如權利要求3所述的數據處理模組，其特徵在於，該(P2－P)/4運算模組為使用由AND和OR邏輯門結構之程式化邏輯陣列(PLA)所構成。
7.一種從四取樣輸入數據中產生一內插輸出的數據處理模組，其特徵在於，包含一輸入裝置，用以接收該四個取樣輸入數據具有四條樣本數據線以接收該四個取樣輸入數據，而每一樣本數據線又包含一乘法運算裝置；一虛擬四點內插法(PFPI)模組，用以接收比值P並利用方程式(6)產生該內插輸出；該虛擬四點內插法模組更包含一內插係數產生裝置，用以依據方程式(6)產生虛線四點內插法(PFPI)係數；該內插係數產生裝置連接到上述各樣本數據線上的乘法器，以提供該虛擬四點內插法係數至該乘法運算裝置，做為該各取樣數據和其相對應的虛擬點內插法係數執行乘法運算動作；且該內插係數產生裝置更包含了一獨立的(P2－P)/4運算模組、三個加法器、一個除法器及一個乘法器，以產生該虛擬四點內插法係數；該虛擬四點內插法模組更包含了一總加裝置，用以接收並總加該乘法器經由該乘法運算所產生之結果，以獲得該內插輸出。
8.如權利要求7所述的數據處理模組，其特徵在於，該(P2－P)/4運算模組為使用由AND和OR邏輯門結構的程式化邏輯陣列(PLA)所構成。
9.一種影像放大縮小處理器，用以接收多數的影像數據並執行影像數據放大縮小的動作，其特徵在於，包含一垂直向延遲存儲模組，用來接收並暫存該影像數據；一垂直方向虛擬四點內插模組，依方程式(6)所述之虛擬四點內插法演算法對上述影像數據執行垂直方向內插運算；一水平方向延遲存儲模組，用以接收並暫存從該垂直方向虛擬四點內插法模組產生的垂直方向影像放大縮小數據；一水平方向虛擬四點內插模組，依方程式(6)所述的虛擬四點內插法演算法，對上述垂直方向影像放大縮小數據執行水平方向內插運算。
10.一種由四取樣輸入數據產生一內插輸出的方法，其特徵在於，包含以下步驟(a)接收該四取樣取入數據和比值P；和(b)藉由方程式(6)使用比值P和該四取樣輸入數據執行虛擬四點內插法(PFPI)運算，以產生內插輸出。
11.如權利要求10所述的由四取樣輸入數據產生一內插輸出之方法，其特徵在於，該執行虛擬四點內插法(PFPI)運算而產生內插輸出的步驟(b)包含一步驟為(b1)利用一內插係數產生裝置，產生與各取樣輸入數據相對應的虛擬四點內插法(PFPI)係數，並將該虛擬四點內插法(PFPI)係數乘以相對應之取樣輸入數據，再將其結果相加產生如方程式(6)之內插輸出。
12.一種針對數個影像輸入數據執行影像放大縮小運算的方法，其特徵在於，包含以下步驟(a)接收並暫存該影像輸入數據；(b)依方程式(6)之虛擬四點內插法(PFPI)演算法，對該影像數據執行垂直方向內插運算；(c)接收並暫存垂直方向影像放大縮小數據；及(d)依方程式(6)所述的虛擬四點內插法(PFPI)演算法，對該垂直方向影像放大縮小數據執行水平方向內插運算。
全文摘要
本發明為一數據處理模組，由四取樣輸入數據產生一內插輸出。此數據處理模組包括一輸入裝置，即一存儲模組，用以接收四取樣輸入數據；此數據處理模組更包括一虛擬四點內插法(PFPI)模組，用來接收比值P並依據如方程式(6)的虛擬四點內插演算法產生一內插輸出。
文檔編號G06F15/00GK1118901SQ9411588
公開日1996年3月20日 申請日期1994年9月14日 優先權日1994年9月14日
發明者黃國昇, 趙奕祿 申請人:財團法人工業技術研究院