具有放大的光檢測區域的圖像傳感器及其製造方法
2023-05-29 04:33:26
專利名稱：具有放大的光檢測區域的圖像傳感器及其製造方法
技術領域：
本發明涉及圖像傳感器；並且更具體地，涉及具有三維集成結構的互補金屬氧化物半導體(CMOS)器件及其製造方法。
背景技術：
圖像傳感器是將光學圖像轉換成電信號的半導體器件。在圖像傳感器中，電荷耦合器件(CCD)是電荷載流子存儲於其中並由於各個金屬-氧化物-矽(MOS)電容器彼此緊密設置而轉移到電容器的器件。
同時，互補金屬-氧化物-矽(CMOS)圖像傳感器使用CMOS技術，該技術利用控制電路和信號處理電路作為外圍電路。CMOS圖像傳感器採用使MOS電晶體與像素數一樣多的開關方法並使用MOS電晶體，並且因此CMOS圖像傳感器順序檢測輸出。
圖1是塊圖，示出常規CMOS圖像傳感器的晶片布局。
參考圖1，像素陣列單元10位於中心。行驅動器15和列驅動器14分別位於像素陣列單元10的行和列的方向上。互相關數據採樣(CDS)單元13位於像素陣列單元10和列驅動器14之間。模數轉換器(ADC)11和可編程增益放大器(PGA)12位於像素陣列單元10的行方向上與行驅動器15相對的部分中。同樣，數字控制塊16位於不僅行驅動器15的側部而且還有像素陣列單元10的上部。多個墊(pad)17沿晶片外側設置，且墊17的每個連接到每個塊。
在圖1所示的結構中，如果像素陣列單元10被視為光檢測區域，除像素陣列單元10之外的剩餘區被視為周邊區。由於圖1所示的晶片構造，每晶片面積的像素陣列單元10的面積限制為約40％。
此外，減小像素尺寸以獲得高質量並且相應地光檢測器件所收到的光的量減少。減少的光量增加了由噪聲增加導致的圖像損失，由此使圖像降級。
圖2是簡要示出常規單元像素的截面視圖。
參考圖2，場氧化物層FOX局部形成於通過堆疊高摻雜的P++-型區和P-型外延層而形成的基板SUB中，且包括轉移電晶體(未示出)的多個電晶體(TR)形成於基板SUB上。例如，形成了光電二極體PD，所述光電二極體包括通過向與轉移柵的一側對準的基板SUB的下部中執行深離子注入而形成的N-型區(未示出)和位於與基板(SUB)接觸的區中的P-型區(未示出)。儘管未示出，高摻雜的N+-型浮動擴散區通過在與轉移柵的另一側對準的基板SUB的下部中的離子注入而形成。
形成金屬線之前的預金屬(pre-metal)電介質層(未示出)、第一金屬線M1、第二金屬線M2以及金屬間電介質層IMD形成於所得到的結構的整個表面上。
第一金屬線M1和第二金屬線M2形成為起到將電源線或信號線與單元像素和邏輯電路相連接的作用。此外，第一金屬線M1和第二金屬線M2起到另一作用，即作為防止光進入除光電二極體PD之外的區的屏蔽。
此外，儘管在此第二金屬線M2顯示為最後的金屬線，可以有包括多於兩個金屬線的其它情況。
保護下部結構的鈍化層PL形成於第二金屬線M2上。第一塗覆層OCL1形成於鈍化層PL上，以減小沿第二金屬線M2所產生的高度差。在此，鈍化層PL典型地具有氮化物層和氧化物層的雙結構。
根據每個單元像素來體現紅、綠及藍色的濾色器形成於第一塗覆層OCL1上。
使用紅、綠和藍的典型基色；然而，也可使用黃、品紅和青色的互補色。
用於確保形成微透鏡期間的工藝裕度的第二塗覆層OCL2形成於濾色器陣列CFA上。
微透鏡ML形成於第二塗覆層OCL2上且鈍化形成於微透鏡ML上以防止微透鏡ML上的刮擦或損壞。但是，微透鏡ML上的鈍化未示出。
如圖2所述，由於在一個像素內檢測光的部分不佔用這個像素的整個空間，光檢測區佔用的部分相對於圖像傳感器的晶片面積得到更多的減小。
發明內容
因此，本發明的一個目的是提供一種能夠最大化圖像傳感器晶片內的光檢測區的圖像傳感器及其製造方法。
根據本發明的一個方面，提供有圖像傳感器，包括第一基板，光檢測器件形成於該基板中；第二基板，外圍電路形成於該基板中，其中第一基板和第二基板通過形成於第一基板和第二基板二者上的多個接合墊而接合，且第一基板的背面被翻轉；以及微透鏡，形成於第一基板的背面的頂部上。
根據本發明的另一方面，提供有一種用於製造圖像傳感器的方法，包括在第一基板內形成第一絕緣層；在所述第一絕緣層上形成外延層；在所述外延層內形成光電二極體；在相鄰於所述光電二極體的外延層中形成轉移電晶體；在所述轉移電晶體的上部上形成多個第一接合墊；在第二基板上形成多個電晶體；形成擴展到所述第二基板內的多個連接單元；形成連接到所述連接單元的多個第二接合墊；將所述第二基板和所述第一基板接合到一起，以使所述第一接合墊和所述第二接合墊彼此面對；將輸入/輸出墊形成為連接到所述第二基板的背面中的所述連接單元；去除所述第一基板的背面以暴露所述第一基板背面中的第一絕緣層；以及在所述第一絕緣層上形成微透鏡。
本發明的以上和其它目的及特徵相對於接合附圖所給出的優選實施例的以下描述而將變得更好理解，其中
圖1是塊圖，示出常規互補金屬氧化物半導體(CMOS)圖像傳感器的晶片布局；圖2是簡單示出常規單元像素的截面視圖；圖3是截面視圖，示出根據本發明的具體實施例的圖像傳感器的單元像素；以及圖4A至4D是截面視圖，示出根據本發明的具體實施例的CMOS圖像傳感器的製造工藝。
具體實施例方式
在下文中，將參考附圖提供對本發明的優選實施例的詳細描述。
圖3是截面視圖，示出根據本發明的具體實施例的圖像傳感器的單元像素。
該CMOS圖像傳感器包括以絕緣體上矽(SOI)結構所實施的第三絕緣層101；提供在第三絕緣層101上的濾色器陣列(CFA)112；提供在濾色器陣列112上的塗覆層113；形成於塗覆層113上的微透鏡(ML)114；形成於微透鏡114上的透鏡鈍化層115；光電二極體PD，以兩個不同導電區103和104形成於第三絕緣層101之下；雜質區105，與作為光電二極體的下部即源區的導電區104接觸，及雜質區106，被設置與雜質區105間隔開；以及柵電極107，使用雜質區105和106作為源/漏。柵電極107以及雜質區105和106形成轉移電晶體Tx。光電二極體PD以及雜質區105和106位於外延層102上。
在轉移電晶體Tx的下部中形成了第二絕緣層108，而電連接到雜質區106的連接單元109通過穿透第二絕緣層108而形成。第一絕緣層110形成於第二絕緣層108和連接單元109之下。連接到連接單元109的多個金屬線111A至111C通過穿透第一絕緣層110而形成。
自第一絕緣層110至微透鏡114的區表示光檢測區，且該光檢測區位於幾乎整個晶片中。
同時，操作光檢測器件的外圍電路通過另一第二基板200而集成，且該外圍電路通過面對光檢測器件的金屬線111A至111C的多個金屬線206A至206C而連接到所述光檢測器件。
外圍電路包括形成於基板200上的多個柵電極；多個源/漏區202，位於基板200的下部中以與柵電極201對準；形成於柵電極201上的第一絕緣層203；以及多個第一連接單元204A，通過穿透第一絕緣層203而連接到源/漏區202。第一連接單元204A連接到金屬線206A至206C，且金屬線206A至206C由第二絕緣層205包圍。
通過穿透第一絕緣層203及第二絕緣層200的第二連接單元204B，金屬線206C和墊207位於相對方向上。墊207由鈍化層208包圍。
光檢測器件和外圍電路分別形成於兩個分離的基板中。隨後，其中形成光檢測器件的基板被翻轉以使相鄰於光電二極體PD的區設置於前面，並且然後與其中形成外圍電路的基板三維地集成。此後，濾色器陣列和微透鏡形成於相鄰於光電二極體PD的部分中，並且然後墊形成於光電二極體PD的相對側中。從而完成圖3所示的結構。
相應地，有可能在整個晶片中形成光檢測器件，由此減小由減少的像素尺寸所導致的光檢測面積的減少以及所引起的圖像降級。
圖4A至4D是截面視圖，示出根據本發明的具體實施例的互補金屬氧化物半導體(CMOS)圖像傳感器的製造工藝。
如圖4A所示，第一絕緣層401形成於第一基板400內，以使第一基板400具有絕緣體上矽(SOI)的結構。第一絕緣層401通過使用基於氧化物的層以範圍從約0.3μm至約10μm的厚度形成。
通過外延生長工藝，外延層402形成於第一基板400的第一絕緣層401上。所述外延層以範圍從約0.3μm至約10μm的厚度形成。
在下文中，具有P-型導電類型的外延層402在本發明的具體實施例中被舉例說明。
具有P-型導電區403和N-型導電區404的堆疊結構的光電二極體形成於外延層402上。該P-型導電區403和N-型導電區404可通過使用離子注入工藝或沉積和生長工藝而形成。
優選的是P-型導電區403以範圍從約50至約1,000的厚度形成。
柵電極407形成於外延層402上，且源/漏的雜質區405和406形成於柵電極407兩側的外延層402的上部中。
為了轉移從光電二極體PD生成的光電荷，N-型導電區404的部分和雜質區405的部分重疊。
柵電極407以及雜質區405和406構成轉移電晶體Tx，所述轉移電晶體用於將從光電二極體PD生成的光電荷轉移到用作浮動擴散區的雜質區406。
第二絕緣層408形成於轉移電晶體Tx上。第二絕緣層408是基於氧化物的絕緣層。
第二絕緣層408被選擇性地蝕刻，由此暴露雜質區406。隨後，形成電連接到雜質區406的連接單元409。
形成連接單元409以將積聚在用作浮動擴散區的雜質區406中的光電荷轉移到外圍電路單元。
連接單元409通過使用鈦(Ti)、氮化鈦(TiN)、鈦鎢(TiW)、W塞及其組合，以範圍從約100至約1,000的厚度形成。
電連接到連接單元409且連接到外圍電路單元的多個銅(Cu)接合墊411A至411C形成為由連接單元409上的第三絕緣層410包圍。
Cu接合墊411A至411C以範圍從約0.3μm至約2.0μm的厚度形成。
Cu接合墊411A至411C可通過使用大馬士革工藝(damasceneprocess)或典型的光刻工藝而形成。
通過圖4A，完成三維集成之前的光檢測器件的製造工藝。
接著，如圖4B所示，執行三維集成之前的外圍電路單元的製造工藝。
包括外圍電路單元的各種構造元件形成於第二基板500上；但是，這裡僅示出電晶體。
多個柵電極501形成於第二基板500上，並且隨後多個雜質區502如源/漏在第二基板500的表面之下，與柵電極501對準。
第一絕緣層503形成於完成了轉移形成工藝(transfer formationprocess)第二基板500的整個表面上。
多個深接觸孔通過蝕刻第一絕緣層503和第二基板500而形成。此時，每個接觸孔的直徑範圍從約1μm至約5μm，而每個接觸孔的深度範圍從約5μm至約50μm。
主要使用鎢(W)以便形成填充深接觸孔的連接單元。絕緣襯墊以範圍從約100至約3,000的厚度形成，以使氮化物層和氧化物層具有分別等於或大於約30％的階梯覆蓋。
同時，Ti、TiN、TiW及其組合作為襯墊所形成的厚度範圍可從約100至約1,000。這裡，所述襯墊未示出。
W以範圍從約0.1μm至約1.5μm的厚度形成於襯墊上，並且執行化學機械拋光(CMP)工藝，從而形成平坦化的第二連接單元504B。
此時，多個第一連接單元504A通過選擇性地蝕刻第一絕緣層503而形成於需要電連接的部分中，如雜質區502和柵電極501。
電連接到第一連接單元504A和第二連接單元504B且連接到光檢測器件的多個Cu接合墊506A至506C形成為由第一連接單元504A和第二連接單元504B上的第二絕緣層505所包圍。
Cu接合墊506A至506C以範圍從約0.3μm至約2.0μm的厚度形成。
Cu接合墊506A至506C通過大馬士革工藝或典型的光刻工藝而形成。
優選的是，使第二絕緣層505的預定部分凹陷，以使後續連結容易進行。此時，優選的是凹陷的深度範圍從約0.1μm至約1.0μm，且可以使用幹凹陷工藝或溼凹陷工藝。
通過圖4B，完成了三維集成前的外圍電路的製造工藝。
如圖4C所示，其中形成光檢測器件的第一基板400和其中形成外圍電路單元的第二基板500被接合成彼此面對。
此時，Cu接合墊411A至411C分別對應於Cu接合墊506A至506C。隨後，Cu接合墊411A至411C以及506A至506C經受熱處理。由此，進行第一基板400和第二基板500之間的連結。
一種能夠克服由於使用單晶矽基板導致的光靈敏度降低的圖像傳感器及其製造方法。當第一基板400和第二基板500彼此接合時，第一基板400的背面被翻轉。這是因為光電二極體PD位於第一基板400的背面而微透鏡形成於其上。
如圖4D所示，部分去除第二基板500的背面，從而暴露第二連接單元504B。此時，第二基板500的蝕刻目標厚度控制在第二基板500保持範圍從約5μm至約50μm厚度的範圍中。
此時，可以使用機械研磨工藝或CMP工藝。輸入/輸出墊507形成為連接到暴露的第二連接單元504B。隨後，輸入/輸出墊507的上部開放而輸入/輸出墊507的其它部分由鈍化層508包圍。
接著，去除第一基板400的背面，並且因此暴露第一絕緣層401。此時，使用物理研磨工藝或溼蝕刻工藝。
從最初以SOI結構形成的第一基板400的均勻程度，第一絕緣層401的平坦程度和層厚度未增加大於10％。
濾色器陣列(CFA)412形成於第一絕緣層401上，並且然後塗覆層413形成於濾色器陣列(CFA)412上。
接著，如果沉積光阻劑(photoresist)層且採用熱工藝，具有凸型的微透鏡(ML)414由於光阻劑層熔化時光阻劑層的表面張力而形成。
透鏡鈍化層415形成於微透鏡(ML)414上。由於在高熱工藝期間存在微透鏡(ML)414的變形，透鏡鈍化層415通過使用低溫氧化物(LTO)層而形成。該LTO層以等於或小於約300℃的溫度形成。
由於第一絕緣層401、濾色器陣列(CFA)412以及塗覆層413存在於光電二極體PD和微透鏡414之間而沒有金屬線，有容易地確保焦距並減小光量的減少。
通過球柵格陣列(BGA)方法或典型的封裝方法來封裝第二基板500的輸入/輸出墊507，完成了圖像傳感器晶片的製造工藝。
如上所述，由於有可能通過在三維集成結構中製造圖像傳感器而將圖像傳感器的整個表面體現於光檢測器件中，可以使光特性最大化，且通過最小化隨著透鏡和光電二極體間的距離減小的光量的降低，可以增加光效率。
例如，儘管在本發明的具體實施例中舉例說明了CMOS圖像傳感器，有可能應用除CMOS圖像傳感器之外的包括光檢測器件和微透鏡的所有類型的圖像傳感器。
此外，儘管在本發明的具體實施例中實施了具有晶片級的三維集成結構的圖像傳感器，有可能通過絕緣層的連結、晶片間的多堆疊結構、晶片和晶片間的多堆疊結構或以系統級封裝(SIP)方法來應用晶片級的三維集成結構。
根據本發明的具體實施例，通過確保整個晶片面積作為光檢測面積且通過提高光效率而減小微透鏡和光電二極體間的距離，有可能大大提高圖像傳感器的性能。
本申請包含涉及2004年12月30日於韓國專利局提出的韓國專利申請No.KR 2004-0115972的主題，其整個內容通過引用合併於此。
儘管已相對於某些優選實施例描述了本發明，對於本領域技術人員將明顯地是可以進行各種修改和改型而不背離如以下權利要求所限定的本發明的精神和範圍。
權利要求
1.一種圖像傳感器，包括第一基板結構，在該結構中形成光檢測器件；第二基板結構，在該結構中形成外圍電路，其中所述第一基板和所述第二基板通過形成於所述第一基板和所述第二基板二者上的多個接合墊而接合，且當接合所述第一基板和所述第二基板時所述第一基板的背面被翻轉；以及微透鏡，形成於所述第一基板的背面的頂部上。
2.權利要求1的圖像傳感器，其中所述第一基板結構包括絕緣層，具有絕緣體上矽(SOI)結構；濾色器陣列，插入所述絕緣層和所述微透鏡之間；光電二極體，位於所述絕緣層之下；以及轉移電晶體，形成於所述光電二極體和所述接合墊之間。
3.權利要求1的圖像傳感器，其中所述第二基板結構包括多個電晶體，位於所述第二基板和所述接合墊之間；多個連接單元，通過穿透所述第二基板而連接到所述接合墊；以及輸入/輸出墊，位於所述第二基板的背面，且電連接到所述連接單元之一。
4.權利要求2的圖像傳感器，其中所述絕緣層利用基於氧化物的層以範圍從約0.3μm至約10μm的厚度形成。
5.權利要求1的圖像傳感器，其中所述接合墊以銅(Cu)形成。
6.權利要求3的圖像傳感器，其中每個所述連接單元的半徑範圍從約1μm至約5μm，且每個所述連接單元的長度範圍從約5μm至約50μm。
7.一種用於製造圖像傳感器的方法，包括在第一基板內形成第一絕緣層；在所述第一絕緣層上形成外延層；在所述外延層內形成光電二極體；在相鄰於所述光電二極體的外延層中形成轉移電晶體；在所述轉移電晶體上形成多個第一接合墊；在第二基板上形成多個電晶體；形成擴展到所述第二基板內的多個連接單元；形成連接到所述連接單元的多個第二接合墊；將所述第二基板和所述第一基板接合到一起，以使所述第一接合墊和所述第二接合墊彼此面對；將輸入/輸出墊形成為連接到所述第二基板的背面中的所述連接單元；去除所述第一基板的背面以暴露所述第一絕緣層；在所述第一絕緣層上形成濾色器陣列和塗覆層；以及在所述塗覆層上形成微透鏡。
8.權利要求7的方法，其中所述第一絕緣層利用基於氧化物的層以範圍從約0.3μm至約10μm的厚度形成。
9.權利要求7的方法，其中以銅(Cu)形成所述第一接合墊和所述第二接合墊。
10.權利要求7的方法，其中每個所述連接單元的半徑範圍從約1μm至約5μm，而每個所述連接單元的長度範圍從約5μm至約50μm。
11.權利要求9的方法，其中所述第一基板和所述第二基板的接合在範圍從約300℃至約600℃的溫度執行。
12.權利要求7的方法，其中所述輸入/輸出墊的形成包括去除所述第二基板的背面，以暴露所述連接單元；以及將所述輸入/輸出墊形成為連接到所述暴露的連接單元。
13.權利要求12的方法，其中在所述去除所述第二基板的背面期間，所述第二基板保持範圍從約5μm至約50μm的厚度。
14.權利要求12的方法，其中在所述去除第二基板的背面期間，使用機械研磨工藝和化學機械拋光(CMP)工藝之一。
15.權利要求7的方法，其中所述第一接合墊和所述第二接合墊的形成包括在所述連接單元上形成第二絕緣層；通過選擇性蝕刻所述第二絕緣層而暴露所述連接單元；以及形成利用所述第二絕緣層平坦化且連接到所述暴露的連接單元的所述第一接合墊和所述第二接合墊。
16.權利要求15的方法，其中所述第一接合墊和所述第二接合墊的形成包括在所述第二絕緣層形成後，使所述第二絕緣層凹陷為範圍從約0.1μm至約1μm的厚度。
全文摘要
提供了一種具有三維集成結構的互補金屬氧化物半導體(CMOS)器件及其製造方法。一種圖像傳感器包括第一基板結構，在該結構中形成光檢測器件；第二基板結構，在該結構中形成外圍電路，其中所述第一基板和第二基板通過形成於所述第一基板和第二基板上的多個接合墊而接合，且所述第一基板的背面被翻轉；以及微透鏡，形成於所述第一基板的背面的頂部上。
文檔編號H01L21/70GK1822379SQ20051009752
公開日2006年8月23日 申請日期2005年12月30日 優先權日2004年12月30日
發明者樸祥均 申請人:美格納半導體有限會社