有源區鍵合兼容高電流的結構的製作方法
2023-06-14 09:15:36
專利名稱：有源區鍵合兼容高電流的結構的製作方法
技術領域：
本發明涉及半導體器件的構造，更為具體地，涉及在鍵合焊盤下的有源電路的形成。
背景技術：
集成電路包括在半導體材料的襯底之中或之上形成的兩個以上的電子器件。一般地，集成電路包括兩層以上的用於形成選擇器件和所述器件之間的互連的金屬層。金屬層還向集成電路的輸入和輸出連接提供電路徑。通過鍵合焊盤來製作集成電路的輸入和輸出連接。鍵合焊盤形成在集成電路的頂部金屬層上。鍵合工藝(即球鍵合布線至鍵合焊盤的鍵合)會損傷形成在要形成鍵合焊盤的金屬層下的有源電路。因此，目前的電路布局標準不允許在鍵合焊盤下形成任何電路或僅允許必須要認真測試的限制結構。
鍵合焊盤下的損傷由很多種原因引起，但主要取決於在鍵合布線附著工藝期間發生的應力和隨後在封裝之後的應力。例如，在封裝之後的溫度偏移在整個結構上施加橫向和垂直力。集成電路的金屬層一般由通過較硬的氧化層彼此分離的軟鋁製成。軟鋁在壓力下易於彎曲而較硬的氧化層不會。這最終導致氧化層中的裂縫。一旦氧化層裂縫，溼氣會進入導致鋁層的腐蝕並最終導致電路功能失靈。因此，鍵合工藝一般需要鍵合焊盤下的固定結構(real estate)僅用作防止在鍵合工藝期間發生損傷的緩衝層。然而，隨著晶片設計師盡力減小晶片的尺寸，期望能夠將鍵合焊盤下的固定結構用於有源電路或互連。
由於上述原因和下述其它原因，這些原因對於本領域技術人員通過閱讀和理解本說明書將變得顯而易見，在本領域中需要有效允許鍵合焊盤下的固定結構用於有源電路和互連的改善的集成電路。
發明內容
上述問題和其它問題由本發明來解決並通過閱讀和研究下述說明書來理解。
在一個實施例中，公開了一種集成電路。該集成電路包括襯底；頂部導電層；一層或多層中間導電層；絕緣材料層和器件。頂部導電層具有至少一個鍵合焊盤和相對堅硬材料的亞層。一層或多層中間導電層形成於頂部導電層和襯底之間。絕緣材料層分離導電層。而且，絕緣層中的一層相對較硬且位於頂部導電層與最接近頂部導電層的中間導電層之間。器件形成在集成電路中。另外，至少最接近於頂部導電層的中間導電層適合於鍵合焊盤下的選擇器件的實用互連。
在另一個實施例中，公開了一種集成電路。該集成電路包括襯底；器件區；頂部金屬層；第二金屬層和一層相對較厚的絕緣材料層。器件區形成於襯底上和襯底中。頂部金屬層具有形成於其上的一個或多個鍵合焊盤。器件區位於襯底於頂部金屬層之間。第二金屬層位於頂部金屬層和器件區之間。相對較厚的絕緣材料層將頂部金屬層與第二金屬層分離。相對較厚的絕緣層適合於抵抗裂縫。
在另一個實施例中，公開了另一種集成電路。該集成電路包括襯底；多個器件；第二金屬層和第一絕緣材料層。多個器件形成於襯底上和襯底中。頂部金屬層具有至少一個形成在頂部金屬層表面上的鍵合焊盤。第二金屬層位於頂部金屬層與襯底之間。而且，第二金屬層具有適合於增強集成電路的間隙。第一絕緣材料層形成於頂部金屬層和第二金屬層之間。
在另一個實施例中，公開了一種形成具有在鍵合焊盤下的有源電路的集成電路的方法。該方法包括在襯底中和襯底上形成器件；形成第一金屬層；形成覆蓋第一金屬層的第一相對較厚的絕緣材料層，其中絕緣材料的厚度增強集成電路；形成覆蓋相對較厚的絕緣材料的頂部金屬層和在頂層的表面上形成鍵合焊盤。
在另一實施例中，公開了一種形成集成電路的方法。該方法包括在襯底中形成器件區；沉積覆蓋器件區的第一金屬層；構圖第一金屬層以形成間隙；其中間隙在電流流動的方向上延伸；形成覆蓋第一金屬層的絕緣層並填充間隙，其中間隙通過提供較硬絕緣材料的支柱來增強集成電路；沉積覆蓋氧化層的金屬層並在頂部金屬層的表面上形成鍵合焊盤。
在本發明的又一實施例中，公開了一種形成集成電路的方法。該方法包括在襯底中和襯底上形成器件區；形成覆蓋器件區的第一金屬層；形成覆蓋第一金屬層的絕緣層；形成覆蓋絕緣層的包括接近於氧化層的相對較硬的材料亞層的頂部金屬層；並在頂部金屬層的表面上形成鍵合焊盤。
當考慮到優選實施例的描述和下述附圖，將更容易理解本發明，且其進一步的優點和使用將更加顯而易見，其中圖1是根據本發明的一個實施例的集成電路的部分橫截面圖；圖2是本發明的一個實施例的具有間隙的金屬層的部分的頂視圖；和圖3A至3G是本發明的一個實施例中的一種形成集成電路的方法的部分橫截面圖。
根據普通實踐，所述的各種特徵並非按比例繪製而是為強調與本發明相關的特殊特徵來繪製。貫穿附圖和全文參考標記表示相似的元件。
具體實施例方式
在下述優選實施例的詳細說明中，參考附圖，附圖形成實施例部分的且其中通過示例的方式來示出可以實踐本發明的特定優選實施例。充分詳細地描述這些實施例以使本領域技術人員可以實踐本發明，並理解可以使用其它實施例且可以在不脫離本發明的精神和範圍下作出邏輯、機械和電的改變。因此，下述詳細描述並非限定意義，且本發明的範圍僅由權利要求書和其等同物來限定。
在下述說明中，術語襯底通常用來指在其上形成集成電路的任何結構、以及在集成電路製造的各階段期間的這種結構。該術語包括摻雜的和未摻雜的半導體、在支撐半導體或絕緣材料上的半導體外延層、這種層的結合、以及其它本領域公知的這類結構。用於該申請中的相對位置的術語根據平行於常規平面或晶片或襯底的工作表面的平面來限定，而無關於晶片或襯底的取向。用於該申請中的術語「水平平面」和「橫向平面」限定為平行於常規平面或晶片或襯底的工作表面的平面，而無關於晶片或襯底的取向。術語「垂直」是指垂直於水平的方向。諸如「上」、「側」(如「側壁」)、「較高」、「較低」、「之上」、「頂部」和「底部」的術語是相對於常規平面或晶片或襯底的頂表面上的工作表面來限定的，無關於晶片或襯底的取向。
本發明的實施例提供集成電路的方法和結構，該集成電路允許使用鍵合焊盤下的固定結構來用於有源器件和互連。此外，本發明的實施例提供可以使用鍵合焊盤下的所有金屬層用於器件的實用互連的結構。另外，本發明的實施例還提供允許使用TiN頂層的亞微米互連線和能夠承載高電流的相對較寬的線同時存在於鍵合焊盤下面的結構。
圖1，示出本發明的一個實施例的集成電路100的部分橫截面圖。在該實施例中，示出的集成電路100的部分包括N溝道MOS功率器件102、N-DOMS器件104和NPN雙極性器件106。圖1還示出三層導電層，在該實施例中，這三層導電層包括第一金屬層M1 108、第二金屬層M2 110和第三金屬層M3112。金屬層108、110和112可以由諸如鋁、銅等導電材料製成。此外，在另一實施例中，金屬層108、110和112的其中至少一層通過形成許多交替導電層的亞層的亞微米工藝製成。第三金屬層M3 112可以稱為頂部金屬層112。如示出，通過構圖鈍化層132在第三金屬層M3 112的表面上形成鍵合焊盤130。球鍵合布線114(鍵合布線114)可以耦合於鍵合焊盤130以提供到集成電路100的輸入和輸出。雖然，該實施例僅示出三層金屬層108、110和112，其它實施例具有更多或更少的金屬層。例如，在多於三層金屬層的實施例中，附加的金屬層形成在金屬層108和110之間。通過本領域公知的諸如沉積和構圖的常規方法來形成每一互連金屬層108、110和112。
如圖1中所示，通路116選擇性地耦合於互連金屬層110和108以在集成電路100的器件102、104和106之間形成電互連。還示出提供到器件102、104和106的元件和第一金屬層108的電互連的通路118。
在一個實施例中，使用亞微米工藝來形成金屬層M2 110和金屬層M3112。亞微米工藝使用許多亞層來形成金屬層。在一個實施例中，亞層為Ti、TiN和Al合金的交替層。在一個實施例中，金屬層110的亞層的頂層(即面對金屬112的亞層)為TiN層120。TiN層120用於該位置，是由於其有助於金屬層110構圖的低反射特性。然而，亞層120的存在易於增加在分離金屬層110與金屬層112的氧化層中形成裂縫的可能性。特別是，由於TiN層很硬，當施加應力時其不能彎曲。結果，在分離氧化層上的橫向應力易於在分離氧化層中形成裂縫。此外，在另一實施例中，一層TiW形成亞層120。
本發明的實施例減小在分離氧化層122中形成裂縫的可能性。在一個實施例中，將分離氧化層122(即分離金屬層110與金屬層112的氧化層)形成的相對較厚。在一個實施例中，將分離氧化層122形成為至少1.5μm厚。相對較厚的分離氧化層122的使用減小了在氧化層122中形成裂縫的可能性。在另一實施例中，分離氧化層通常為電介質或絕緣層。
此外在一個實施例中，第三金屬層M3 112包括非常堅硬材料的相對較硬的亞層126。將硬亞層126形成為相鄰於分離氧化層122並相對於形成鍵合焊盤114的第三金屬層的一側。硬亞層126相比於鋁非常堅硬。硬亞層在氧化層122的較大區域上分布橫向和垂直應力，由此減小氧化層122中的裂縫傾向。在一個實施例中，用於硬亞層126的材料為TiN。這取決於TiN與常規亞微米沉積和蝕刻技術的適應性。在另一實施例中，硬亞層126為氮化物層。在一個實施例中，硬亞層126近似80nm厚。在另一實施例中，諸如TiW的材料用於硬亞層126。
在另一實施例中，形成在被選擇的區域中具有間隙124的第二金屬層M2110。非常寬(橫向寬度)的第二金屬層110易於使結構變弱，因此使在分離氧化層122出現裂縫的機率更高。在該實施例中，間隙124易於通過提供較硬的氧化物柱體來增強該結構。通過正確的布圖使間隙124在集成電路功能上的影響最小化。即，可以使間隙的密度最小化以便於布圖設計不受顯著限制。在一個實施例中，間隙124佔鍵合焊盤下的第二金屬層M2 110的總面積的不足10％。在另一個實施例中，間隙如此趨向以便於最小化對流經第二金屬層M2110的電流的影響。在圖2中示出形成最小化對流經第二金屬層M2中的電流的影響的間隙124的實例。圖3還示出第三金屬層112。
圖3A至3G示出本發明的一個實施例的相關方面的形成。圖3A示出在襯底301上的集成電路300形成開始的部分橫截面側視圖。該部分橫截面側視圖示出該實施例中的集成電路300包括N溝道MOS302、N-DMOS304和NPN器件306。本領域人員會理解可以在集成電路300中形成其它類型的器件且本發明不限於僅具有N溝道MOS、N-DMOS和NPN器件的集成電路。由於器件302、304和306的形成並非本發明的特徵部分，圖3A示出已經形成它們。通過諸如沉積、蝕刻掩模和注入的本領域公知技術來形成這些器件302、304和306。形成覆蓋器件302、304和306的第一絕緣層308。在一個實施例中，絕緣層308為第一氧化層308的一層。通過諸如掩模和蝕刻的本領域公知技術來形成通路310。然後由導電材料填充通路310以形成與第一金屬層312和器件302、304以及306的接觸。通過首先沉積金屬層然後構圖第一金屬層312以形成選擇互連來形成第一金屬層312。然後形成覆蓋第一金屬層M1 312和第一氧化層308的暴露區域的第二絕緣層314。在一個實施例中，第二絕緣層314為第二氧化層314。通過掩模第二氧化層的表面來在第二氧化層314中形成通路並向下蝕刻通路316到被構圖的第一金屬層312的選擇的部分。然後用導電材料填充通路316。
參考圖3B，在第二氧化層的表面上沉積第二金屬層M2 318。在一個實施例中，通過包括多個交替不同金屬層的亞微米工藝形成第二金屬層318。在一個實施例中，交替金屬層為Ti、TiN和Al合金。第二金屬層M2 318的頂部亞層320由有助於第二金屬層M2 318構圖的TiN製成。在圖3C中示出頂部亞層320。如圖3中示出，在該實施例中，然後構圖第二金屬層318以形成間隙322。間隙322通過提供堅硬氧化物柱體來增強結構。然後形成覆蓋第二金屬層M2的第三絕緣層324。這在圖3D中示出。在一個實施例中，第三絕緣層324為第三氧化層324。第三氧化層324還填充間隙322。在一個實施例中，形成相對較厚的第三氧化層324(分離氧化層324)。此外，在一個實施例中分離氧化層324的厚度為至少1.5μm。
然後在分離氧化層324的表面上形成一層相對較堅硬的金屬層326。這在圖3E中示出。該硬層326在分離氧化層324的較大區域上分布橫向和垂直應力。由一層諸如TiN或SiN的氮化物層形成一些實施例的硬層326。在另一實施例中，由一層TiW形成硬層326。而且，在一個實施例中，硬層326形成近似80nm厚。參考圖3F，形成覆蓋硬層326的第三金屬層M3 328。在一個實施例中，硬層326為在第三金屬層M3 328形成期間通過常規亞微米沉積和蝕刻技術形成的亞層。在另一實施例中(未示出)，硬層326為接近於分離氧化層324形成的第三金屬層M3 328的亞層。然後在第三金屬層M3 328的上表面上通過構圖沉積的鈍化層332來形成鍵合焊盤330。這在圖3G中示出。在圖3G中還示出，然後將球形鍵合布線334耦合於鍵合焊盤330。雖然，未在圖中示出，在相對較厚的氧化層324中形成通路以便於頂部金屬層328還可以用於互連器件。此外，在本領域中會理解單個集成電路可以具有多個鍵合焊盤且本發明不限於單個鍵合焊盤。
雖然已經在本文中示出並描述了具體的實施例，本領域普通技術人員會理解，計劃獲得相同目的的任何布置可以替代示出的具體實施例。該申請旨在覆蓋本發明的任何修改和變化。因此，主要目的是該發明僅由權利要求書及其等同物來限定。
權利要求
1.一種集成電路，包括襯底；頂部導電層，頂部導電層具有至少一個鍵合焊盤和相對堅硬材料的亞層；一個或多個形成於頂部導電層與襯底之間的中間導電層；將導電層彼此分離的絕緣材料層，絕緣材料層中的一層相對堅硬並位於頂部導電層與最接近於頂部導電層的中間導電層之間；和形成在集成電路中的器件，其中至少最接近於頂部導電層的中間導電層適用於在鍵合焊盤下的選擇器件的實用互連。
2.權利要求1的集成電路，其中亞層由TiN製成。
3.權利要求1的集成電路，其中亞層由TiW製成。
4.權利要求1的集成電路，其中亞層為氮化物層。
5.權利要求1的集成電路，其中器件為相對較高的電流器件且一個或多個中間導電層形成相對較寬的互連線以容納相對較高的電流。
6.權利要求1的集成電路，其中至少一個導電層還包括通過亞微米工藝形成的導電亞層。
7.權利要求1的集成電路，其中導電層為金屬層。
8.權利要求7的集成電路，其中至少一層金屬層由包括鋁和銅的金屬層組中的金屬層形成。
9.權利要求1的集成電路，其中一個或多個中間導電層還包括第二導電層，通過相對較厚的絕緣層將第二導電層與頂部導電層分離。
10.權利要求9的集成電路，其中相對較厚的絕緣層為至少1.5μm厚的氧化層。
11.權利要求9的集成電路，其中第二導電層還包括相鄰於相對較厚的絕緣層的TiN層。
12.權利要求9的集成電路，其中第二導電層具有間隙。
13.權利要求12的集成電路，其中間隙佔至少一個鍵合焊盤下的第二金屬層的總面積的不足10％。
14.權利要求12的集成電路，其中間隙取向為最小化對流經第二金屬層的電流的影響。
15.一種集成電路，包括襯底；形成在襯底上和襯底中的器件區；頂部金屬層，頂部金屬層具有一個或多個形成於其上的鍵合焊盤，器件區位於襯底與頂部金屬層之間；第二金屬層，位於頂部金屬層與器件區之間；相對較厚的絕緣材料層，將頂部金屬層與第二金屬層分離，其中相對較厚的絕緣層適於防止裂縫。
16.權利要求15的集成電路，其中相對較厚的絕緣層為具有至少1.5μm厚度的氧化層。
17.權利要求15的集成電路，還包括位於器件區與第二金屬層之間的一個或多個中間金屬層。
18.權利要求15的集成電路，其中第二金屬層包括相鄰於相對較厚的絕緣材料層設置的TiN亞層。
19.權利要求15的集成電路，其中第二金屬層具有適合於增強集成電路的間隙。
20.權利要求19的集成電路，其中間隙佔一個或多個鍵合焊盤下的第二金屬層的總面積的不足10％。
21.權利要求19的集成電路，其中將間隙取向成最小化對流經第二金屬線的電流的影響。
22.權利要求15的集成電路，還包括一層適於在相對較厚的絕緣層的較大區域上分布橫向和垂直應力的相對較堅硬的材料層。
23.權利要求22的集成電路，其中相鄰於頂部金屬層和相對較厚的絕緣層形成相對較堅硬的材料層。
24.權利要求22的集成電路，其中相對較堅硬的材料層由TiN製成。
25.權利要求22的集成電路，其中相對較堅硬的材料層由TiW製成。
26.權利要求22的集成電路，其中相對較堅硬的材料的厚度近似80nm。
27.權利更求22的集成電路，其中將對較堅硬的材料層為氮化物層。
28.權利要求22的集成電路，其中相對較堅硬的材料層為由亞微米工藝形成的頂部金屬層的亞層。
29.權利要求28的集成電路，其中相對較堅硬的材料亞層形成在接近於相對較厚的絕緣層。
30.一種集成電路，包括襯底；形成於襯底上和襯底中的多個器件；頂部金屬層，具有至少一個形成於頂部金屬層表面上的鍵合焊盤；位於頂部金屬層與襯底之間的第二金屬層，第二金屬層具有適於增強集成電路的間隙；和形成於頂部金屬層與第二金屬層之間的第一絕緣材料層。
31.權利要求30的集成電路，其中最小化第二金屬層中的間隙密度以最小化對集成電路功能的影響。
32.權利要求30的集成電路，其中間隙佔相關鍵合焊盤下的第二金屬線的總面積的不足10％。
33.權利要求30的集成電路，其中間隙在電流流動的方向上延伸。
34.權利要求30的集成電路，其中頂部金屬層包括相鄰於第一絕緣層設置的相對較堅硬的亞層。
35.權利要求30的集成電路，其中第二金屬層包括相鄰於第一絕緣層設置的TiN亞層。
36.權利要求30的集成電路，其中第二金屬層包括相鄰於第一絕緣層設置的TiW亞層。
37.權利要求30的集成電路，其中第一絕緣層相對較厚。
38.權利要求37的集成電路，其中第一絕緣層為具有至少1.5μm厚度的第一氧化層。
39.一種形成在鍵合焊盤下具有電路的集成電路的方法，該方法包括在襯底中和襯底上形成器件；形成第一金屬層；形成覆蓋第一金屬層的相對較厚的第一絕緣材料層，其中第一絕緣層的厚度增強集成電路；形成覆蓋相對較厚的絕緣層的頂部金屬層；和在頂部層的表面上形成鍵合焊盤。
40.權利要求39的方法，其中相對較厚的第一絕緣材料層為具有至少1.5μm厚的氧化層。
41.權利要求39的方法，還包括在器件與第一金屬層之間形成一個或多個中間金屬層。
42.權利要求39的方法，其中形成第一金屬層，還包括構圖第一金屬層以形成間隙。
43.權利要求42的方法，其中間隙佔鍵合焊盤下的第一金屬層的總面積的不足10％。
44.權利要求42的方法，其中將間隙如此取向形成以便於最小化流經第一金屬層的電流的影響。
45.權利要求42的方法，其中形成間隙以在電流流經第一金屬層中的方向上延伸。
46.權利要求39的方法，其中形成頂部金屬層，還包括形成相對較堅硬材料的亞層。
47.權利要求46的方法，其中相對較堅硬的材料為TiN。
48.權利要求46的方法，其中相對較堅硬的材料由氮化物層製成。
49.權利要求46的方法，其中接近於相對較厚的第一絕緣材料層形成相對較堅硬的材料。
50.一種形成集成電路的方法，該方法包括在襯底中形成器件區；沉積覆蓋器件區的第一金屬層；構圖第一金屬層以形成間隙，其中間隙在電流流動的方向上延伸；形成覆蓋第一金屬層的絕緣層並填充間隙，其中間隙通過提供較硬絕緣材料的柱體來增強集成電路；沉積覆蓋絕緣層的頂部金屬層；和在頂部金屬層的表面上形成鍵合焊盤。
51.權利要求50的方法，其中絕緣層為至少1.5μm厚的氧化層。
52.權利要求50的方法，其中第一金屬層中的間隙佔鍵合焊盤下的金屬線的總面積的不足10％。
53.權利要求50的方法，其中形成頂部金屬層，還包括相鄰於該絕緣層形成相對較堅硬材料的亞層。
54.權利要求53的方法，其中相對較堅硬的材料為TiN。
55.權利要求53的方法，其中相對較堅硬的材料為TiW。
56.權利要求53的方法，其中相對較堅硬的材料由氮化物亞層製成。
57.一種形成集成電路的方法，該方法包括形成在襯底中和襯底上的器件區；形成覆蓋器件區的第一金屬層；形成覆蓋第一金屬層的絕緣層；形成覆蓋絕緣層的包括接近於絕緣層的相對較堅硬的材料亞層的頂部金屬層；和在頂部金屬層的表面上形成鍵合焊盤。
58.權利要求57的方法，其中相對較厚的材料亞層為TiN。
59.權利要求57的方法，其中相對較堅硬的材料為TiW。
60.權利要求57的方法，其中相對較厚的材料亞層由氮化物層形成。
61.權利要求57的方法，其中絕緣層為具有不小於1.5μm厚度的氧化層。
62.權利要求57的方法，其中形成第一金屬層還包括構圖第一金屬層以形成間隙，其中間隙佔鍵合焊盤下的第一金屬層的總層面積的不足10％。
63.權利要求57的方法，還包括在第一金屬層與器件區之間形成一個或多個中間金屬層；和構圖一個或多個中間金屬層以在器件之間形成互連。
64.權利要求14的集成電路，其中將間隙取向成最小化對流經第二金屬層的電流的影響，還包括在電流流動的方向上延伸間隙。
65.權利要求21的集成電路，其中將間隙取向成最小化對流經第二金屬層的電流的影響，還包括在電流流動的方向上延伸間隙。
66.權利要求39的方法，其中在襯底中和襯底上形成器件包括在鍵合焊盤下形成至少一個器件。
67.權利要求50的方法，其中鍵合焊盤直接形成在至少一個器件區上。
68.一種集成電路，包括襯底；頂部導電層，頂部導電層具有至少一個鍵合焊盤和至少一個亞層，其中至少一個亞層比頂部導電層的其它亞層相對較堅硬；在頂部導電層與襯底之間形成的一個或多個中間導電層；將一層或多層導電層彼此分離的一層或多層絕緣材料層；和形成在集成電路中的器件，其中最接近於頂部導電層的至少一個中間導電層適用於鍵合焊盤下的選擇器件的實用互連。
69.權利要求68的集成電路，其中至少一個亞層為包括TiN、SiN和TiW的組中的一種。
70.權利要求68的集成電路，其中至少一層中間導電層具有間隙。
71.權利要求70的集成電路，其中間隙在電流流動的方向上延伸以最小化它們對電流流動的影響。
72.權利要求68的集成電路，其中至少一個中間導電層為最接近於頂部導電層的中間導電層。
73.權利要求68的集成電路，其中絕緣材料層中的一層比其它絕緣材料層厚，且位於頂部導電層與最接近於頂部導電層的中間導電層之間。
74.一種集成電路，包括襯底；形成在襯底上和襯底中的器件區；頂部金屬層，頂部金屬層具有形成於其上的一個或多個鍵合焊盤，器件區位於襯底與頂部金屬層之間；第二金屬層，位於頂部金屬層與器件區之間；和將頂部金屬層與第二金屬層分離的第一絕緣材料層，其中絕緣層具有選擇防止裂縫的厚度。
75.權利要求74的集成電路，其中絕緣材料層至少1.5μm厚。
76.權利要求74的集成電路，其中第二金屬層具有一個或多個在電流流動方向上延伸的間隙。
77.權利要求74的集成電路，還包括位於頂部金屬層與襯底之間的多個中間金屬層，多個金屬層包括第二金屬層；和將導電層彼此分離的絕緣材料層，絕緣材料層包括第一絕緣材料層。
78.權利要求77的集成電路，其中在一個或多個鍵合焊盤下的多個中間導電層適用於有源器件和實用互連。
79.一種集成電路，包括襯底；頂部導電層，頂部導電層具有至少一個形成於其上的鍵合焊盤；形成於頂部導電層與襯底之間的一個或多個中間導電層；將一個或多個導電層彼此分離的一個或多個絕緣材料層；一個或多個中間導電層中最接近於頂部導電層的一層具有適合於增強集成電路的間隙；和形成在集成電路中的器件，其中一個或多個中間導電層適合於鍵合焊盤下的選擇器件的實用互連。
80.權利要求79的集成電路，還包括比頂部導電層堅硬的相對較堅硬的材料亞層，相對較堅硬的材料亞層形成在頂部導電層與分離最接近於頂部導電層的至少一個中間導電層的一個或多個絕緣材料層中的一層之間。
81.權利要求79的集成電路，其中絕緣材料層中的一層比絕緣材料的其它層厚且位於頂部導電層與最接近於頂部導電層的中間導電層之間。
82.權利要求79的集成電路，其中在一個或多個中間導電層中的最接近於頂部導電層的一層中的間隙在電流流動的方向上延伸以最小化它們對電流流動的影響。
83.權利要求79的集成電路，其中在一個或多個中間導電層中的最接近於頂部導電層的一層中的間隙佔至少一個鍵合焊盤下的面積的不足10％。
84.一種集成電路，包括襯底；頂部導電層，頂部導電層具有至少一個形成於其上的鍵合焊盤和至少一個亞層，其中至少一個亞層比剩餘的頂部導電層相對較堅硬；形成於頂部導電層與襯底之間的一個或多個中間導電層，一個或多個中間導電層中最接近於頂部導電層的一層具有適合於增強集成電路的間隙；將一個或多個導電層彼此分離的一個或多個絕緣材料層，一個或多個絕緣材料層包括分離頂部金屬層與一個或多個中間導電層中的最接近的一層的第一絕緣材料層，其中該絕緣層具有選擇防止裂縫的厚度；和形成在集成電路中的器件，其中至少一個鍵合焊盤下的一個或多個中間導電層適合於有源器件和實用互連。
85.一種形成集成電路的方法，該方法包括形成在襯底上和襯底中的器件；形成覆蓋襯底的一個或多個中間導電層；形成將一個或多個導電層彼此分離的一個或多個絕緣材料層；形成頂部導電層，頂部導電層包括比剩餘頂部導電層相對較堅硬材料的至少一個亞層；和在頂部導電錶面上形成至少一個鍵合焊盤，其中至少一個相對較堅硬的材料亞層適合於防止在至少一個鍵合焊盤下的一個或多個中間導電層的裂縫以便於在至少一個鍵合焊盤下的一個或多個中間導電層可以用於器件中被選擇的各器件的實用互連。
86.權利要求85的方法，其中相對較堅硬的亞層由來自包括TiN、SiN和TiW的材料組中的一種製成。
87.權利要求85的方法，還包括將一個或多個絕緣材料層中的在頂部導電層與最接近於頂部導電層的中間導電層之間的一層形成得比剩餘的多個絕緣層中的一層相對較厚。
88.權利要求85的方法，還包括在一個或多個中間導電層中的一層中形成間隙以形成通過一個或多個中間導電層中的一層的相對較堅硬的絕緣材料柱體。
89.權利要求88的方法，其中一個或多個中間導電層的一層為最接近於頂部導電層的中間導電層。
90.一種形成集成電路的方法，該方法包括在襯底上和襯底中形成器件區；形成覆蓋襯底的第一金屬層；形成覆蓋第一金屬層的頂部金屬層；在頂部金屬層上形成至少一個鍵合焊盤；和形成分離頂部金屬層與第一金屬層的第一絕緣材料層，其中第一絕緣材料層具有被選擇為防止裂縫的厚度。
91.權利要求90的方法，其中第一絕緣材料層形成為至少1.5μm厚。
92.權利要求90的方法，還包括在第一金屬層與襯底之間形成一個或多個中間金屬層；和形成一個或多個絕緣層以將一個或多個中間金屬層彼此分離。
93.權利要求90的方法，還包括在頂部金屬層與第一絕緣材料層之間形成材料亞層，材料亞層比剩餘的頂部金屬層相對較堅硬以便於在一個或多個鍵合焊盤形成其間在頂部金屬層上出現的應力分布在第一絕緣材料層的較大區域上以減小使第一絕緣材料層裂縫的可能性。
94.權利要求90的方法，還包括在第一金屬層中形成間隙以形成通過第一金屬層的相對堅硬的絕緣材料柱體。
95.一種形成集成電路的方法，該方法包括在襯底中和襯底上形成器件；形成覆蓋襯底的頂部導電層；在頂部導電層上形成至少一個鍵合焊盤；在頂部導電層與襯底之間形成一個或多個中間導電層；形成將一個或多個導電層彼此分離的一個或多個絕緣材料層；和在一個或多個中間導電層中最接近於頂部導電層的一層中形成間隙，該間隙適合於通過形成穿通一個或多個中間導電層中最接近於頂部導電層的一層的相對較堅硬的絕緣材料的柱體來防止至少一個鍵合焊盤下的一個或多個中間導電層裂縫，其中一個或多個中間導電層適合於鍵合焊盤下的選擇器件的實用互連。
96.權利要求95的方法，其中一個或多個中間導電層中最接近於頂部導電層的一層中的間隙形成在電流流動的方向上以減小間隙對電流流動的影響。
97.權利要求95的方法，還包括在頂部導電層與將一個或多個中間導電層中最接近於頂部導電層的一層與頂部導電層分離的絕緣材料層中的一層之間形成材料亞層，該材料亞層比剩餘的頂部導電層相對較堅硬以便於在至少一個鍵合焊盤形成期間出現在頂部導電層上的應力分布在一個或多個絕緣材料層的較大區域上以減小使一個或多個絕緣材料層裂縫的可能性。
98.權利要求95的方法，還包括在頂部導電層與最接近於頂部導電層的中間導電層之間形成比剩餘的多個絕緣層的一層相對較厚的一個或多個絕緣材料層中的一層。
全文摘要
一種在鍵合焊盤下具有電路的集成電路。在一個實施例中，該集成電路包括襯底；頂部導電層；一層或多層中間導電層；絕緣材料層和器件。頂部導電層具有至少一個鍵合焊盤和相對堅硬的材料亞層。一層或多層中間導電層形成於頂部導電層和襯底之間。絕緣材料層分離導電層。而且，絕緣層中的一層相對較硬且位於頂部導電層與最接近頂部導電層的中間導電層之間。器件形成在集成電路中。另外，至少最接近於頂部導電層的中間導電層適合於鍵合焊盤下的選擇器件的實用互連。
文檔編號H01L23/485GK1645606SQ20041009594
公開日2005年7月27日 申請日期2004年8月20日 優先權日2003年8月21日
發明者約翰·T.·加斯納, 麥可·D.·丘奇, 薩米爾·D.·帕拉博, 小保羅·E.·貝克曼, 戴維·A.·德克羅斯塔, 羅伯特·L.·羅曼尼科, 克裡斯·A.·邁克卡迪 申請人:英特塞爾美國公司